JP2015220584A - 発振回路 - Google Patents

Abstract

【課題】動作環境の変化や製造プロセスのばらつき、或いは製品の仕様に拘らず、低消費電力で高速な起動が可能な発振回路を提供する。【解決手段】発振回路１１は、共振器１２と、負性抵抗回路とを具備し、負性抵抗回路は、抵抗１５及び容量１３、１４と、第１のサイズを有する少なくとも１つのトランジスタを含む少なくとも１つの第１の増幅回路１７_１〜１７_ｎと、第１のサイズ以下の第２のサイズを有する少なくとも１つのトランジスタを含む第２の増幅回路１７_０とを含み、起動時に少なくとも動作環境、及びプロセス条件の１つに基づき、少なくとも第１の増幅回路を動作させ、起動後、前記第２の増幅回路のみを動作させる制御部とを具備する。【選択図】図１

Description

本発明の実施形態は、例えば半導体装置などに適用される発振回路に関する。

例えば無線センサノード（端末装置）の無線送受信機や、車載用の半導体装置に適用される発振回路は、低消費電力化のため、間欠動作を行っている。また、マイクロプロセッサのクロック信号を生成する発振回路も低消費電力化が図られている。この種の発振回路は、例えば水晶振動子のような共振器を含んでいるが、この共振器は起動時間が長く、無線送受信機を高速に起動することが困難であった。

水晶振動子を用いた発振回路において、起動時間を短縮する技術が開発されている（例えば特許文献１参照）。また、起動時に励振信号を生成し、この励振信号を用いて起動時間を短縮する技術が開発されている（例えば特許文献２参照）。

特開２０００−２８６６３７号公報 特開２００９−１８８７３８号公報

本実施形態は、動作環境の変化や製造プロセスのばらつき、或いは製品の仕様に拘らず、低消費電力で高速な起動が可能な発振回路を提供しようとするものである。

本実施形態の発振回路は、共振器と、前記共振器に接続された負性抵抗回路と、を具備し、前記負性抵抗回路は、前記共振器に接続された抵抗及び容量と、前記共振器に接続され、前記第１のサイズを有する少なくとも１つのトランジスタを含む少なくとも１つの第１の増幅回路と、前記共振器に接続され、前記第１のサイズ以下の第２のサイズを有する少なくとも１つのトランジスタを含む第２の増幅回路と、を含み、起動時に少なくとも動作環境、及びプロセス条件の１つに基づき、少なくとも前記第１の増幅回路を動作させ、起動後、前記第２の増幅回路のみを動作させる制御部とを具備する。

第１の実施形態に係る発振回路を概略的に示す回路図。 図１の一部を具体的に示す回路図。 第１の実施形態の動作を説明するために示す図。 トランジスタのサイズと負性抵抗（起動時間）の関係を示す図。 トランジスタのサイズ比と、負性抵抗、及び消費電流の関係を示す図。 第１の実施形態に係る起動時間のシミュレーション結果を示す図であり、図６（ａ）は、トランジスタのサイズが小さい場合を示し、図６（ｂ）は、トランジスタのサイズが大きい場合を示す図。 温度をパラメータとしてトランジスタのサイズと負性抵抗の関係を示す図。 第２の実施形態に係る発振回路を概略的に示す回路図。 図８の一部を具体的に示す回路図。 第３の実施形態に係る発振回路を概略的に示す回路図。 図１０に示す励振回路の一例を示す図。 図１２（ａ）は、励振回路から出力される励振信号の一例を示す図、図１２（ｂ）は、励振回路の動作を示す図、図１２（ｃ）は、発振回路の動作を示す図である。 第３の実施形態に示す発振回路と励振回路を用いた場合のシミュレーション結果を示す図。

以下、実施の形態について、図面を参照して説明する。各図面において、同一部分には同一符号を付している。

（第１の実施形態）
図１は、第１の実施形態に係る発振回路１１を概略的に示している。この発振回路１１は、共振器１２として、例えば水晶振動子を用いている。しかし、水晶振動子に限定されるものではない。共振器１２の一端は、キャパシタ１３を介して接地され、他端は、キャパシタ１４を介して接地されている。共振器１２の一端及び他端間には、固定抵抗により構成された帰還抵抗１５と、可変増幅回路１７とが接続されている。これらキャパシタ１３、１４、抵抗１５、可変増幅回路１７は、負性抵抗回路を構成している。

可変増幅回路１７は、共振器１２の両端間に並列接続された複数の増幅回路１７_０、１７_１〜１７_ｎにより構成されている。増幅回路１７_０、１７_１〜１７_ｎは、それぞれ例えば１つ以上のトランジスタにより構成されている。第１の実施形態において、増幅回路１７_０、１７_１〜１７_ｎは、それぞれ主として例えばＣＭＯＳインバータ回路により構成されている。このＣＭＯＳインバータ回路は、例えばｐチャネルＭＯＳトランジスタ（以下、ｐＭＯＳトランジスタと称す）Ｐ１と、ｎチャネルＭＯＳトランジスタ（以下、ｎＭＯＳトランジスタと称す）Ｎ１により構成されている。

増幅回路１７_０、１７_１〜１７_ｎは、後述する定常動作時の消費電流を考慮して、例えば増幅回路１７_０を構成するｐＭＯＳトランジスタＰ１及びｎＭＯＳトランジスタＮ１のサイズが、増幅回路１７_１〜１７_ｎを構成するｐＭＯＳトランジスタＰ１及びｎＭＯＳトランジスタＮ１のサイズより小さく設定されている。ここで、トランジスタのサイズとは、例えばトランジスタのチャネル幅を意味している。

また、換言すると、増幅回路１７_１〜１７_ｎのトランスコンダクタンスｇｍは、増幅回路１７_０のトランスコンダクタンスｇｍより大きく設定されている。

しかし、これに限らず、増幅回路１７_０、１７_１〜１７_ｎのＣＭＯＳインバータ回路を構成するｐＭＯＳトランジスタＰ１を、例えば互いに同一サイズとし、ｎＭＯＳトランジスタＮ１も、例えば互いに同一サイズとしてもよい。すなわち、増幅回路１７_０、１７_１〜１７_ｎのトランスコンダクタンスｇｍを揃えてもよい。

増幅回路１７_０、１７_１〜１７_ｎは、制御部１８に接続されている。制御部１８は、温度、電源電圧などの動作環境や、半導体装置が製造される際のプロセス条件に基づき、増幅回路１７_０、１７_１〜１７_ｎを制御する。このため、制御部１８には、例えば温度センサ１９、電圧センサ２０、プロセス条件設定部２１の出力信号が供給されている。

温度センサ１９は、発振回路１１が搭載された例えば図示せぬ半導体チップの温度を検知する。電圧センサ２０は、発振回路１１が搭載された例えば半導体チップの電源電圧を検知する。プロセス条件設定部２１は、発振回路１１が搭載された例えば半導体チップの製造プロセスのばらつきに関する情報を保持する例えばメモリであり、このメモリには、例えば半導体チップの製造時に検査されたプロセスばらつきに関する情報が記憶されている。

制御部１８は、温度センサ１９、電圧センサ２０、及びプロセス条件設定部２１の出力信号に基づき、増幅回路１７_０、１７_１〜１７_ｎを選択的に制御する。このように増幅回路１７_０、１７_１〜１７_ｎが選択的に駆動されることにより、可変増幅回路１７のトランジスタのサイズ（又はｇｍ）が変化され、可変増幅回路１７、抵抗１５、キャパシタ１３、１４により構成される負性抵抗（増幅度）が変化される。

さらに、制御部１８は、発振回路１１の出力信号に基づき、発振回路１１の信号振幅を検出し、信号振幅が規定値に達した場合、増幅回路１７を定常状態のトランジスタのサイズに変更する。

図２は、増幅回路１７_０、１７_１〜１７_ｎ及び制御部１８の具体例を示すものである。増幅回路１７_０、１７_１〜１７_ｎは、それぞれ例えばスリーステート増幅器により構成されている。増幅回路１７_０、１７_１〜１７_ｎは、同一構成であるため、増幅回路１７_０についてのみ説明する。

増幅回路１７_０において、ｐＭＯＳトランジスタＰ１と電源ＶＤＤが供給されるノードとの間には、ｐＭＯＳトランジスタＰ２が接続され、ｎＭＯＳトランジスタＮ１と接地間には、ｎＭＯＳトランジスタＮ２が接続されている。ｐＭＯＳトランジスタＰ２のゲート電極は、インバータ回路Ｉ１の出力端に接続されている。インバータ回路Ｉ１の入力端とｎＭＯＳトランジスタＮ２のゲート電極は、制御部１８の１つの出力端に接続されている。

制御部１８は、例えば振幅検出器１８ａ、トランジスタサイズ判定器１８ｂ、及び選択信号生成器１８ｃにより構成されている。

振幅検出器１８ａは、例えば包絡線検波回路により構成され、発振回路１１から出力される信号の振幅を検出する。振幅検出器１８ａは、検出された信号の振幅が規定の閾値より大きい場合、発振回路１１が定常状態に達したものと判断し、トランジスタサイズ判定器１８ｂに例えばハイレベルの信号を供給する。

トランジスタサイズ判定器１８ｂには、振幅検出器１８ａの出力信号、温度センサ１９、電圧センサ２０、及びプロセス条件設定部２１の出力信号が供給されている。

トランジスタサイズ判定器１８ｂは、振幅検出器１８ａの出力信号、温度、電源電圧、及びプロセス条件のばらつきに対応して、可変増幅回路１７を構成するトランジスタのサイズを設定するための信号を出力する例えばロジック回路により構成されている。すなわち、このロジック回路は、振幅検出器１８ａの出力信号、温度、電源電圧、及びプロセス条件のばらつきのそれぞれに対応して、可変増幅回路１７を構成するトランジスタのサイズ情報を出力する複数の所謂テーブルを構成している。トランジスタサイズ判定器１８ｂは、振幅検出器１８ａの出力信号、温度センサ１９、電圧センサ２０、及びプロセス条件設定部２１の出力信号に基づき、最適なトランジスタのサイズを設定するための信号を出力する。トランジスタサイズ判定器１８ｂの出力信号は、選択信号生成器１８ｃに供給される。

選択信号生成器１８ｃは、トランジスタサイズ判定器１８ｂの出力信号に基づき、増幅回路１７_０、１７_１〜１７_ｎを選択するための信号を生成する。具体的には、増幅回路１７_０、１７_１〜１７_ｎにおいて、“ｎ”が例えば“７”である場合、選択信号生成器１８ｃは、トランジスタサイズ判定器１８ｂの出力信号に基づき、例えば８ビットの信号を出力する。増幅回路１７_０、１７_１〜１７_ｎは、この８ビットの信号により選択的に動作される。

例えば温度センサ１９から供給される信号が規定値より大幅に高い場合、トランジスタサイズ判定器１８ｂの出力信号に基づき、選択信号生成器１８ｃは、図３（ａ）に示すように、例えば増幅回路１７_０、１７_１〜１７_ｎを、全て選択して駆動させる。この場合、増幅回路１７_０、１７_１〜１７_ｎを構成するインバータ回路のトランジスタのトータルのサイズは最大となる。このため、負性抵抗回路の負性抵抗（トランスコンダクタンスｇｍに比例する）は、最大となり、最大のゲインを得ることができる。したがって、発振回路１１は、高速な発振動作が可能となる。

一方、例えば温度センサ１９から供給される信号が規定値より低い場合、選択信号生成器１８ｃは、トランジスタサイズ判定器１８ｂの出力信号に基づき、図３（ｂ）に示すように、増幅回路１７_０、１７_１〜１７_ｎの一部、例えば増幅回路１７_０と１７_１を選択して駆動させる。この場合、増幅回路１７_０、１７_１〜１７_ｎを構成するインバータ回路のトランジスタのトータルのサイズは最大値より小さくなる。このため、図３（ａ）に比べて少ない電力により、高速な発振動作が可能である。

また、発振回路１１の信号の振幅が規定の閾値に達した場合、振幅検出器１８ａは、例えばハイレベルの信号をトランジスタサイズ判定器１８ｂに供給する。トランジスタサイズ判定器１８ｂは、この信号に基づき、可変増幅回路１７を構成するトランジスタのサイズが最小となる信号を出力する。選択信号生成器１８ｃは、この信号に基づき、例えば増幅回路１７_０のみを選択し、動作させる。このため、可変増幅回路１７の抵抗値は、最小となり、低消費電力により発振を維持することができる。すなわち、発振回路１１の定常動作時、消費電力を低減することが可能である。

上記説明において、制御部１８は、温度センサ１９の出力信号に基づき、増幅回路１７_０、１７_１〜１７_ｎを制御したが、電圧センサ２０や、プロセス条件設定部２１の出力信号に基づいても同様の制御が行なわれる。

すなわち、制御部１８は、例えば電圧センサ２０の出力信号が規定値より低い場合、図３（ａ）に示すように、増幅回路１７_０、１７_１〜１７_ｎを、例えば全て選択して駆動させ、電圧センサ２０の出力信号が規定値より高い場合、図３（ｂ）に示すように、例えば増幅回路１７_０、１７_１〜１７_ｎの一部を選択して駆動させる。

また、制御部１８は、例えばプロセス条件設定部２１の出力信号が規定値よりトランジスタの動作が遅い（トランジスタの閾値電圧が高い）ことを示す場合、図３（ａ）に示すように、増幅回路１７_０、１７_１〜１７_ｎを、例えば全て選択して駆動させ、出力信号が規定値よりトランジスタの動作が速い（トランジスタの閾値電圧が低い）ことを示す場合、図３（ｂ）に示すように、例えば増幅回路１７_０、１７_１〜１７_ｎの一部を選択して駆動させる。

このように、制御部１８は、温度センサ１９、電圧センサ２０、及びプロセス条件設定部２１の出力信号の少なくとも一部を用いてトランジスタのサイズを最適値に設定し、振幅検出器１８ａの出力信号に基づき、トランジスタのサイズを最小値に設定する。

図４は、トランジスタのサイズ（チャネル幅）Ｗと負性抵抗（起動時間）の関係を示している。

負性抵抗Ｒ_ＮＱは、次式で近似される。

Ｒ_ＮＱ＝ｇｍ／ω^２Ｃ_１Ｃ_２
ここで、ｇｍは増幅回路１７_０、１７_１〜１７_ｎのトランスコンダクタンス、ωは角周波数、Ｃ_１はキャパシタ１３のキャパシタンス、Ｃ_２はキャパシタ１４のキャパシタンスである。

上式において、第１の実施形態の場合、キャパシタンスＣ_１、Ｃ_２は、固定値であるため、増幅回路１７_０、１７_１〜１７_ｎのトランジスタのサイズＷを変化させ、ｇｍを変化させることにより、負性抵抗Ｒ_ＮＱが変化することが分かる。

しかし、図４に示すトランジスタのサイズＷと負性抵抗の関係において、負性抵抗は、トランジスタのサイズＷの変化に対してピークを有している。このため、トランジスタのサイズＷは、負性抵抗との関係において最適値がある。

第１の実施形態は、発振回路１１の起動時に、負性抵抗が最大となるよう、トランジスタのサイズＷの最大値を設定し、定常時は、消費電力を削減して発振を維持するに必要な最小のトランジスタのサイズＷを設定している。

図５は、トランジスタのサイズ比と、負性抵抗、及び消費電流の関係を示している。

図５に示すように、発振開始時は、トランジスタのサイズ比が例えば約１３０、負性抵抗が約３００Ω、消費電流が約１．２ｍＡに設定され、定常時は、トランジスタのサイズ比が例えば約１０、負性抵抗が約５０Ω、消費電流が約０．２ｍＡに設定される。この場合、定常時の消費電流は、起動時の消費電流の約１／６程度に低減される。

図６（ａ）（ｂ）は、図５に示すトランジスタのサイズ比（負性抵抗）に基づき、図１、図２に示す回路をシミュレーションした場合の起動時間を示している。図６（ａ）に示すように、トランジスタのサイズが小さく、負性抵抗が約５０Ωである場合、起動時間は、約１．２ｍｓである。また、図６（ｂ）に示すように、トランジスタのサイズが大きく、負性抵抗が約３００Ωである場合、起動時間は、約０．２ｍｓである。このように、負性抵抗を６倍大きくすることにより、発振回路１１の起動時間が１／６に短縮されることが分かる。

図７は、例えば温度をパラメータとしてトランジスタのサイズと負性抵抗の関係を示している。図７において、Ａは温度が比較的低い最良の場合を示し、Ｂは温度が通常の場合を示し、Ｃは温度が高く最悪の場合を示している。

図７に特性Ａで示すように、温度が低い場合、トランジスタのサイズ比が、図７に特性Ｂ、Ｃで示す場合に比べて小さい状態で、負性抵抗をほぼ３００Ωに設定することができる。このため、少ない電力で高速な発振が可能であることが分かる。

また、図７にＣで示すように、温度が高い場合、トランジスタのサイズ比が、図７にＡ、Ｂで示す場合に比べて大きな状態で、負性抵抗をほぼ３００Ωに設定することができる。このため、発振回路を起動するために、図７にＡで示す特性に比べて大きな電力が必要となることが分かる。

上記第１の実施形態によれば、制御部１８は、発振回路１１の起動時に、温度センサ１９、電圧センサ２０、及びプロセス条件設定部２１の出力信号の少なくとも一部を用いて、増幅回路１７_０、１７_１〜１７_ｎを選択的に動作させ、トータルのチャネル幅を変化させている。このため、温度や電源電圧としての動作環境、或いはプロセス条件のばらつきに影響を受けることなく、最適な負性抵抗を設定することができ、高速に発振回路１１を起動させることができる。

しかも、温度や電源電圧、或いはプロセス条件のばらつきに基づき増幅回路１７_０、１７_１〜１７_ｎのトータルのチャネル幅を変化させているため、過大な消費電力を必要とせず、低消費電力により発振回路１１を起動させることができる。

さらに、制御部１８は、発振回路１１の信号振幅が規定値に達した場合、直ちに増幅回路１７_０、１７_１〜１７_ｎを定常時の構成に変更している。すなわち、制御部１８は、起動後、発振回路１１が発振を維持するために必要な最低限の回路構成を設定している。このため、定常時の消費電力を削減することが可能である。

尚、第１の実施形態において、制御部１８は、温度、電圧、プロセス条件に基づいて、増幅回路１７_０、１７_１〜１７_ｎを選択的に動作させ、トータルのチャネル幅を変化させた。しかし、これに限定されるものではなく、例えば、発振回路１１が搭載される半導体装置の用途などの仕様に基づき、トータルのチャネル幅を変化させることも可能である。

（第２の実施形態）
図８、図９は、第２の実施形態を示すものであり、コルピッツ型発振回路に本実施形態を適用したものである。

図８に示すコルピッツ型発振回路３０において、共振器１２の両端間には帰還抵抗３２が接続されている。また、共振器１２の一端と接地間には、キャパシタ３３が接続されている。電源ＶＤＤの供給ノードと抵抗３２との間に電流源３５が接続されている。電流源３５と抵抗３２の接続ノードと接地間にキャパシタ３６が接続されている。さらに、電流源３５と抵抗３２の接続ノードと接地間に可変増幅回路３７が接続されている。

この可変増幅回路３７は、複数の増幅回路３７_０、３７_１〜３７_ｎにより構成されている。各増幅回路３７_０、３７_１〜３７_ｎは、主として例えばｎＭＯＳトランジスタＮ３により構成されている。すなわち、ｎＭＯＳトランジスタＮ３の電流通路の一端は、電流源３５と接地間に接続され、ゲート電極は、抵抗３２とキャパシタ３３との接続ノードに接続されている。

これら増幅回路３７_０、３７_１〜３７_ｎは、制御部１８により選択的に駆動される。制御部１８には、温度センサ１９、電圧センサ２０、プロセス条件設定部２１が接続されている。制御部１８は、温度センサ１９、電圧センサ２０、プロセス条件設定部２１の出力信号に基づき、増幅回路３７_０、３７_１〜３７_ｎを選択的に駆動する。

抵抗３２、キャパシタ３３、３６、及び増幅回路３７_０、３７_１〜３７_ｎは、負性抵抗回路を構成している。

図９は、増幅回路３７_０、３７_１〜３７_ｎの具体例を示している。増幅回路３７_０、３７_１〜３７_ｎのそれぞれは同一構成であるため、増幅回路３７_０についてのみ説明する。

増幅回路３７_０は、スリーステート増幅器により構成されている。すなわち、定電流源３５とｎＭＯＳトランジスタＮ３の間には、ｎＭＯＳトランジスタＮ４が接続されている。ｎＭＯＳトランジスタＮ４のゲート電極は、制御部１８の１つの出力端に接続されている。

増幅回路３７_０、３７_１〜３７_ｎにおいて、“ｎ”が例えば“７”である場合、制御部１８は、例えば８ビットの信号を出力する。増幅回路３７_０、３７_１〜３７_ｎは、この８ビットの信号により選択的に動作される。制御部１８は、起動時、温度センサ１９、電圧センサ２０、及びプロセス条件設定部２１の出力信号に基づき、増幅回路３７_０、３７_１〜３７_ｎを選択的に動作させる。

例えば温度センサ１９から供給される信号が規定値より高い場合、制御部１８は、増幅回路３７_０、３７_１〜３７_ｎを、例えば全て選択して駆動させる。この場合、増幅回路３７_０、３７_１〜３７_ｎを構成するトランジスタＮ３のトータルのサイズは最大となる。このため、負性抵抗回路の負性抵抗（トランスコンダクタンスｇｍに比例する）は、最大となり、最大のゲインを得ることができる。したがって、発振回路３１は、高速な発振動作が可能となる。

一方、例えば温度センサ１９から供給される信号が規定値より低い場合、制御部１８は、増幅回路３７_０、３７_１〜３７_ｎの例えば一部を選択して駆動させる。この場合、増幅回路３７_０、３７_１〜３７_ｎを構成するトランジスタＮ３のトータルのサイズは最大値より小さくなる。このため、少ない電力により、高速な発振動作が可能である。

上記第２の実施形態のコルピッツ型発振回路によっても、起動時に、制御部１８により温度、電圧、プロセス条件に基づき、可変増幅回路３７を構成するトランジスタＮ３のトータルのサイズ（トランスコンダクタンスｇｍ）を変化させることにより、高速な発振が可能であり、定常時に消費電力を低減することが可能である。

尚、第２の実施形態において、制御部１８は、温度、電圧、プロセス条件に基づいて、増幅回路１７_０、１７_１〜１７_ｎを選択的に動作させ、トータルのチャネル幅を変化させた。しかし、これに限定されるものではなく、第１の実施形態と同様に、例えば発振回路１１が搭載される半導体装置の仕様に基づき、トータルのチャネル幅を変化させることも可能である。

（第３の実施形態）
上記第１、第２の実施形態は、温度、電圧、プロセス条件、或いは仕様に基づき、発振回路１１、３１のトランジスタのサイズを変えることにより、起動時に高速な発振を可能とし、定常時に低消費電力化を可能とした。

これに対して、第３の実施形態は、発振回路に供給する励振信号を例えばプロセス条件や仕様に基づいて変えることにより、発振回路の高速な起動及び低消費電力化を可能としている。

図１０は、第３の実施形態に係る発振回路４１を示している。この発振回路４１には、発振回路４１を起動する励振回路４３が接続されている。発振回路４１は、例えば電源電圧ＶＤＤにより駆動され、励振回路４３は、例えば電源電圧ＶＤＤより低い電源電圧Ｖｄｄ（＜ＶＤＤ）により駆動される。

発振回路４１において、例えば水晶振動子により構成された共振器１２の一端と接地間には、キャパシタ１３が接続され、他端と接地間には、キャパシタ１４が接続されている。共振器１２の両端間には、帰還抵抗１５が接続されている。さらに、共振器１２の両端間には、増幅回路４２が接続されている。この増幅回路４２は、例えばｐＭＯＳトランジスタＰ１とｎＭＯＳトランジスタＮ１からなるＣＭＯＳインバータ回路により構成されている。ｐＭＯＳトランジスタＰ１の一端は、電源電圧ＶＤＤが供給されるノードに接続され、他端はｎＭＯＳトランジスタＮ１を介して接地されている。ｐＭＯＳトランジスタＰ１とｎＭＯＳトランジスタＮ１のゲート電極は、共振器１２の一端に接続され、ｐＭＯＳトランジスタＰ１とｎＭＯＳトランジスタＮ１のドレインは、共振器１２の他端に接続されている。キャパシタ１３、１４、抵抗１５、及び増幅回路４２は、負性抵抗回路を構成している。

励振回路４３は、発振回路４１の起動時に、一定期間周波数が変化する励振信号を発振し、発振回路４１に供給する。この励振信号は、共振器１２としての例えば水晶振動子の固有の発振周波数ｆｃを含み、この発振周波数ｆｃの例えば＋−１０％の範囲の周波数を一度スイープする信号である。つまり、励振回路４３は、発振周波数ｆｃより高い周波数の信号から低い周波数の信号を発振し、又は発振周波数ｆｃより低い周波数の信号から高い周波数の信号を発振する。

さらに、励振回路４３には、例えばプロセス条件設定部２１の出力信号、及びスペック情報設定部４４の出力信号が供給されている。スペック情報設定部４４は、この発振回路４１が搭載される半導体装置の仕様に関する情報（スペック情報）を設定するものであり、半導体装置が例えば車載用の半導体装置であること、又は商用の半導体装置であることなどのスペック情報が設定されている。励振回路４３は、プロセス条件設定部２１の出力信号、又はスペック情報設定部４４から供給されるスペック情報に基づき、励振信号の周波数の変化率、すなわち、周波数の増加率、又は減少率を変化させる。換言すると、励振回路４３は、プロセス条件やスペック情報に基づき、周波数の傾きを変化させる。

また、励振回路４３から出力される励振信号の振幅は、電源電圧Ｖｄｄにより規定され、電源電圧ＶＤＤにより規定される発振回路４１から出力される発振信号の振幅より小さい。このため、発振回路４１は、励振回路４３から出力される小振幅の励振信号により励振される。

図１１は、励振回路４３の一例を示している。図１１において、電源電圧Ｖｄｄが供給されるノードと接地間には第１のスイッチ回路４３ａ、第２のスイッチ回路４３ｂ、及び可変抵抗回路４３ｃが接続されている。第１のスイッチ回路４３ａは、例えば図示せぬｐＭＯＳトランジスタにより構成され、第２のスイッチ回路４３ｂは、例えば図示せぬｎＭＯＳトランジスタにより構成される。第１、第２のスイッチ回路４３ａ、４３ｂは、トリガ信号により制御される。また、可変抵抗回路４３ｃは、例えば複数の拡散抵抗又はポリシリコン抵抗により構成されている。

尚、第１、第２のスイッチ回路４３ａ、４３ｂは、ｐＭＯＳトランジスタ、及びｎＭＯＳトランジスタに限定されるものではなく、例えばｐＭＯＳトランジスタとｎＭＯＳトランジスタが並列接続され、これらトランジスタが同時にオン、オフされるトランスファーゲートを用いることも可能である。この場合、第１のスイッチ回路４３ａに供給されるトリガ信号は、図示せぬインバータ回路により反転される。

第１、第２のスイッチ回路４３ａ、４３ｂの接続ノードＮｃと接地間には可変容量回路４３ｅが接続されている。この可変容量回路４３ｅは、例えば複数のＭＯＳキャパシタにより構成されている。

さらに、第１、第２のスイッチ回路４３ａ、４３ｂの接続ノードＮｃには、電源電圧Ｖｄｄが供給された電圧制御発振回路４３ｆが接続されている。この電圧制御発振回路４３ｆは、接続ノードＮｃの電圧に応じた周波数の励振信号を出力する。

可変抵抗回路４３ｃ及び可変容量回路４３ｅは、所謂積分回路を構成し、可変抵抗回路４３ｃの抵抗値、及び可変容量回路４３ｅの容量値は、プロセス条件設定部２１の出力信号、及びスペック情報設定部４４の出力信号に基づき変化される。プロセス条件設定部２１の出力信号、及びスペック情報設定部４４の出力信号は、判定回路４３ｇに供給される。

判定回路４３ｇは、プロセス条件とスペック情報に対応して、可変抵抗回路４３ｃの抵抗値、及び可変容量回路４３ｅの容量値を設定するための信号を出力する図示せぬロジック回路により構成されている。すなわち、このロジック回路は、プロセス条件とスペック情報のそれぞれに対応して、可変抵抗回路４３ｃの抵抗値、及び可変容量回路４３ｅの容量値を出力する所謂テーブルを構成している。判定回路４３ｇの出力信号は、選択信号生成器４３ｈに供給される。

選択信号生成器４３ｈは、判定回路４３ｇの出力信号に基づき、可変抵抗回路４３ｃの抵抗値、及び可変容量回路４３ｅの容量値を設定する例えば８ビットの信号を生成し、可変抵抗回路４３ｃ、及び可変容量回路４３ｅに供給する。これにより、可変抵抗回路４３ｃの抵抗値、及び可変容量回路４３ｅの容量値が変更される。

上記構成において、図１０、図１１の動作について説明する。ここで、第１のスイッチ回路４３ａは、ｐＭＯＳトランジスタにより構成され、第２のスイッチ回路４３ｂは、ｎＭＯＳトランジスタにより構成されているものとする。

可変抵抗回路４３ｃの抵抗値、及び可変容量回路４３ｅの容量値は、プロセス条件設定部２１、及びスペック情報設定部４４の出力信号に基づき、判定回路４３ｇ、選択信号生成器４３ｈにより、予め設定されている。

発振回路１１の起動時、トリガ信号は、図１１に実線で示すように、例えばローレベルとされている。このため、電源電圧Ｖｄｄが供給された状態において、第１のスイッチ回路４３ａがオン状態、第２のスイッチ回路４３ｂがオフ状態とされ、可変容量回路４３ｅが接続された接続ノードＮｃは、電源電圧Ｖｄｄに充電されている。電圧制御発振回路４３ｆは、接続ノードＮｃの電圧Ｖｄｄに対応して、発振回路４１の固有の発振周波数ｆｃより高い周波数の信号を出力する。

この状態において、トリガ信号がローレベルからハイレベルとなると、第１のスイッチ回路４３ａがオフ状態、第２のスイッチ回路４３ｂがオン状態となり、可変容量回路４３ｅの電荷は第２のスイッチ回路４３ｂ、及び可変抵抗回路４３ｃを介して放電される。このため、接続ノードＮｃの電圧は、Ｖｄｄから次第に低下する。これに伴い、電圧制御発振回路４３ｆの発振周波数も次第に低下される。

前述したように、電圧制御発振回路４３ｆの発振周波数は、発振回路４１の発振周波数ｆｃを含んでいる。このため、発振回路４１は、励振信号の周波数がｆｃとなった時点において、起動される。したがって、発振回路４１は、励振回路４３の出力信号が一度スイープすることにより、起動することができる。

尚、励振回路４３は、トリガ信号を供給後、積分回路に設定された時定数により定められた一定時間を経過した後、停止される。すなわち、励振回路４３は、出力信号が一度スイープした後、停止される。

尚、上記説明は、電圧制御発振回路４３ｆの発振周波数が次第に低下する場合について説明した。しかし、これに限定されるものではない。例えばトリガ信号のレベルを反転することにより、電圧制御発振回路４３ｆの発振周波数を次第に増加させることができる。

この場合、トリガ信号は、発振回路１１の起動時、図１１に破線で示すように、ハイレベルに設定される。この状態において、第１のスイッチ回路４３ａはオフ状態、第２のスイッチ回路４３ｂは、オン状態とされ、可変容量回路４３ｅの電荷は、第２のスイッチ回路４３ｂ、及び可変抵抗回路４３ｃを介して放電される。このため、接続ノードＮｃは、接地レベルであり、電圧制御発振回路４３ｆの発振周波数は、発振回路４１の固有の発振周波数ｆｃより低い状態とされている。

この状態において、トリガ信号がハイレベルからローレベルとなると、第１のスイッチ回路４３ａがオン状態、第２のスイッチ回路４３ｂがオフ状態となり、可変容量回路４３ｅが充電される。このため、接続ノードＮｃの電圧が徐々に上昇する。これに伴い、電圧制御発振回路４３ｆの発振周波数が次第に高くなる。

図１２は、励振回路４３から出力される励振信号の一例を示している。図１２（ａ）に示すように、励振回路４３は、前述したように、共振器１２の発振周波数ｆｃを含み、発振周波数ｆｃの例えば＋−１０％の範囲の周波数を一度だけスイープする。すなわち、励振回路４３は、図１２（ａ）に実線Ｓ１で示すように、発振周波数ｆｃより高い周波数の信号から低い周波数に変化する励振信号を発振し、又は図１２（ａ）に実線Ｓ２で示すように、発振周波数ｆｃより低い周波数の信号から高い周波数に変化する励振信号を発振する。

さらに、励振回路４３は、プロセス条件設定部２１の出力信号、及びスペック情報設定部４４の出力信号に基づき、励振信号の周波数の増加分、又は減少分、すなわち、励振信号の周波数の傾きを図１２（ａ）に破線Ｓ１又はＳ２で示すように制御する。

具体的には、例えばスペック情報が幅広い温度条件で確実な動作を要求される車載用半導体装置を示す場合、励振信号の周波数の傾きが大きくされる。このため、発振回路４１は、確実に発振することができる。

一方、例えばスペック情報が商用の半導体装置を示す場合、励振信号の周波数の傾きが小さくされる。このため、励振回路４３は、発振回路４１の固有の発振周波数ｆｃに近い周波数の信号を、励振信号の周波数の傾きが大きい場合に比べて長く出力する。したがって、発振回路４１は、高速な発振動作が可能となる。

また、図１２（ｂ）に示すように、電源電圧Ｖｄｄで動作される励振回路４３から出力される励振信号の振幅は、図１２（ｃ）に示すように、電源電圧ＶＤＤで駆動される発振回路４１の信号振幅より小さい。しかも、励振回路４３は、発振回路４１の起動時にのみ動作するため、励振回路４３の消費電力は極僅かである。したがって、大きな省電力効果を得ることが可能である。

上記第３の実施形態によれば、励振回路４３は、プロセス条件設定部２１、及びスペック情報設定部４４の出力信号に基づき、共振器１２の発振周波数ｆｃを含み、この発振周波数ｆｃより低い周波数の信号から高い周波数の信号、又は発振周波数ｆｃより高い周波数の信号から低い周波数の信号を発振し、さらに、励振信号の周波数の傾きを変化可能としている。このため、プロセス条件が変化した場合や、スペック情報が変更された場合においても、確実、且つ高速に発振回路４１を起動させることが可能である。

また、励振回路４３は、発振回路４１の電源電圧ＶＤＤより低い電源電圧Ｖｄｄにより駆動されている。このため、励振回路４３から出力される小振幅の励振信号によって、発振回路４１を起動することが可能である。したがって、発振回路４１の起動時の消費電力を低減することが可能である。

さらに、発振回路４１が起動された後、速やかに励振回路４３は、停止するため、定常時の消費電力も削減することが可能である。

図１３は、第３の実施形態に示す発振回路４１と励振回路４３を用いた場合のシミュレーション結果を示すものである。本実施形態の場合、励振回路４３から発振回路４１に励振信号を供給することにより、約１５０μｓで発振回路４１を起動することができた。これに対して、励振回路４３を用いない場合、発振回路４１を起動するのに約７００μｓを要していた。このように、第３の実施形態は、起動時間を格段に短縮することができるため、消費電力を削減することが可能である。

尚、上記第３の実施形態では、プロセス条件、及び仕様条件に基づき、可変抵抗回路４３ｃの抵抗値、及び可変容量回路４３ｅの容量値を変化させた。しかし、これに限定されるものではなく、第１、第２の実施形態と同様に、温度センサや電圧センサの出力信号を用いて可変抵抗回路４３ｃの抵抗値、及び可変容量回路４３ｅの容量値を設定することも可能である。

その他、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１１、３１、４１…発振回路、１２…共振器、１７、３７…可変増幅回路、１８…制御部、１７_０〜１７_ｎ、３７_０〜３７_ｎ…増幅回路、１９…温度センサ、２０…電圧センサ、２１…プロセス条件設定部、４３…励振回路、４４…スペック情報設定部

Claims (9)

1. 共振器と、
   前記共振器に接続された負性抵抗回路と、を具備し、
   前記負性抵抗回路は、
   前記共振器に接続された容量と、
   前記共振器に接続された抵抗と、
   前記共振器に接続され、第１のサイズを有する少なくとも１つのトランジスタを含む少なくとも１つの第１の増幅回路と、
   前記共振器に接続され、前記第１のサイズ以下の第２のサイズを有する少なくとも１つのトランジスタを含む第２の増幅回路と、を含み、
   起動時に少なくとも動作環境、及びプロセス条件の１つに基づき、少なくとも前記第１の増幅回路を動作させ、起動後、前記第２の増幅回路のみを動作させる制御部と
   を具備することを特徴とする発振回路。
2. 共振器と、
   前記共振器に接続された負性抵抗回路と、を具備し、
   前記負性抵抗回路は、
   前記共振器に接続された容量と、
   前記共振器に接続された抵抗と、
   前記共振器に接続され、第１のサイズを有する少なくとも１つのトランジスタを含む第１の増幅回路と、
   前記共振器に接続され、前記第１のサイズ以下の第２のサイズを有する少なくとも１つのトランジスタを含む第２の増幅回路と、
   前記第１、第２の増幅回路に接続された電流源と、を含み、
   起動時に少なくとも動作環境、及びプロセス条件の１つに基づき、少なくとも前記第１の駆動回路を動作させ、起動後、前記第２の駆動回路のみを動作させる制御部と
   を具備することを特徴とする発振回路。
3. 前記第１の増幅回路は、第１のチャネル幅の第１のトランジスタを含み、前記第２の増幅回路は、第１のチャネル幅より狭い第２のチャネル幅の第２のトランジスタを含むことを特徴とする請求項１又は２に記載の発振回路。
4. 前記第１の増幅回路は、第１のトランスコンダクタンスを有する第３のトランジスタを有し、前記第２の増幅回路は、前記第１のトランスコンダクタンスより小さい第２のトランスコンダクタンスの第４のトランジスタを有することを特徴とする請求項１又は２に記載の発振回路。
5. 前記制御部は、前記発振回路の出力信号の振幅を検知し、前記振幅が所定値に達したとき、前記第２の増幅回路のみを選択することを特徴とする請求項１又は２に記載の発振回路。
6. 共振器と、
   前記共振器に接続された負性抵抗回路と、を具備する発振回路であって、
   前記負性抵抗回路は、
   前記共振器に接続された容量と、
   前記共振器に接続された抵抗と、
   前記共振器に接続された増幅回路と、を含み、
   起動時に少なくともプロセス条件、及び仕様に関する情報の１つに基づき、前記共振器の発振周波数を含み周波数が時間経過に伴って変化する励振信号を発生し、前記発振回路に供給する励振回路と
   を具備することを特徴とする発振回路。
7. 前記発振回路は、第１の電圧で駆動され、前記励振回路は、前記第１の電圧より低い第２の電圧で駆動されることを特徴とする請求項６記載の発振回路。
8. 前記励振回路は、前記共振器の発振周波数を含み、前記発振周波数より低い周波数から高い周波数、又は前記発振周波数より高い周波数から低い周波数へ一度スイープすることを特徴とする請求項７記載の発振回路。
9. 前記励振回路から出力される信号の周波数の増加率又は減少率は、前記少なくともプロセス条件、及び仕様に関する情報の１つに基づき変化されることを特徴とする請求項８記載の発振回路。

Images