JP7304712B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7304712B2 JP7304712B2 JP2019034721A JP2019034721A JP7304712B2 JP 7304712 B2 JP7304712 B2 JP 7304712B2 JP 2019034721 A JP2019034721 A JP 2019034721A JP 2019034721 A JP2019034721 A JP 2019034721A JP 7304712 B2 JP7304712 B2 JP 7304712B2
- Authority
- JP
- Japan
- Prior art keywords
- uvlo
- power supply
- supply voltage
- signal
- inverter stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
図1は、本発明の一実施形態に係るPMIC(パワーマネジメントIC)1の全体構成を示す概略的なブロック図である。PMIC1は、複数の電源回路を備えており、例えば車載用SOC(System On Chip)への電源供給を行う。
次に、クロック生成部8の詳細について述べる。図2は、クロック生成部8の構成をより具体的に示す図である。
図4は、発振回路82の一構成例を示す回路図である。
図5は、ゲイン制御部86の一構成例を示す回路図である。ゲイン制御部86は、AND回路86Aと、NAND回路86Bと、NAND回路86Cと、インバータ86Dと、を有する。
図6は、テスト駆動部87の一構成例を示す回路図である。テスト駆動部87は、インバータ87Aと、NAND回路87Bと、インバータ87Cと、を有する。
次に、PMIC1の起動時およびシャットダウン時の動作について、図7に示すタイミングチャートを用いて説明する。図7は、PMIC1の起動時およびシャットダウン時の各信号の波形例を示すタイミングチャートである。なお、図7に示すXTAL_OUTは、外部端子T3の信号である。
以上、本発明の実施形態について説明したが、本発明の趣旨の範囲内であれば、実施形態は種々の変更が可能である。
2A~2G DC/DCコントローラ
3 昇降圧コンバータ
4 リファレンスブロック
5A VCC下側UVLO部
5B VCC上側UVLO部
6 V15_LDO
7 ロジック部
71 OTP ROM
8 クロック生成部
81 クロック用LDO
811 DAC
812 UVLO部
82 発振回路
821 インバータ回路
X 水晶振動子
Rf 帰還抵抗
Rd 振幅制限抵抗
SW スイッチ
C11,C12 負荷容量
83 インバータ
84 レベルシフタ
85 カウンタ
86 ゲイン制御部
87 テスト駆動部
88 レベルシフタ
89A AND回路
89B OR回路
Claims (6)
- 半導体装置に印加される第1電源電圧に基づいた第2電源電圧が供給される第1インバータ段と、前記第1インバータ段と入力端および出力端を共通とし前記第2電源電圧が供給される第2インバータ段と、を有し、水晶振動子を用いて発振信号の生成動作を行う発振回路と、
前記第2インバータ段の有効・無効を切替えるゲイン制御信号を生成するゲイン制御部と、
前記発振信号をカウントしてカウント結果としてリセット解除信号を出力するカウンタと、
前記第1電源電圧を監視する電源電圧UVLO部と、
前記第1電源電圧に基づいて前記第2電源電圧を生成する電源電圧生成部と、
を備え、
前記電源電圧UVLO部は、前記第1電源電圧と上側UVLO解除電圧との比較、および前記第1電源電圧と前記上側UVLO解除電圧よりも低い下側UVLO解除電圧との比較を行い、
前記ゲイン制御部は、前記電源電圧UVLO部により上側UVLOが検知されると、前記第2インバータ段を有効とする前記ゲイン制御信号を生成し、
前記ゲイン制御部は、前記電源電圧UVLO部により前記上側UVLOが検知された場合、前記電源電圧UVLO部により下側UVLOが検知された場合、前記リセット解除信号がリセット状態を示す場合、の少なくともいずれかの場合に、前記第2インバータ段を有効とすることで前記発振回路のゲインを上昇させる前記ゲイン制御信号を生成し、
前記ゲイン制御部は、前記電源電圧UVLO部により上側UVLO解除が検知され、且つ、前記電源電圧UVLO部により下側UVLO解除が検知され、且つ、前記リセット解除信号がリセット解除状態を示す場合、前記第2インバータ段を無効とすることで前記発振回路のゲインを低下させる前記ゲイン制御信号を生成し、
前記下側UVLOが検知された場合、前記電源電圧生成部が無効となり、
前記下側UVLO解除が検知された場合、前記電源電圧生成部が起動される、半導体装置。 - 前記電源電圧生成部がLDOである、請求項1に記載の半導体装置。
- 前記第2電源電圧を監視するLDO用UVLO部をさらに備え、
前記LDO用UVLO部から出力されるUVLO解除信号としてのイネーブル信号に基づき、前記第1インバータ段の有効・無効が切替えられる、請求項1または請求項2に記載の半導体装置。 - 前記イネーブル信号が無効を示す場合、前記ゲイン制御部は、前記第2インバータ段を無効とする前記ゲイン制御信号を生成する、請求項3に記載の半導体装置。
- テスト駆動部をさらに備え、
前記発振回路は、前記第1インバータ段および前記第2インバータ段と入力端および出力端を共通とする第3インバータ段をさらに有し、
前記テスト駆動部は、テスト信号に基づき、前記第3インバータ段の有効・無効を切替えるテスト駆動信号を生成する、請求項1から請求項4のいずれか1項に記載の半導体装置。 - 車載用である請求項1から請求項5のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019034721A JP7304712B2 (ja) | 2019-02-27 | 2019-02-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019034721A JP7304712B2 (ja) | 2019-02-27 | 2019-02-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020141224A JP2020141224A (ja) | 2020-09-03 |
JP7304712B2 true JP7304712B2 (ja) | 2023-07-07 |
Family
ID=72265246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019034721A Active JP7304712B2 (ja) | 2019-02-27 | 2019-02-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7304712B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000151280A (ja) | 1998-11-05 | 2000-05-30 | Nec Corp | 半導体集積回路 |
JP2006129459A (ja) | 2004-10-01 | 2006-05-18 | Matsushita Electric Ind Co Ltd | 発振器起動制御回路 |
JP2013207363A (ja) | 2012-03-27 | 2013-10-07 | Seiko Epson Corp | 回路装置、発振装置及び電子機器 |
JP2015220584A (ja) | 2014-05-16 | 2015-12-07 | 株式会社東芝 | 発振回路 |
JP2016032196A (ja) | 2014-07-29 | 2016-03-07 | 株式会社大真空 | 温度補償型発振回路、リアルタイムクロック装置及び電子機器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3105510B2 (ja) * | 1989-07-21 | 2000-11-06 | 日本電気株式会社 | 半導体集積回路 |
JPH0548334A (ja) * | 1991-08-09 | 1993-02-26 | Hitachi Ltd | Cmos発振回路 |
-
2019
- 2019-02-27 JP JP2019034721A patent/JP7304712B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000151280A (ja) | 1998-11-05 | 2000-05-30 | Nec Corp | 半導体集積回路 |
JP2006129459A (ja) | 2004-10-01 | 2006-05-18 | Matsushita Electric Ind Co Ltd | 発振器起動制御回路 |
JP2013207363A (ja) | 2012-03-27 | 2013-10-07 | Seiko Epson Corp | 回路装置、発振装置及び電子機器 |
JP2015220584A (ja) | 2014-05-16 | 2015-12-07 | 株式会社東芝 | 発振回路 |
JP2016032196A (ja) | 2014-07-29 | 2016-03-07 | 株式会社大真空 | 温度補償型発振回路、リアルタイムクロック装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP2020141224A (ja) | 2020-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4199706B2 (ja) | 降圧回路 | |
JP3817446B2 (ja) | 電源回路及びdc−dcコンバータの出力電圧制御方法 | |
US9013229B2 (en) | Charge pump circuit | |
US20060164888A1 (en) | Voltage down-converter with reduced ripple | |
JP2000236657A (ja) | 昇圧回路 | |
US7876079B2 (en) | System and method for regulating a power supply | |
JP2007267537A (ja) | 半導体集積回路および電子システム | |
KR20060036373A (ko) | 전원 회로 및 그 전원 회로의 출력 전압을 상승시키는 방법 | |
JP2007228743A (ja) | 電源装置の制御回路、電源装置及びその制御方法 | |
WO2023219031A1 (ja) | ゲート駆動回路、パワーグッド回路、過電流検出回路、発振防止回路、スイッチング制御回路、および、スイッチング電源装置 | |
JP7269359B2 (ja) | 電子制御装置 | |
US7479767B2 (en) | Power supply step-down circuit and semiconductor device | |
JP7304712B2 (ja) | 半導体装置 | |
JP5284756B2 (ja) | 電源回路及び電源安定化方法 | |
US10803961B2 (en) | Power switch control circuit and control method thereof | |
US20050180227A1 (en) | Booster circuit | |
US11289998B2 (en) | Current limiting technique for buck converters | |
US7525369B2 (en) | Semiconductor circuit apparatus with voltage boost | |
US11545899B2 (en) | Semiconductor device, system, and control method | |
JP2004063019A (ja) | 内部電圧発生回路 | |
JP2019208141A (ja) | 半導体装置 | |
JP7313160B2 (ja) | 半導体装置 | |
US10008923B2 (en) | Soft start circuit and power supply device equipped therewith | |
JP2005044203A (ja) | 電源回路 | |
JP4521613B2 (ja) | 電源制御用半導体集積回路およびスイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230627 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7304712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |