JP2015179879A - 電子部品内蔵印刷回路基板 - Google Patents

電子部品内蔵印刷回路基板 Download PDF

Info

Publication number
JP2015179879A
JP2015179879A JP2015134194A JP2015134194A JP2015179879A JP 2015179879 A JP2015179879 A JP 2015179879A JP 2015134194 A JP2015134194 A JP 2015134194A JP 2015134194 A JP2015134194 A JP 2015134194A JP 2015179879 A JP2015179879 A JP 2015179879A
Authority
JP
Japan
Prior art keywords
electronic component
circuit board
printed circuit
external electrode
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015134194A
Other languages
English (en)
Other versions
JP6325489B2 (ja
Inventor
イ・スン・ウン
Sun-Un Yi
シン・イー・ナ
I Na Sin
ジョン・ユル・キョ
Yeol Gyu Jeong
イ・ド・ファン
Doo Hwan Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2015179879A publication Critical patent/JP2015179879A/ja
Application granted granted Critical
Publication of JP6325489B2 publication Critical patent/JP6325489B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】本発明は、電子部品内蔵印刷回路基板及びその製造方法に関する。【解決手段】本発明の電子部品内蔵印刷回路基板は、キャビティが形成されたコアと、前記キャビティに挿入され、両側部に設けられた外部電極の表面に粗面が形成され、前記粗面の一部分に低粗面が形成された電子部品と、前記コアの上部及び下部に積層され、前記キャビティ内に挿入された前記電子部品の外周面と接合する絶縁層と、前記絶縁層上に設けられる外部回路パターンと、を含む。【選択図】図１

Description

本発明は、電子部品内蔵印刷回路基板に関する。
携帯電話を始め、ＩＴ分野の電子機器の軽薄短小化に伴い基板の大きさが制限的になり、電子機器の多機能が要求されるにつれて基板の制限された面積により多くの機能を実現するための電子部品を実装する必要がある。
しかし、基板の大きさが制限されることで電子部品の実装面積を充分に確保することができないため、ＩＣ、半導体チップなどの能動素子と受動素子などの電子部品を基板内に挿入する技術が求められている。近年、能動素子と受動素子を同一層に内蔵したり、互いに積層して基板内部に内蔵する技術に対する開発が行われている。
通常、電子部品内蔵印刷回路基板の製造方法は、簡単に基板のコアにキャビティを形成し、キャビティ内に各種素子とＩＣ及び半導体チップなどの電子部品を挿入する。次に、キャビティ内部と電子部品が挿入されたコア上にプリプレグなどの樹脂材を塗布して電子部品を固定するとともに絶縁層を形成する。さらに、絶縁層にビアホール又は貫通孔を形成するとともにメッキによる回路形成を行って電子部品を基板外部と電気的に導通させる。
この際、前記ビアホール又は貫通孔の内部とその上部にはメッキによる回路パターンが形成されて基板に内蔵された電子部品との電気的連結手段として用いられ、絶縁層を基板の上面及び下面に順に積層して電子部品が内蔵された多層の印刷回路基板を製作することができる。
このような従来の電子部品内蔵印刷回路基板は、コアに内蔵された電子部品の外周面を包む絶縁材との接合性能を向上するために、電子部品の外部電極を含む外周面に粗さを形成して内蔵している。
しかし、電子部品と外部回路パターンの電気的連結のためのビアホール形成領域の外部電極にも粗さが形成されているため、ビアホールの内部に充填されたメッキ層と外部電極が分離されるビアクラック現象が発生するという問題点がある。
また、従来の電子部品内蔵印刷回路基板は、レーザーを用いたビアを加工する際に乱反射によってビア加工不良が発生する可能性があり、ビアの内部のシード層をメッキする際にメッキ厚さが不均一に形成される可能性があり、デスミア又は酸洗処理を施す際に処理液が除去されないという液溜り現象などの問題点が発生する可能性がある。
日本公開特許公報第２００２‐１１１２１９号
本発明の一目的は、内蔵された電子部品の外部電極とビアホールの内部に充填されたメッキ層の接合信頼性が向上した電子部品内蔵印刷回路基板を提供することにある。
本発明の他の目的は、内蔵された電子部品の外部電極とビアホールの内部に充填されたメッキ層の接合信頼性が向上した電子部品内蔵印刷回路基板の製造方法を提供することにある。
本発明の前記目的は、キャビティが形成されたコアと、前記キャビティに挿入され、両側部に設けられた外部電極の表面に粗面が形成され、前記粗面の一部分に低粗面が形成された電子部品と、前記コアの上部及び下部に積層され、前記キャビティ内に挿入された前記電子部品の外周面と接合する絶縁層と、前記絶縁層上に設けられる外部回路パターンと、を含む電子部品内蔵印刷回路基板が提供されることによって達成される。
前記外部回路パターン及び前記外部電極を電気的に連結する、前記絶縁層に形成されたビアをさらに含み、前記絶縁層が前記キャビティと、前記電子部品との間の空間を充填することができる。
前記コアの上面及び下面に所定パターンの回路層が形成され、上面及び下面の回路層がスルーホールを介して電気的に連結されることができる。
前記低粗面は、前記絶縁層に形成されたビアの下部と接続するビア形成領域Ａであり、前記粗面は、前記外部電極の表面粗さ（Ｒａ）が０．０５〜１μｍの範囲で形成され、前記低粗面は、前記外部電極での表面粗さ（Ｒａ）が０．０３μｍ以下で構成されることができる。
また、本発明の他の目的は、コアに貫通孔状のキャビティを形成し、前記コアの下面にキャリアを付着する段階と、両側部に外部電極が形成され、前記外部電極の表面に粗面が形成され、かつ前記粗面の一部分に低粗面が形成された電子部品を前記キャビティ内に挿入する段階と、前記電子部品が内蔵された前記コアの上部に絶縁層を形成する段階と、前記コアの下面に付着されたキャリアを除去する段階と、前記絶縁層が形成されたコアの反対面に他の絶縁層を形成する段階と、前記コアの上部及び下部の絶縁層に形成されたビアを介して前記電子部品と電気的に連結される外部回路パターンを形成する段階と、を含む電子部品内蔵印刷回路基板の製造方法が提供されることによって達成される。
本発明による電子部品内蔵印刷回路基板及びその製造方法は、印刷回路基板を構成するコアの内部に内蔵される電子部品の外部電極に粗面を形成し、粗面におけるビア形成領域に低粗面を形成することで、絶縁層と外部電極の接触面積が増大する際に電子部品と絶縁層との接合信頼性が向上するという長所がある。
また、本発明によると、外部電極のビア形成領域に形成された低粗面が、粗面に比べて比較的平坦な面で構成されるため、ビアの内部に充填されたメッキ層と外部電極の接合性能が向上し、ビアクラックなどの接続不良を防止する作用効果を発揮することができる。
本発明による電子部品内蔵印刷回路基板の断面図である。 本発明による電子部品内蔵印刷回路基板の製造工程が図示されたフローチャートである。 本発明による電子部品内蔵印刷回路基板の製造工程が図示されたフローチャートである。 本発明による電子部品内蔵印刷回路基板の製造工程が図示されたフローチャートである。 本発明による電子部品内蔵印刷回路基板の製造工程が図示されたフローチャートである。 本発明による電子部品内蔵印刷回路基板の製造工程が図示されたフローチャートである。 本発明による電子部品内蔵印刷回路基板の製造工程が図示されたフローチャートである。
本発明による電子部品内蔵印刷回路基板及びその製造方法の前記目的に対する技術的構成を始め、作用効果に関する事項は、本発明の好ましい実施形態が図示された図面を参照した下記の詳細な説明によって明確に理解することができる。
電子部品内蔵印刷回路基板
まず、図１は本発明による電子部品内蔵印刷回路基板の断面図である。
図１に図示されたように、本発明による電子部品内蔵印刷回路基板１００として、キャビティ１１１が形成されたコア１１０の内部に電子部品２００が内蔵され、コア１１０の上部及び下部に絶縁層１２０が積層され、コア１１０に内蔵された電子部品２００の外周面に粗さ（Ｒａ）を有する粗面２０２ａが形成され、前記粗面２０２ａのビア形成領域が低粗面２０２ｂで形成された電子部品内蔵印刷回路基板を提供することができる。
前記電子部品内蔵印刷回路基板１００として、コア１１０に内蔵される電子部品２００が一箇所に内蔵されたものが図示されているが、これに限定されるものではなく、単位ユニットの印刷回路基板ごとに所定間隔で内蔵されるものであり、内蔵電子部品の種類に応じて一つ以上の電子部品２００が内蔵されることができる。
前記コア１１０には貫通孔の形状にキャビティ１１１が形成されることができ、キャビティ１１１は、レーザー加工又はＣＮＣを用いたドリリング加工により形成されることができる。この際、キャビティ１１１は、内部に挿入される電子部品２００の幅と同一又はより大きい大きさで形成されることができる。
また、前記コア１１０は、上面及び下面にそれぞれ回路層１１２が所定のパターンで形成されることができ、各回路層１１２は、コア１１０を貫通するビア又はスルーホール１１３を介して電気的に連結されることができる。この際、コア１１０は絶縁材質で構成されるが、基板の放熱効率を向上するためにアルミニウムなどの金属材質で構成されてもよい。金属材質のコアに形成される場合には、回路層を形成する前にショート防止のための絶縁層又はアノダイジング工程を用いた酸化絶縁層がさらに形成されなければならない。
一方、前記コア１１０のキャビティ１１１の内部には電子部品２００が挿入されるが、電子部品２００は、ＭＬＣＣ、ＬＴＣＣ、チップ抵抗体などの受動素子の他にも、ＩＣ、半導体チップ、ＣＰＵなどの能動素子が挿入されることができる。この際、電子部品の高さはコアの高さより高く形成されることができるが、コア１１０上部及び下部の絶縁層１２０の厚さなどを勘案してコア１１０の高さと同様に形成することが好ましい。
ここで、前記電子部品２００として、代表的に、図面に図示されたような形態の受動素子であるＭＬＣＣを例に挙げて説明すると、複数層の内部電極が形成された本体２０１と、本体２０１の両側部に形成された陽極と陰極の外部電極２０２と、を含むことができ、両側の外部電極２０２がそれぞれ絶縁層１２０に形成されたビア１２１を介して外部回路パターン１３０と物理的、電気的に連結されることができる。
電子部品２００が内蔵されたコア１１０の上面及び下面にはそれぞれ絶縁層１２０が積層されることができる。絶縁層１２０はプリプレグ（ＰＰＧ）などの絶縁材質で形成されることができ、コア１１０の上面及び下面に形成された回路層１１２と絶縁層１２０上に形成された外部回路パターン１３０を電気的に連結するためのビア１２１が形成されることができる。この際、ビア１２１は、コア１１０に内蔵された電子部品２００の外部電極２０２上に接続されて電子部品２００の外部電極２０２を外部回路パターン１３０と電気的に連結することができる。ここで、前記ビア１２１の下部が電子部品２００の外部電極２０２上に接続される際に外部電極２０２上にビア１２１の下部が接続される領域をビア形成領域Ａと定義する。
前記電子部品２００の外周面には粗面２０２ａが形成されることができる。電子部品２００の外周面に形成された粗面２０２ａは、外部電極２０２の間に露出した本体２０１の上面及び下面を始め、外部電極２０２の表面に形成されることができる。また、前記電子部品２００の上面及び下面以外の外部電極２０２の表面にのみ形成されることもできる。
一方、前記電子部品２００の外周面に形成された粗面２０２ａにおいて、前記絶縁層１２０に形成されたビア１２１の下部が接続される領域であるビア形成領域Ａが低粗面２０２ｂとして形成されることができる。
電子部品２００の外部電極２０２の低粗面２０２ｂは、粗面２０２ａに比べて比較的平坦な平面で形成されることができ、粗面２０２ａの粗さ（Ｒａ）が０．０５〜１μｍの範囲で形成されることができ、低粗面２０２ｂの粗さ（Ｒａ）が０．０５μｍ以下に形成されることが好ましい。さらに、低粗面２０２ｂは外部電極２０２の特性上、０の粗さ、すなわち粗さ（Ｒａ）のない平坦面に形成されることは不可能であるため、粗さ（Ｒａ）の下限範囲が０以上に存在することが当然である。
このように構成された電子部品２００の外部電極２０２の表面粗さ（Ｒａ）の範囲によって外部電極２０２の粗面２０２ａが比較的大きい表面粗さ（Ｒａ）を有することで、絶縁層１２０との接触面積が増大する際に接合信頼性が向上することができる。また、外部電極２０２に形成された低粗面２０２ｂは、粗面２０２ａに比べて比較的平坦な面で構成されるため、絶縁層１２０のビア１２１の内部に充填されたメッキ層１３１との接合性能が向上して、ビアクラックなどの接続不良を防止することができる。
このように構成された電子部品内蔵印刷回路基板１００は、キャビティ１１１が形成されたコア１１０の内部に挿入される電子部品２００の製作時に、電子部品２００の表面の酸洗、酸化又は外部電極２０２のドーピングにおいて金属粉末を増加させる方法で粗面２０２ａを形成することができ、外部電極２０２又は全表面に粗面２０２ａが形成された電子部品２００をコア１１０に挿入し、外部電極２０２のビア形成領域Ａに別の工程により低粗面２０２ｂを形成させることができる。これに対する具体的な製造方法については、電子部品内蔵印刷回路基板の製造工程図が図示された図面を参照して以下で再度説明する。
前記電子部品２００が内蔵されたコア１１０の上部及び下部にはそれぞれ絶縁層１２０が形成されることができる。絶縁層１２０は、絶縁材質、すなわちプリプレグのような絶縁樹脂材が積層及び硬化されて形成されることができ、絶縁層１２０の積層及び硬化時に電子部品２００の両側面のキャビティ１１１の内部空間に樹脂が流入されて電子部品２００の位置固定が行われるようにすることができる。
前記絶縁層１２０には多数のビア１２１が形成されることができる。前記ビア１２１は、コア１１０に構成されたキャビティ１１１と同様に、レーザー加工又はＣＮＣを用いたドリリング加工によって形成されることができ、ビア１２１を加工した後にビアを含む絶縁層１２０の上面にメッキ層を形成し、メッキ層をエッチングして前記電子部品２００と電気的に連結される外部回路パターン１３０を形成することができる。
電子部品内蔵印刷回路基板の製造方法
前記のように構成された本実施形態の電子部品内蔵印刷回路基板に対する製造方法について以下に図示された図面を参照して説明すると次のとおりである。
まず、図２ａ〜図２ｆは本発明による電子部品内蔵印刷回路基板の製造工程が図示されたフローチャートである。
まず、図２ａに図示されたように絶縁材質で構成されたコア１１０に貫通孔状のキャビティ１１１を形成する。キャビティ１１１はレーザー加工又はドリリング加工によって形成されることができ、キャビティ１１１は所定の大きさに形成されるが、内部に挿入される電子部品２００の幅と同一又はより大きく形成されることができる。
さらに、前記コア１１０の下面にキャリアＣが付着されることができる。キャリアＣは貫通孔で構成されたキャビティ１１１内に電子部品を挿入する際に電子部品２００の位置を固定させる部材であり、電子部品２００がキャビティ１１１内から離脱しないようにし、上面に接着部材を塗布して電子部品２００を仮に固定させることができる。
次に、図２ｂに図示されたように、コア１１０のキャビティ１１１内に電子部品２００を挿入してキャリアＣ上に位置させる。前記電子部品２００としてコア１１０の厚さと同一の高さを有する電子部品２００が挿入されることが好ましく、電子部品２００の高さがより高い場合には高さを同様にするためにコア１１０の厚さをより厚く構成する必要がある。
一方、前記コア１１０の内部に電子部品２００を挿入する前に前記電子部品２００の外周面又は電子部品２００に形成された外部電極２０２の表面に所定の表面粗さ（Ｒａ）が付与された粗面２０２ａを形成することができる。この際、前記粗面２０２ａの表面粗さ（Ｒａ）は０．０５〜１μｍの範囲内で形成されることができ、０．０５μｍ以下の表面粗さ（Ｒａ）を有する場合、電子部品２００の外周面に接合される絶縁層１２０との接合信頼性が低下する可能性があり、１μｍ以上の表面粗さ（Ｒａ）を有する場合、絶縁層１２０との接合信頼性は維持されるが、ビア加工時に外部電極の表面の粗い面にレーザー乱反射が発生して、ビアの大きさが均一に加工されず、不規則な形状のビア加工不良と、絶縁層１２０を積層する際に外部電極２０２との接合面にボイドが発生する可能性がある。
ここで、図２ｂに図示された電子部品２００の外部電極２０２上に粗面２０２ａを形成するための方法としては、略３つの方法が挙げられ、第一の方法として電子部品２００の外部電極２０２の表面に酸洗処理を施して表面粗さ（Ｒａ）が０．０５〜１μｍの範囲で形成されることができる。外部電極２０２の酸洗処理時には外部電極の表面に酸洗液によるエッチングによって粗さが形成されることができる。また、第二の方法として電子部品２００の外部電極２０２の表面に酸化処理を施して表面粗さ（Ｒａ）が０．０５〜１μｍの範囲で形成されることができる。外部電極２０２の酸化処理は、酸化液又は酸化雰囲気に外部電極を露出させて粗さを有する酸化膜を外部電極２０２の表面に形成することで達成されることができる。そして、第三の方法として電子部品２００の外部電極２０２の形成時に外部電極を形成するためのペーストに金属粉末の含有量を増加させて表面粗さ（Ｒａ）を０．０５〜１μｍの範囲で形成することができる。外部電極２０２を形成する主要構成成分である銅（Ｃｕ）を含有したペーストを製造する際に銅（Ｃｕ）金属粉末の含有量を３０〜８０ｗｔ％に調節して外部電極２０２を形成することで、表面粗さ（Ｒａ）を増加させることができる。
次に、図３のように電子部品２００が内蔵されたコア１１０の上部に上部絶縁層１２０ａを形成する。上部絶縁層１２０ａは絶縁材の積層によって形成され、絶縁材の加熱、圧着によって硬化されることができる。絶縁材の加熱、圧着時にコア１１０のキャビティ１１１と電子部品２００との間の空間に絶縁材の一部が流入されて硬化されることで電子部品２００が固定されることができる。これとは別に、上部絶縁層１２０ａの形成前に電子部品２００とキャビティ１１１の側壁の間に別の接着剤を注入して電子部品２００を固定することもできる。
そして、前記上部絶縁層１２０ａの積層が完了すると、コア１１０の下面に付着されたキャリアＣを除去する。次に、図２ｄのようにコア１１０を覆して上部絶縁層１２０ａが形成されたコア１１０の反対面に下部絶縁層１２０ｂを上部絶縁層１２０ａと同一の方式により積層し、加熱と圧着によって硬化させて図２ｄのように絶縁層１２０ａ、１２０ｂの形成を完了する。
次に、図２ｅに図示されたように、上部及び下部絶縁層１２０にビア１２１を形成することができる。ビア１２１はレーザー加工又はＣＮＣを用いた機械的加工によって形成されることができ、電子部品内蔵印刷回路基板の回路パターン設計によってコア１１０上に形成された回路層１１２及びコア１１０内に実装された電子部品２００の外部電極２０２の表面と接続するように形成されることができる。
前記図２ｅのように絶縁層１２０にビア１２１を加工した後、ビア１２１の内部にメッキ層を形成する際に、ビア１２１に充填されたメッキ層と電子部品２００の外部電極２０２に形成された粗面２０２ａが接合されると、粗面２０２ａの比較的粗い表面粗さ（Ｒａ）によってメッキ層と粗面２０２ａとの間にビアクラックが発生する可能性があり、メッキ層形成前のデスミア工程を行う際に粗面２０２ａに液溜り現象などが発生してクラック発生が増加する可能性があるため、粗面２０２ａの平坦化過程がさらに必要になり得る。
したがって、図２ｅに図示されたように、絶縁層１２０に形成されたビア１２１の底面、すなわち電子部品２００の外部電極２０２のビア形成領域Ａを０．０５μｍ以下の表面粗さ（Ｒａ）を有する低粗面２０２ｂで形成することが好ましい。
前記電子部品２００の外部電極２０２の低粗面２０２ｂはレーザーを用いて粗面を平坦化するか電解研磨を用いて平坦化することができ、エッチングによってビア形成領域Ａを形成することができる。また、サンドブラストを用いた機械的研磨によって低粗面２０２ｂが形成されることができる。
このうち、電解研磨を用いたビア形成領域Ａの低粗面２０２ｂの形成として、絶縁層１２０にビア１２１を加工した後、ビアの底面に一次的にメッキを施し、電解研磨工程を行うと、ビアの底面にメッキ層が形成され、電子部品２００の外部電極２０２まで電解研磨されて外部電極２０２のビア形成領域Ａに対する平坦化が行われることができる。この際、ビア形成領域Ａの電解研磨は、電子部品２００の外部電極２０２だけでなくコア１１０上に形成された回路層１１２の表面まで電解研磨が可能であるため、ビアと外部電極２０２の表面又はビアと回路層１１２の回路パターン表面の間の接合信頼性を同時に向上することができる。
最後に、図２ｆのように絶縁層１２０に形成されたビア１２１の内部にメッキ層を形成し、メッキ層１３１のエッチングによる外部回路パターン１３０が形成されることで電子部品内蔵印刷回路基板の製作が完了する。
電子部品内蔵印刷回路基板の信頼性評価
前記のような製造工程により図１及び図２ａ〜図２ｆのように製作された電子部品内蔵印刷回路基板の電子部品に対する外部電極とビア形成領域の接合信頼性をサンプリング測定すると、下記のように電子部品の外部電極が低粗面を形成することなく粗面のみが形成されて製作された場合より、外部電極に低粗面を形成して印刷回路基板を製作した場合の方が外部電極と絶縁層の接合力を向上させるとともにビアとメッキ層のクラック発生を防止することができることが分かる。
まず、本発明の電子部品内蔵印刷回路基板の接合信頼性を評価する前に電子部品の外部電極全体に０．０５〜２μｍの粗面を形成してコア１１０のキャビティ１１１内に内蔵した後、ビアの大きさがそれぞれ異なるように加工してビア１２１の内部に充填されたメッキ層と電子部品の外部電極２０２との間の接合信頼性を評価し、その結果を下記の表１に示す。
Figure 2015179879
表１に示された結果は、電子部品の外部電極に酸洗処理によるエッチングによって粗面を全体的に形成し、酸洗処理時間の調節によって表面粗さ（Ｒａ）の大きさを調節した。
結果、電子部品の外部電極に表面粗さが０．０５μｍ以上である場合にビアの外観検査時にビアの大きさが十分でないか、ビア形成角度に不良が発生し、ビアの大きさに関係なく全てのレベルでビアに充填されたメッキ層と外部電極の表面とのクラック不良が発生することが分かる。さらに、電子部品の外部電極の表面の表面粗さ（Ｒａ）が１μｍ以上である場合にはビアクラック発生頻度がよりひどくなることが分かる。
次に、本発明による電子部品内蔵印刷回路基板の接合信頼性を評価するために、電子部品の外部電極に０．０５〜１μｍの粗面を形成し、絶縁層１２０に形成されたビア１２１と接続するビア形成領域Ａに０．０５μｍ以下の低粗面を形成した後、低粗面に接続されるビアの内部のメッキ層と低粗面であるビア形成領域Ａの接合信頼性を評価し、その結果を表２に示す。
Figure 2015179879
表２に示された結果は、電子部品の外部電極に酸洗処理によるエッチングによって粗面を全体的に形成し、上述した製造方法によって外部電極に粗面が形成された電子部品をコア１１０のキャビティ１１１に内蔵した後、コア１１０上面及び下面に積層された絶縁層にビア１２１を形成し、外部電極２０２のビア形成領域Ａを低粗面で平坦化してビアの内部にメッキ層を形成した。
表２に示されたように、ビア形成領域Ａを低粗面で形成し、ビアの内部にメッキ層を充填した場合、ビアの外観検査が全て良好であり、ビアの内部のメッキ層と外部電極の接触界面でメッキ層剥離が防止されることが分かる。
以上で説明した本発明の好ましい実施形態は例示の目的のために開示されたものであり、本発明が属する技術分野において通常の知識を有した者であれば、本発明の技術的思想から外れない範囲内で様々な置換、変形及び変更が可能であるが、このような置換、変更などは以下の特許請求の範囲に属するものと見るべきである。
１１０ コア
１１１ キャビティ
１２０ 絶縁層
１２１ ビア
１３０ 外部回路パターン
２００ 電子部品
２０１ 本体
２０２ 外部電極
２０２ａ 粗面
２０２ｂ 低粗面
Ａ ビア形成領域

Claims (6)

  1. キャビティが形成されたコアと、
    前記コアの上部及び下部に積層され、前記キャビティ内に挿入された電子部品の外周面と接合する絶縁層と、
    前記キャビティに挿入され、両側部に設けられた外部電極の表面に、表面粗さ（Ｒａ）が０．０５〜１μｍの範囲である粗面が形成され、該粗面における前記絶縁層に形成されたビアの下部と接続するビア形成領域に低粗面が形成された電子部品と、
    前記絶縁層上に設けられる外部回路パターンと、を含む、電子部品内蔵印刷回路基板。
  2. 前記電子部品は、両側部に設けられた外部電極と、前記外部電極の間に設けられた本体と、を含むＭＬＣＣである、請求項１に記載の電子部品内蔵印刷回路基板。
  3. 前記絶縁層に形成されたビアは、前記外部回路パターン及び前記外部電極を電気的に連結する請求項１に記載の電子部品内蔵印刷回路基板。
  4. 前記絶縁層は、前記キャビティと、前記電子部品との間の空間を充填する、請求項１に記載の電子部品内蔵印刷回路基板。
  5. 前記コアの上面及び下面に所定パターンの回路層が形成され、上面及び下面の回路層がスルーホールを介して電気的に連結される、請求項１に記載の電子部品内蔵印刷回路基板。
  6. 前記低粗面は、前記外部電極での表面粗さ（Ｒａ）が０．０３μｍ以下である、請求項１に記載の電子部品内蔵印刷回路基板。
JP2015134194A 2012-12-27 2015-07-03 電子部品内蔵印刷回路基板 Active JP6325489B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0155031 2012-12-27
KR20120155031A KR101497192B1 (ko) 2012-12-27 2012-12-27 전자부품 내장 인쇄회로기판 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013218117A Division JP2014131006A (ja) 2012-12-27 2013-10-21 電子部品内蔵印刷回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015179879A true JP2015179879A (ja) 2015-10-08
JP6325489B2 JP6325489B2 (ja) 2018-05-16

Family

ID=51015861

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2013218117A Pending JP2014131006A (ja) 2012-12-27 2013-10-21 電子部品内蔵印刷回路基板及びその製造方法
JP2014185127A Active JP5902266B2 (ja) 2012-12-27 2014-09-11 電子部品内蔵印刷回路基板の製造方法
JP2015134194A Active JP6325489B2 (ja) 2012-12-27 2015-07-03 電子部品内蔵印刷回路基板

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2013218117A Pending JP2014131006A (ja) 2012-12-27 2013-10-21 電子部品内蔵印刷回路基板及びその製造方法
JP2014185127A Active JP5902266B2 (ja) 2012-12-27 2014-09-11 電子部品内蔵印刷回路基板の製造方法

Country Status (4)

Country Link
US (2) US10015884B2 (ja)
JP (3) JP2014131006A (ja)
KR (1) KR101497192B1 (ja)
TW (1) TWI504321B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101761937B1 (ko) * 2012-03-23 2017-07-26 삼성전기주식회사 전자 부품 및 그 제조 방법
US10153816B2 (en) 2013-05-09 2018-12-11 Intel IP Corporation Small data communications
JP2016111359A (ja) * 2014-12-05 2016-06-20 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品内蔵印刷回路基板及びその製造方法
US10306777B2 (en) * 2014-12-15 2019-05-28 Bridge Semiconductor Corporation Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
JP2016152310A (ja) * 2015-02-17 2016-08-22 京セラ株式会社 電子部品内蔵型配線基板およびその製造方法
JP2016157721A (ja) * 2015-02-23 2016-09-01 京セラ株式会社 配線基板の製造方法
JP2016181663A (ja) * 2015-03-25 2016-10-13 Tdk株式会社 積層コンデンサ
US10091887B2 (en) * 2015-04-02 2018-10-02 Tactotek Oy Multi-material structure with embedded electronics
JP2017005232A (ja) * 2015-06-16 2017-01-05 京セラ株式会社 電子部品内蔵型配線基板
US10674611B2 (en) * 2015-06-29 2020-06-02 NagraID Security Method of reducing the thickness of an electronic circuit
US10298059B2 (en) * 2015-10-02 2019-05-21 Samsung EIectro-Mechanics Co., Ltd. Cover and electronic device including the same
JP2017183574A (ja) * 2016-03-31 2017-10-05 株式会社村田製作所 電子部品及び電子部品内蔵型基板
US20170287870A1 (en) * 2016-04-01 2017-10-05 Powertech Technology Inc. Stacked chip package structure and manufacturing method thereof
JP7056226B2 (ja) 2018-02-27 2022-04-19 Tdk株式会社 回路モジュール
US10950688B2 (en) * 2019-02-21 2021-03-16 Kemet Electronics Corporation Packages for power modules with integrated passives
CN112185702B (zh) * 2019-07-04 2023-11-17 三星电机株式会社 多层陶瓷电容器
KR20190116122A (ko) * 2019-07-04 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR20190116124A (ko) 2019-07-05 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR20190116123A (ko) * 2019-07-04 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR102620521B1 (ko) 2019-07-05 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터
CN115527773A (zh) * 2019-07-04 2022-12-27 三星电机株式会社 多层陶瓷电容器
KR20190116126A (ko) * 2019-07-05 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR20190116145A (ko) * 2019-08-02 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
CN113163572A (zh) 2020-01-22 2021-07-23 奥特斯(中国)有限公司 具有覆盖有超薄过渡层的部件的部件承载件
JP2022032641A (ja) * 2020-08-13 2022-02-25 株式会社村田製作所 部品内蔵基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228833A (ja) * 2005-02-15 2006-08-31 Sekisui Chem Co Ltd 貫通電極付きｉｃチップ
WO2007142352A1 (ja) * 2006-06-09 2007-12-13 National University Corporation Kumamoto University めっき膜の形成方法および材料
JP2010199535A (ja) * 2009-02-20 2010-09-09 Ibiden Co Ltd 配線板及びその製造方法
JP2011216740A (ja) * 2010-03-31 2011-10-27 Ibiden Co Ltd 配線板及び配線板の製造方法
JP2012019247A (ja) * 2007-06-15 2012-01-26 Murata Mfg Co Ltd 部品内蔵基板の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55145396A (en) * 1979-04-27 1980-11-12 Furukawa Circuit Foil Copper foil for printed circuit and method of fabricating same
JPS56155592A (en) * 1980-04-03 1981-12-01 Furukawa Circuit Foil Copper foil for printed circuit and method of manufacturing same
JP4953499B2 (ja) 1999-09-02 2012-06-13 イビデン株式会社 プリント配線板
JP4641589B2 (ja) 2000-05-19 2011-03-02 イビデン株式会社 コンデンサおよび多層プリント配線板
TW533758B (en) * 2000-07-31 2003-05-21 Ngk Spark Plug Co Printed wiring substrate and method for manufacturing the same
JP4610067B2 (ja) 2000-09-27 2011-01-12 京セラ株式会社 電気素子内蔵型配線基板の製造方法
JP2002203736A (ja) * 2000-12-28 2002-07-19 Nec Tokin Corp 積層セラミックコンデンサの製造方法
JP3962714B2 (ja) * 2003-09-30 2007-08-22 Ｔｄｋ株式会社 セラミック電子部品の製造方法
JP4649847B2 (ja) * 2004-02-25 2011-03-16 株式会社村田製作所 チップ型電子部品
JP4846258B2 (ja) * 2005-03-31 2011-12-28 京セラＳｌｃテクノロジー株式会社 配線基板及びその製造方法
TWI275149B (en) * 2005-05-09 2007-03-01 Phoenix Prec Technology Corp Surface roughing method for embedded semiconductor chip structure
TWI401007B (zh) * 2007-01-02 2013-07-01 Unimicron Technology Corp 嵌埋被動元件之電路板結構之製法
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
US8502086B2 (en) * 2007-05-17 2013-08-06 Fujikura Ltd. Laminated wiring board and method for manufacturing the same
TWI455672B (zh) 2007-07-06 2014-10-01 Murata Manufacturing Co A method for forming a hole for connecting a conductor for a layer, a method for manufacturing a resin substrate and a component-mounted substrate, and a method of manufacturing a resin substrate and a component
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2010003800A (ja) * 2008-06-19 2010-01-07 Murata Mfg Co Ltd チップ部品及びその製造方法並びに部品内蔵モジュール及びその製造方法
KR101084252B1 (ko) * 2010-03-05 2011-11-17 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20110122008A (ko) 2010-05-03 2011-11-09 삼성전기주식회사 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법
JP5777302B2 (ja) * 2010-07-21 2015-09-09 株式会社村田製作所 セラミック電子部品の製造方法、セラミック電子部品及び配線基板
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP2012160500A (ja) * 2011-01-31 2012-08-23 Sony Corp 回路基板、半導体部品、半導体装置、回路基板の製造方法、半導体部品の製造方法及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228833A (ja) * 2005-02-15 2006-08-31 Sekisui Chem Co Ltd 貫通電極付きｉｃチップ
WO2007142352A1 (ja) * 2006-06-09 2007-12-13 National University Corporation Kumamoto University めっき膜の形成方法および材料
JP2012019247A (ja) * 2007-06-15 2012-01-26 Murata Mfg Co Ltd 部品内蔵基板の製造方法
JP2010199535A (ja) * 2009-02-20 2010-09-09 Ibiden Co Ltd 配線板及びその製造方法
JP2011216740A (ja) * 2010-03-31 2011-10-27 Ibiden Co Ltd 配線板及び配線板の製造方法

Also Published As

Publication number Publication date
JP2014131006A (ja) 2014-07-10
JP6325489B2 (ja) 2018-05-16
JP2014239258A (ja) 2014-12-18
US20180279478A1 (en) 2018-09-27
TW201429337A (zh) 2014-07-16
KR101497192B1 (ko) 2015-02-27
TWI504321B (zh) 2015-10-11
JP5902266B2 (ja) 2016-04-13
US10887995B2 (en) 2021-01-05
US20140182911A1 (en) 2014-07-03
US10015884B2 (en) 2018-07-03
KR20140084974A (ko) 2014-07-07

Similar Documents

Publication Publication Date Title
JP6325489B2 (ja) 電子部品内蔵印刷回路基板
US9232657B2 (en) Wiring substrate and manufacturing method of wiring substrate
US8891245B2 (en) Printed wiring board
US9307643B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
TWI670803B (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
US9554462B2 (en) Printed wiring board
KR101472672B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
US20150014034A1 (en) Printed circuit board having embedded electronic device and method of manufacturing the same
JP2010199535A (ja) 配線板及びその製造方法
JP6721143B2 (ja) プリント回路基板及びその製造方法
JP5027193B2 (ja) 配線板及びその製造方法
JP3441368B2 (ja) 多層配線基板およびその製造方法
US20140209361A1 (en) Wiring board and method for manufacturing the same
JP2010123829A (ja) プリント配線板とその製造方法
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
JP5436177B2 (ja) 配線基板内蔵用部品及びその製造方法、並びに配線基板
JP2006156617A (ja) 配線基板とその製造方法
US20140201992A1 (en) Circuit board structure having embedded electronic element and fabrication method thereof
JP2013080823A (ja) プリント配線板及びその製造方法
JP2016009763A (ja) 多層プリント配線板およびその製造方法
JP2014096446A (ja) 電子部品内蔵配線板およびその製造方法
US20240188216A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP2005159043A (ja) 配線基板およびその製造方法
JP2014220366A (ja) 電子部品内蔵配線板および電子部品内蔵配線板の製造方法
JP5395489B2 (ja) 電子部品及びその製造方法、配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180412

R150 Certificate of patent or registration of utility model

Ref document number: 6325489

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250