JP3962714B2 - セラミック電子部品の製造方法 - Google Patents

セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP3962714B2
JP3962714B2 JP2003341747A JP2003341747A JP3962714B2 JP 3962714 B2 JP3962714 B2 JP 3962714B2 JP 2003341747 A JP2003341747 A JP 2003341747A JP 2003341747 A JP2003341747 A JP 2003341747A JP 3962714 B2 JP3962714 B2 JP 3962714B2
Authority
JP
Japan
Prior art keywords
powder
external electrode
particle size
ceramic
size range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003341747A
Other languages
English (en)
Other versions
JP2005109206A (ja
Inventor
修 廣瀬
哲司 丸野
昭 佐々木
慎太郎 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003341747A priority Critical patent/JP3962714B2/ja
Publication of JP2005109206A publication Critical patent/JP2005109206A/ja
Application granted granted Critical
Publication of JP3962714B2 publication Critical patent/JP3962714B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、セラミック電子部品の製造方法に関するものである。
従来、積層セラミックコンデンサ等のセラミック電子部品の作製には、誘電体層を構成するセラミック誘電体の粉末からなる層と、内部電極層を構成する内部電極ペーストからなる層とを交互に複数層重ねた積層体を形成し、この積層体を焼成した後、外部電極を設けるという方法が採用されている。
ここで誘電体層の形成には、セラミック誘電体粉末と有機バインダ及び有機溶剤等とを混合してスラリー化した誘電体ペーストをドクターブレード法などの方法でシート状にし、適宜乾燥して作製されたセラミック成形体が用いられる。また、内部電極層の形成に用いられる内部電極ペーストは、ニッケル等の金属粉末を有機バインダ及び有機溶剤等に分散させてペースト状にしたものである。そして上述した積層体は、通常、内部電極ペーストをシート状のセラミック成形体表面にスクリーン印刷し、内部電極ペーストに含まれる有機溶剤を乾燥させた後、この成形体を複数枚重ねて加圧成形して作製される。
この積層体はチップ化されると共に焼成されて、セラミック素子が形成される。そして、このセラミック素子の端面のうち、内部電極層が露出している端面に外部電極が設けられる。この外部電極の形成には、銅等の金属粉末をバインダ及び溶剤等に分散させてペースト状にした外部電極ペーストが用いられる。すなわち、セラミック素子の端面にこの外部電極ペーストを塗布した後、外部電極ペーストが塗布されたセラミック素子を焼成し、外部電極ペースト内の金属粉末を焼結させることで、多孔質の焼結体である外部電極を形成する。なお、このような外部電極は、例えば下記特許文献1〜特許文献5等において開示されている。
特開平5−275272号公報 特開平8−306580号公報 特開2002−198253号公報 特開平7−335477号公報 特開平10−144559号公報
しかしながら、前述した従来のセラミック電子部品には、次のような課題が存在している。すなわち、外部電極ペーストが塗布されたセラミック素子を焼成して外部電極を形成する工程で、焼成装置内で近接するセラミック素子の外部電極ペーストが接触し、その接触部分において外部電極ペースト同士が強固に融着するという事態が生じることがあった。このような状態で焼成がおこなわれた場合には、複数のセラミック電子部品が外部電極部分において融着する。この場合、互いのセラミック電子部品は強固に結合しているため一つ一つのセラミック電子部品に分離することは非常に困難であり、強大な力で強引に分離しようとした場合には外部電極がセラミック素子から脱離するという不具合があった。従って、外部電極を焼成する際にセラミック電子部品同士が融着すると、歩留まりの低下を招いてしまう。
本発明は、上述の課題を解決するためになされたもので、外部電極の焼成時における外部電極同士の融着を有意に抑制することができるセラミック電子部品の製造方法を提供することを目的とする。
本発明に係るセラミック電子部品の製造方法は、0.3〜1.0μmである第1の粒径範囲を有する第1の金属粉末と、5.0〜11.0μmおよび30〜50μmのうちどちらか一方である第2の粒径範囲を有する第2の金属粉末とを含む金属粉を有する外部電極ペーストをセラミック素子の端面に塗布した後、セラミック素子の表面に表面の算術平均粗さが0.76μm以上である外部電極が形成されるようにセラミック素子を焼成することを特徴とする。
発明者らは、上記の製造方法を用いて外部電極の表面の算術平均粗さが0.76μm以上とすることにより、外部電極同士の融着が有意に抑制されることを新たに見出した。上記作用を好適に奏する方法としては、具体的には以下のような方法が挙げられる。すなわち、第1の粒径範囲が0.3〜1.0μmであり、第2の粒径範囲が5.0〜11.0μmおよび30〜50μmのうちどちらか一方である方法である。また、金属粉は、第1の粒径範囲および第2の粒径範囲とは異なる第3の粒径範囲を有する第3の金属粉末を含むものでもよい。その場合、第3の粒径範囲が30〜50μmであることが好ましい。第3の粒径範囲が20〜30μmであってもよい。
また、外部電極の表面の算術平均粗さが0.95μm以上であることが好ましい。この場合、外部電極同士の融着がより抑制される。
また、外部電極の表面の算術平均粗さが3μm以下であることが好ましい。この場合、セラミック電子部品を基板等に容易に実装することができる。
また、金属粉の主成分はCuであることが好ましい。この場合、外部電極は高い導電性を有する。
本発明によれば、外部電極の焼成時における外部電極同士の融着を有意に抑制することができるセラミック電子部品の製造方法が提供される。
以下、添付図面を参照して本発明に係るセラミック電子部品を実施するにあたり最良と思われる形態について詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。
図1に、本発明の実施形態に係るセラミックコンデンサの概略断面図を示す。図1に示すように、セラミック電子部品の一種であるセラミックコンデンサ10は、最外層である2層の表層11と、表層11に挟まれた約300層の誘電体層12と、上下に配置された誘電体層12のそれぞれの間に介在する内部電極層14とを有する六面体形状のコンデンサ素体(セラミック素子)16を備えている。すなわち、コンデンサ素体16は、約600層の積層構造を有しており、誘電体層12と内部電極層14とが交互に積層されている。また、コンデンサ素体16の端面のうち、コンデンサ素体16の厚さ方向に延在し、互いに対向する一対の端面16a,16bそれぞれには、その端面16a,16bの全領域を覆うように一対の外部電極18,18が設けられている。
さらに、上下に配置された内部電極層14同士は、誘電体層12により互いに電気的に絶縁されており、また、互いに異なる一方の外部電極18に接続されている。従って、一対の外部電極18,18間に所定の電圧を印加した場合には、上下で対向する内部電極層14の間には電荷が蓄えられる。なお、このセラミックコンデンサ10の静電容量は、上下で対向する内部電極層14の対向する面積の大きさに比例する。
表層11及び誘電体層12は、ともにBaTiOを主成分とする層であり、各表層11の厚さはおよそ50μm、各誘電体層12の厚さはおよそ1〜4μmである。これら表層11及び誘電体層12は、後述するグリーンシート(セラミック成形体)を焼成して形成される。また内部電極層14は、Niを主成分として含有する金属層であり、その厚さはおよそ1μmである。各外部電極18は、金属の中でも高い導電性を有するCuを主成分とする多孔質体であり、その表面18aの算術平均粗さは約1μmである
以下、上述したセラミックコンデンサ10を作製する方法について、図2及び図3を参照しつつ説明する。ここで、図2はグリーンシートの印刷パターンを示した部分拡大図であり、図3はセラミックコンデンサを作製する手順を示した図である。
セラミックコンデンサ10を作製するにあたり、図2に示すように、まずBaTiO系の誘電体グリーンシート20を準備する。このグリーンシート20は、BaTiO粉末と有機バインダとを混合してスラリー化した誘電体ペーストをドクターブレード法でシート状にしたものである。また、グリーンシート20よりも厚さの厚い、表層11となるグリーンシート21を2枚準備する。
そして、グリーンシート20の表面20aに、スクリーン印刷法により所定パターンの内部電極ペースト22を塗布して乾燥させる。すなわち、グリーンシート表面20aの、1個のコンデンサに対応する矩形領域24のうち3辺の縁領域以外の領域に、内部電極ペースト22が塗布される(図2参照)。この内部電極ペースト22は、ニッケル粉末を有機バインダ及び有機溶剤に分散させてペースト状にしたものである。有機バインダには、公知のものを利用可能であり、例えばセルロース系樹脂、エポキシ樹脂、アリール樹脂、アクリル樹脂、フェノール−ホルムアルデヒド樹脂、不飽和ポリエステル樹脂、ポリカーボネート樹脂、ポリアミド樹脂、ポリイミド樹脂、アルキド樹脂、ロジンエステル等のバインダを用いることができる。また有機溶剤も、公知のものを利用可能であり、例えばブチルカルビトール、ブチルカルビトールアセテート、テレピン油、α−テレビネオール、エチルセロソルブ、ブチルフタレート等の溶剤を用いることができる。
また、この内部電極ペースト22には、共材としてBaTiO粉末が添加されている。BaTiO粉末は、誘電体層12(及びグリーンシート20)の主成分であるBaTiOが同じであるため、内部電極ペースト22へのBaTiO粉末の添加により、内部電極ペースト22とグリーンシート20との間における収縮率及び焼結開始温度の相違が有意に緩和される。
そして、以上のような内部電極ペースト22が塗布されたグリーンシート20を、内部電極ペースト22が上になるようにしてグリーンシート21上に積層する(図3(a)参照)。また、同様の製法で作製された約300枚のグリーンシート20を、内部電極ペースト22の位置が交互に変わるように順次積層する(図3(b)参照)。そして、積層されたグリーンシート20上に何も塗布されていないグリーンシート21を被せると共に、積層方向から押圧して、隣り合うグリーンシート21、グリーンシート20及び内部電極ペースト22を互いに圧着させる。このようにして、グリーンシート20と内部電極ペースト22とが交互に積層された積層体26が作製される。
そしてこの積層体26を、1個のコンデンサに対応する矩形領域24ごとに切断してチップ化する(図3(c)参照)。その後、チップ化した積層体26を例えば1200℃程度で焼成することにより、グリーンシート21、グリーンシート20及び内部電極ペースト22はそれぞれ上述した表層11、誘電体層12及び内部電極層14になり、積層体26は誘電体層12と内部電極層14とが交互に積層されたコンデンサ素体16になる。さらに、コンデンサ素体16を水及び研磨媒体を含むバレル内で処理することにより、表面研磨をおこなう。なお、この表面研磨は、積層体26の段階でおこなってもよい。
最後に、コンデンサ素体16の端面のうち、積層方向に延在し互いに対向する一対の端面16a,16bを覆うように、外部電極18を形成して、セラミックコンデンサ10が完成する(図3(d)参照)。以下、外部電極18の形成方法について、具体的に説明する。
まず、平均粒径が15μm未満の第1のCu粉末と、平均粒径が15〜100μm程度の第2のCu粉末と、有機バインダとを含む、外部電極用の導電性ペースト(外部電極ペースト)を準備する。そして、この外部電極ペーストを、コンデンサ素体16の端面16a,16bに塗布する。その後、外部電極ペーストを塗布したコンデンサ素体16に、中性雰囲気中又は還元雰囲気中、約800℃で熱処理を施し、上述した第1及び第2のCu粉末を焼結させて、外部電極18を形成する。なお、外部電極18の表面18aには、必要に応じてバレルメッキ処理等を施してもよい。
以上のようにして作製されたセラミックコンデンサ10について説明する。
上述したように、セラミックコンデンサ10の外部電極18の表面18aの算術平均粗さ(Ra)は、約1μmであり、0.76μmよりも大きい値である。発明者らは、外部電極表面18aの算術平均粗さがこの値(0.76μm)以上である場合、外部電極18を焼成する際における、近接するセラミックコンデンサ10の外部電極18同士の融着が有意に抑制されることを見出した。すなわち、表面粗さが0.76μm以上となるようにセラミックコンデンサ10の外部電極18を形成することで、外部電極ペーストを焼成して外部電極18を形成する際における外部電極18同士の融着が有意に抑制される。ここで、外部電極18の表面粗さを0.76μm以上に調整する方法としては、外部電極ペーストに添加するCu粉末の平均粒径を調整する方法などがある。
なお、外部電極18の表面の算術平均粗さは、電極同士の融着がより改善される点から、0.95μm以上であることがより好ましい。また、セラミックコンデンサ10の実装基板等への搭載を容易にする点から、外部電極表面18aの算術平均粗さは3μm以下であることが好ましい。
以下、実施例により本発明の内容を具体的に説明する。
先ず、実施例1において用いる外部電極ペーストについて説明する。本実施例において用いる外部電極ペーストは、0.3〜1.0μmの粒径範囲を有する第1のCu粉末と5.0〜11.0μmの第2のCu粉末とを60:40の重量比で混合したCu粉末と、Ni粉末と、有機バインダ、分散剤及び有機溶剤等を混合すると共に、ボールミル又はロールミル等で分散してペースト状にしたものである。そして、この外部電極ペーストを用いて、セラミックコンデンサの外部電極を形成した。すなわち、中性雰囲気中、又は還元雰囲気中、約800℃でCu粉末を焼結させて外部電極を形成し、試料であるセラミックコンデンサを得た。そして、この試料について、外部電極の表面粗さ(Ra)を触針式表面粗さ形状測定器で測定したところ0.76μmであった。
また、外部電極ペーストに添加するCu粉末の粒径範囲及び異なる粒径範囲を有するCu粉末の混合比を変えて、全部で7種類の試料を用意した(図4参照)。
ここで「実施例2」試料は、「実施例1」試料に用いたCu粉末に代えて、0.3〜1.0μmの粒径範囲を有する第1のCu粉末と5.0〜11.0μmの第2のCu粉末と20〜30μmの粒径範囲を有する第3のCu粉末とを52:35:13の重量比で混合したCu粉末を採用した試料である。「実施例3」試料は、「実施例1」試料に用いたCu粉末に代えて、0.3〜1.0μmの粒径範囲を有する第1のCu粉末と5.0〜11.0μmの第2のCu粉末と30〜50μmの粒径範囲を有する第3のCu粉末とを、それぞれ52:35:13の重量比で混合したCu粉末を採用した試料である。「実施例4」試料は、「実施例1」試料に用いたCu粉末に代えて、0.3〜1.0μmの粒径範囲を有する第1のCu粉末と5.0〜11.0μmの第2のCu粉末と30〜50μmの粒径範囲を有する第3のCu粉末とを、それぞれ17:63:20の重量比で混合したCu粉末を採用した試料である。「実施例5」試料は、「実施例1」試料に用いたCu粉末に代えて、0.3〜1.0μmの粒径範囲を有する第1のCu粉末と30〜50μmの粒径範囲を有する第2のCu粉末とを20:80の重量比で混合したCu粉末を採用した試料である。なお、「実施例2」試料、「実施例3」試料、「実施例4」試料、及び「実施例5」試料の外部電極表面の算術平均粗さはそれぞれ、0.95μm、1.04μm、1.16μm、1.65μmであった。
また、比較のために、「比較例1」試料として、「実施例1」試料に用いたCu粉末に代えて、0.3〜1.0μmの粒径範囲を有する第1のCu粉末と1.0〜3.0μmの第2のCu粉末とを60:40の重量比で混合したCu粉末を採用した試料を準備した。同様に、0.3〜1.0μmの粒径範囲を有する第1のCu粉末と3.0〜5.0μmの第2のCu粉末とを60:40の重量比で混合したCu粉末を採用した「比較例2」試料を準備した。なお、「比較例1」試料及び「比較例2」試料の外部電極表面の算術平均粗さはそれぞれ、0.23μm及び0.38μmであった。
以上のようにして準備した7つの試料について、外部電極ペーストの焼成時に外部電極同士が融着するか否かを測定した。具体的には、各試料を複数個(例えば、100個)用意し、融着不良が発生した個数を数えて、その個数が全体の1%以下である場合には優(「○」)、1〜5%である場合には良(「△」)、5%以上である場合には不良(「×」)と判断した。その結果、電極表面の算術平均粗さが0.76μm以上である実施例1〜実施例5の試料については外部電極同士の融着がほとんど見つからなかった。一方、電極表面の算術平均粗さが0.76μm未満である比較例1及び比較例2の試料については、外部電極同士の融着不良がいくつも発見された。
本発明は上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、外部電極の主成分は、Cuに限らず、NiやSn等であってもよい。またセラミック電子部品は、セラミックコンデンサに限定されず、例えば、圧電チップ部品やチップバリスタ部品などの種々の電子部品であってもよい。
本発明の実施形態に係るセラミックコンデンサの概略断面図である。 グリーンシートの印刷パターンを示した部分拡大図である。 セラミックコンデンサを作製する手順を示した図である。 本発明の実施例に係る実験結果を示した表である。
符号の説明
10…セラミックコンデンサ、11…表層,12…誘電体層、14…内部電極層、16…コンデンサ素体、18…外部電極、18a…外部電極表面、20,21…グリーンシート、20a…表面、22…電極ペースト、26…積層体。

Claims (8)

  1. 0.3〜1.0μmである第1の粒径範囲を有する第1の金属粉末と、5.0〜11.0μmである第2の粒径範囲を有する第2の金属粉末とを含む金属粉を有する外部電極ペーストをセラミック素子の端面に塗布した後、前記セラミック素子の表面に表面の算術平均粗さが0.76μm以上である外部電極が形成されるように前記セラミック素子を焼成する、セラミック電子部品の製造方法。
  2. 0.3〜1.0μmである第1の粒径範囲を有する第1の金属粉末と、30〜50μmである第2の粒径範囲を有する第2の金属粉末とを含む金属粉を有する外部電極ペーストをセラミック素子の端面に塗布した後、前記セラミック素子の表面に表面の算術平均粗さが0.76μm以上である外部電極が形成されるように前記セラミック素子を焼成する、セラミック電子部品の製造方法。
  3. 前記金属粉は、前記第1の粒径範囲および前記第2の粒径範囲とは異なる第3の粒径範囲を有する第3の金属粉末を含む、請求項1または2に記載のセラミック電子部品の製造方法。
  4. 前記第3の粒径範囲が30〜50μmである、請求項に記載のセラミック電子部品の製造方法。
  5. 前記第3の粒径範囲が20〜30μmである、請求項に記載のセラミック電子部品の製造方法。
  6. 前記外部電極の表面の算術平均粗さが0 .95μm以上である、請求項1〜のいずれか一項に記載のセラミック電子部品の製造方法。
  7. 前記外部電極の表面の算術平均粗さが3μm以下である、請求項1〜のいずれか一項に記載のセラミック電子部品の製造方法。
  8. 前記金属粉の主成分がCuである、請求項1〜のいずれか一項に記載のセラミック電子部品の製造方法。
JP2003341747A 2003-09-30 2003-09-30 セラミック電子部品の製造方法 Expired - Lifetime JP3962714B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003341747A JP3962714B2 (ja) 2003-09-30 2003-09-30 セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003341747A JP3962714B2 (ja) 2003-09-30 2003-09-30 セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2005109206A JP2005109206A (ja) 2005-04-21
JP3962714B2 true JP3962714B2 (ja) 2007-08-22

Family

ID=34536251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003341747A Expired - Lifetime JP3962714B2 (ja) 2003-09-30 2003-09-30 セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP3962714B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101497192B1 (ko) * 2012-12-27 2015-02-27 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006060432A1 (de) * 2006-12-20 2008-06-26 Epcos Ag Elektrisches Bauelement sowie Außenkontakt eines elektrischen Bauelements
JP2010232320A (ja) * 2009-03-26 2010-10-14 Tdk Corp 積層セラミック電子部品およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101497192B1 (ko) * 2012-12-27 2015-02-27 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
US10887995B2 (en) 2012-12-27 2021-01-05 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing a printed circuit board including an embedded electronic component

Also Published As

Publication number Publication date
JP2005109206A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
US10622157B2 (en) Multilayer ceramic structure
JP6852253B2 (ja) 積層セラミック電子部品及びその製造方法
KR101444536B1 (ko) 적층 세라믹 전자 부품 및 그 제조방법
JP5825322B2 (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
CN111724991B (zh) 层叠陶瓷电容器
KR20160084614A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
US20110141657A1 (en) Conductive paste compound for external electrode, multilayer ceramic capacitor including the same, and manufacturing method thereof
JP2011139021A (ja) 積層セラミックキャパシタ
JP5156805B2 (ja) 積層セラミックキャパシタ
KR20140081568A (ko) 적층 세라믹 전자 부품
JP2014049435A (ja) 外部電極用導電性ペースト組成物、これを含む積層セラミック電子部品及びその製造方法
JP2017108057A (ja) 積層セラミックコンデンサ
KR102662851B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR101434103B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR102597153B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR100866478B1 (ko) 세라믹 전자부품 및 그 제조방법
KR102551299B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP3944144B2 (ja) セラミック電子部品及びその製造方法
JP2020027927A (ja) 積層セラミックキャパシタ及びその製造方法
JP3962714B2 (ja) セラミック電子部品の製造方法
JP3939281B2 (ja) 電極ペースト及びこれを用いたセラミック電子部品の製造方法
JP2003115416A (ja) 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
JP4702972B2 (ja) 積層型電子部品およびその製法
JP4483799B2 (ja) 積層コンデンサの製造方法
JP6992944B2 (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070521

R150 Certificate of patent or registration of utility model

Ref document number: 3962714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140525

Year of fee payment: 7

EXPY Cancellation because of completion of term