TWI670803B - 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法 - Google Patents

中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI670803B
TWI670803B TW104110381A TW104110381A TWI670803B TW I670803 B TWI670803 B TW I670803B TW 104110381 A TW104110381 A TW 104110381A TW 104110381 A TW104110381 A TW 104110381A TW I670803 B TWI670803 B TW I670803B
Authority
TW
Taiwan
Prior art keywords
layer
hole
substrate
insulating resin
interposer
Prior art date
Application number
TW104110381A
Other languages
English (en)
Other versions
TW201601262A (zh
Inventor
今吉孝二
木內脩治
Original Assignee
日商凸版印刷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2014073444A external-priority patent/JP2015198093A/ja
Priority claimed from JP2014073445A external-priority patent/JP2015198094A/ja
Application filed by 日商凸版印刷股份有限公司 filed Critical 日商凸版印刷股份有限公司
Publication of TW201601262A publication Critical patent/TW201601262A/zh
Application granted granted Critical
Publication of TWI670803B publication Critical patent/TWI670803B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15763—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

提供可藉由防止熱膨脹、熱收縮所造成之導電層圖案的剝離而具有充分之可靠性的中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法。本發明之中介層(100)包括：具有貫穿孔之基材(1)；絕緣性樹脂層(7)，係形成於基材(1)的表面，而且具有導通通路(9)；配線層(8)，係經由絕緣性樹脂層(7)而被配置於基材(1)上；無機密接層(4)，係僅形成於貫穿孔(13)的側面；以及貫穿電極(3)，係在無機密接層(4)被填充於形成於貫穿孔內的連接孔，並可使基材(1)之兩面側導通；貫穿電極(3)係經由導通通路(9)與配線層(8)電性連接；無機密接層(4)之熱膨脹係數係比基材(1)之熱膨脹係數更大，而且比貫穿電極(3)之熱膨脹係數更小。

Description

中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
本發明係有關於中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法。
中介層係例如用以配置於封裝基板與IC晶片之間的元件。而，作為使中介層介於封裝基板與IC晶片之間的技術，例如有記載於專利文獻1至專利文獻4者。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2001-102479號公報
[專利文獻2]日本特開2002-373962號公報
[專利文獻3]日本特開2002-261204號公報
[專利文獻4]日本特開2000-332168號公報
可是，在製造中介層，尤其將玻璃作為基材之玻璃中介層時，亦有多個應克服之課題。
其課題之一，列舉係對作為基材之玻璃、導電層圖案(例如貫穿電極)所使用的銅等之熱膨脹係數的差大， 又，彈性係數亦大，由於銅等與玻璃之密接強度不充分，所以因安裝時之高溫處理或可靠性測試之溫度循環等，而由銅等所構成之導電層圖案從玻璃的表面剝離的現象。
本發明係為了解決這種問題點而完成者，其目的在於提供可藉由防止熱膨脹、熱收縮所造成之導電層圖案的剝離而具有充分之可靠性的中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法。
本發明之一形態係一種中介層，其特徵為：包括：具有貫穿孔之基材；絕緣性樹脂層，係在該基材的表面形成一層以上，而且具有導通通路；一層以上之配線層，係經由該絕緣性樹脂層而被配置於該基材上；無機密接層，係僅形成於該貫穿孔的側面；以及貫穿電極，係在該無機密接層被填充於形成於該貫穿孔內的連接孔，並可使該基材之兩面側導通；該貫穿電極係經由該導通通路，與該配線層電性連接；該無機密接層之熱膨脹係數係比該基材之熱膨脹係數大，而且比該貫穿電極之熱膨脹係數小。
若是本發明之一形態，可提供可藉由防止熱膨脹、熱收縮所造成之導電層圖案(例如貫穿電極)的剝離而具有充分之可靠性的中介層。若是本發明之一形態，可提供該中介層的製造方法、具備該中介層之半導體裝置及該半導體裝置的製造方法。
1‧‧‧基材
2‧‧‧電解銅鍍敷層
3‧‧‧貫穿電極
4‧‧‧無機密接層
5‧‧‧導電層
6‧‧‧連接盤
7‧‧‧絕緣性樹脂層
8‧‧‧配線層
9‧‧‧導通通路
10‧‧‧核心基板
11‧‧‧半導體元件
12‧‧‧阻焊劑
13‧‧‧貫穿孔
14‧‧‧種子層
15‧‧‧阻劑
16‧‧‧埋入樹脂層
17‧‧‧連接孔
18‧‧‧焊球
22‧‧‧連接電極
24‧‧‧連接通路(通路孔)
30‧‧‧具有絕緣性樹脂層之基材
40‧‧‧焊料
41‧‧‧連接墊
100‧‧‧中介層
101‧‧‧中介層
102‧‧‧中介層
200‧‧‧中介層
201‧‧‧中介層
300‧‧‧半導體裝置
301‧‧‧半導體裝置
302‧‧‧半導體裝置
第1圖係表示本發明之第1實施形態的中介層之構成之概略的剖面圖。
第2圖係表示本發明之第1實施形態的半導體裝置之構成之概略的剖面圖。
第3圖係表示本發明之第1實施形態的中介層之製造方法的製程剖面圖。
第4圖係表示本發明之第1實施形態的中介層之製造方法的製程剖面圖。
第5圖係表示本發明之第1實施形態的中介層之製造方法的製程剖面圖。
第6圖係表示本發明之第1實施形態的中介層之製造方法的製程剖面圖。
第7圖係表示本發明之第1實施形態的中介層之製造方法的製程剖面圖。
第8圖係表示本發明之第1實施形態的中介層之製造方法的製程剖面圖。
第9圖係表示本發明之第1實施形態的變形例之中介層之製造方法的製程剖面圖。
第10圖係表示本發明之第1實施形態的變形例之中介層之製造方法的製程剖面圖。
第11圖係表示本發明之第1實施形態的變形例之中介層之製造方法的製程剖面圖。
第12圖係表示本發明之第1實施形態的變形例之中 介層之製造方法的製程剖面圖。
第13圖係表示本發明之第1實施形態的變形例之中介層之製造方法的製程剖面圖。
第14圖係表示本發明之第1實施形態的變形例之中介層之製造方法的製程剖面圖。
第15圖係表示本發明之第1實施形態的變形例之中介層之製造方法的製程剖面圖。
第16圖係表示比較例之中介層之製造方法的製程剖面圖。
第17圖係表示比較例之中介層之製造方法的製程剖面圖。
第18圖係表示比較例之中介層之製造方法的製程剖面圖。
第19圖係表示比較例之中介層之製造方法的製程剖面圖。
第20圖係表示比較例之中介層之製造方法的製程剖面圖。
第21圖係表示比較例之中介層之製造方法的製程剖面圖。
第22圖係表示比較例之中介層之製造方法的製程剖面圖。
第23圖係表示本發明之第2實施形態的中介層之構造之概略的剖面圖。
第24圖係表示本發明之第2實施形態的中介層之製造方法之步驟的流程圖。
第25圖係表示本發明之第2實施形態的中介層之製造方法的製程剖面圖。
第26圖係表示本發明之第3實施形態的中介層之構造之概略的剖面圖。
第27圖係表示本發明之第3實施形態的中介層之製造方法之步驟的流程圖。
第28圖係表示本發明之第3實施形態的中介層之製造方法之步驟的製程剖面圖。
第29圖係表示本發明之第2實施形態的變形例之中介層的構造之概略的剖面圖。
第30圖係表示本發明之第3實施形態的變形例之中介層的構造之概略的剖面圖。
第31圖係表示將半導體晶片安裝於本發明之第2實施形態的中介層之半導體裝置的構造之概略的剖面圖。
第32圖係表示將半導體晶片安裝於本發明之第3實施形態的中介層之半導體裝置的構造之概略的剖面圖。
以下，一面參照圖面，一面說明本發明之各實施形態。又，在以下之詳細的說明中，為了提供本發明之各實施形態之徹底的理解，記載很多特定的細節。可是，顯然的，即使無該特定的細節，亦可實施一種以上的實施形態。又，在各圖，對發揮相同或類似之功能的構成元件附加相同的參照符號，並省略重複的說明。
(第1實施形態)
以下，一面參照圖面，一面說明本發明之第1實施形 態。
(中介層100的構成)
如第1圖中所示，中介層100包括基材1、貫穿電極3、無機密接層4、導電層(導電層圖案)5、連接盤(land)6、絕緣性樹脂層7、配線層8以及導通通路9。
基材1係以SiO2為主成分之由玻璃所構成之基板(玻璃基材)，並具有貫穿孔13。
又，基材1之熱膨脹係數係在低膨脹玻璃為3~4ppm/℃，在鈉玻璃(soda glass)為8~9ppm/℃，根據製造方法或Na等之金屬成分的添加，可控制成3~9ppm/℃。此外，熱膨脹係數係根據JIS：R3102或JIS：K7197，以TMA(熱機械分析)測量。
又，作為將貫穿孔13形成於基材1之方法，例如，可使用CO2雷射或UV雷射、皮秒雷射或飛秒雷射、準分子雷射或放電加工、感光性玻璃或噴擊加工(blasting)等，只要根據基材1之厚度或貫穿孔13的孔徑選擇即可。
貫穿電極3係以導電性材料所形成，並配置於貫穿孔13內。
作為形成貫穿電極3之導電性材料，可使用例如銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛中任一種單體金屬、或任一種單體金屬之積層或化合物，只要選擇與無機密接層4之密接性、或電性連接穩定性高的材料即可。
又，作為形成貫穿電極3之導電性材料，亦可使用例如是上述之材料中至少一種金屬粉與樹脂材料之混合物 的導電膏。
又，作為形成貫穿電極3之方法，無特別規定，可使用無電解鍍敷法或電解鍍敷法。
此外，作為以鍍敷法所形成之貫穿電極3的形 態，有保形鍍敷形態或填充鍍敷形態。在保形鍍敷形態，穿孔狀之孔殘留於貫穿孔13的中央，並以網版印刷法填充絕緣性樹脂或導電膏即可。在此，在以導電膏填充的情況，與保形鍍敷皮膜一起作為連接盤6，可與導通通路9確保導通。又，將無電解鍍敷層或電解鍍敷層形成於導電膏的表面，作為導電層5，進而，提高與保形鍍敷皮膜之導通性，作為連接盤6，亦可與導通通路9確保導通。另一方面，在以絕緣性樹脂填充的情況，將無電解鍍敷層或電解鍍敷層形成於絕緣性樹脂的表面，確保與保形鍍敷皮膜之導通性，作為連接盤6，只要與導通通路9確保導通即可。
又，作為形成貫穿電極3之方法，亦可使用例 如在形成無機密接層4後，以網版印刷法填充導電膏，作為貫穿電極3的方法。
此外，常用作導電性材料之銅的熱膨脹係數約為16ppm/℃。
無機密接層4係形成於基材1之兩面與貫穿孔13內。 又，無機密接層4中形成於貫穿孔13內部分係配置於貫穿電極3與貫穿孔13的內壁面(內徑面)之間。
又，作為無機密接層4之材料，可使用例如係 基材1與導電性材料之密接性高，且熱膨脹係數比基材1 高的材料之氧化錫、氧化銦、氧化鋅、鎳(熱膨脹係數：15ppm/℃)、鎳磷、鉻(熱膨脹係數：8ppm/℃)、氧化鉻、氮化鋁、氧化鋁、鉭(熱膨脹係數：6ppm/℃)、鈦(熱膨脹係數：9ppm/℃)、銅(熱膨脹係數：16ppm/℃)等之材料。藉此，可提高基材1與貫穿電極3及導電層5之間的密接力。此外，因無機密接層4之熱膨脹係數比基材1高，所以可降低因貫穿電極3及導電層5與基材1之熱膨脹係數的差所產生之作用於層間的應力。
又，無機密接層4之熱膨脹係數的上限係比導電性材料之熱膨脹係數的上限更低為較佳。
又，作為無機密接層4之材料，藉由使用上述之密接力高的材料，降低因導電性材料與基材1之熱膨脹係數的差所產生之作用於層間的應力，而可避免導電性材料之剝離。
又，無機密接層4係對上述之材料，如單體或ITO膜(熱膨脹係數：9ppm/℃)般，可在單層使用者二種以上的複合材料。又，無機密接層4係如鉻/銅、鈦/銅般，可在2層以上之積層膜使用兩種以上的複合材料。
又，無機密接層4之膜厚係無特別規定，只要位於0.1μm以上且1μm以下之範圍內的話，可得到與基材1之密接性、緩和熱膨脹係數之差的效果。
又，無機密接層4之形成方法無特別規定，可使用濺鍍成膜法、無電解鍍敷法等。
導電層5係以導電性材料所形成，並經由無機密接層4，配置於基材1之兩面。
作為形成導電層5之導電性材料，可使用例如銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛中任一種單體金屬、或任一種單體金屬之積層或化合物，只要選擇與無機密接層4之密接性、或電性連接穩定性高的材料即可。
又，作為形成導電層5之導電性材料，亦可使用例如是上述之材料中至少一種金屬粉與樹脂材料之混合物的導電膏。
又，作為形成導電層5之方法，無特別規定，可使用無電解鍍敷法或電解鍍敷法。
連接盤6係包夾著導電層5，形成於貫穿電極3的上下端。
連接盤6的形狀可採用例如以與基材1的表面相同之高度所形成的形狀、或形成為比基材1的表面更高數微米的形狀。
又，作為形成連接盤6之方法，無特別規定，可使用以導電性材料或絕緣性樹脂填充貫穿孔13之內部後，將導電層5、或填充於貫穿孔13內之樹脂研磨除去至基材1的表面為止，使貫穿電極3的上下端露出以作為連接盤6的工法，或將位於貫穿電極3之上下端的導電層5圖案化，以作為連接盤6的工法。
又，作為形成連接盤6之方法，可使用例如將貫穿孔13的兩端切削成連接盤6的形狀，並填充導電性材料的工法。在此情況，連接盤6以外之無機密接層4係藉研磨、或圖案化時之蝕刻處理除去。
此外，在以填充鍍敷形態形成貫穿電極3的情況，可直接堆疊形成於貫穿電極3上，而形成連接盤6。
連接盤6之外徑係設為與貫穿孔13之內徑相同。此外，亦可連接盤6之外徑係考慮導通通路9之形成的加工精度，而比貫穿孔13之內徑更大。在此情況，作為加工精度之變動要因，可列舉基材1之伸縮、通路孔之加工方式的位置精度偏差等，作為連接盤6之外徑的上限，只要比貫穿孔13之內徑更大，至20μm為止的話，導通通路9就不會自連接盤6脫落，而可得到良好之導通性。
絕緣性樹脂層7係形成於導電層5上。
又，絕緣性樹脂層7係被積層所需的層數。此外，絕緣性樹脂層7之層數係例如根據製品之設計設定即可。
又，作為絕緣性樹脂層7之材料，可使用環氧樹脂/酚醛系樹脂、聚醯亞胺樹脂、環烯烴、PBO樹脂中任一種材料、或由至少兩種材料所組合的複合材料。
在此情況，例如，對絕緣性樹脂層7之材料設為熱膨脹係數比導電性材料更高之30~100ppm/℃、且彈性係數高之材料，並覆蓋導電層5，藉此，可降低作用於導電層5與基材1之層間的應力，而可賦予抑制導電層5之剝離的效果。
又，作為絕緣性樹脂層7之材料，可使用例如 乾薄膜或阻劑液體，無特別規定。
配線層8係形成於絕緣性樹脂層7上。
又，配線層8係被積層所需的層數。此外，配線層8之層數係例如根據製品之設計設定即可。
配線層8之形成方法係無特別規定，亦可使用例如無電解鍍敷、或將濺鍍膜作為種子層，利用電解鍍敷增厚，再藉半加成法或減法形成圖案的方法。
導通通路9係形成於絕緣性樹脂層7，使導電 層5與配線層8電性連接。
又，導通通路9之基材1側的直徑(底之直徑)係比貫穿孔13及貫穿電極3的直徑更小。藉此，能以堆疊構造將導通通路9積層，在形成絕緣性樹脂層7上之配線層8與連接盤6後，可增加配置於連接盤6間之配線條數，而且可將形成於基材1之貫穿孔13的孔間距形成為窄的孔間距。
又，導通通路9係在形成於絕緣性樹脂層7之通路孔內，進行保形鍍敷等填充導電性材料的加工所形成。
將通路孔形成於絕緣性樹脂層7之方法係例 如只要根據絕緣性樹脂層7之材料選擇即可，若絕緣性樹脂層7之材料係熱硬化性樹脂，例如可藉使用CO2雷射或UV雷射之加工形成，在雷射加工後，例如，為了除去在雷射加工所產生之膠渣(smear)而進行除膠渣(desmear)處理即可。又，在絕緣性樹脂層7之材料為感光性阻劑的情況，例如以光微影法形成即可。
根據以上，本實施形態之中介層100係多層構造之具有貫穿電極的中介層。又，若是本實施形態之中介層100，在形成於基材1之兩面的配線層8之間，可實現高的導通可靠性。
此外，在第1圖中所示之絕緣性樹脂層7及配線層8的需要層數、或導通墊部之金屬層的形狀或高度係一例 ，並非特別規定。
(半導體裝置300的構成)
如第2圖中所示，半導體裝置300包括中介層100與半導體元件11。
中介層100係使用焊球18，被搭載於未圖示之印刷配線基板。
半導體元件11係使用焊球(未圖示)，被搭載於中介層100的一個面(在第2圖中係上側的面)。
此外，第2圖中所示之半導體元件11的形狀、或半導體元件11與中介層100之連接方式係一例，不是特別規定。
根據以上，若是本實施形態之半導體裝置300，藉由在與是之半導體元件11或中介層100之間將導通墊的材料最佳化，可得到高之連接強度，而且藉安裝時之熱變形的最佳化，可實現高的連接可靠性。
(第1實施例)
以下，對本發明之第1實施例，包含中介層100之製造方法與半導體裝置300之製造方法在內，加以說明。
(實施例1-1)
以下，一面參照第1圖及第2圖，一面使用第3圖至第8圖來說明本發明之實施例1-1。
作為基材1，使用厚度為0.3mm、大小為200mm×200mm、熱膨脹係數為4ppm/℃的低膨脹玻璃。
以濺鍍，積層厚度0.1μm之Cr膜(熱膨脹係數：8ppm/℃)與厚度0.2μm之Cu膜，而形成無機密接層4。
又，使用導電性材料，形成電解銅鍍敷層2(熱膨脹 係數：16ppm/℃)。又，以填充銅鍍敷構造形成貫穿電極3。又，以因應於其他的構成之膜厚形成導電層5。
在絕緣性樹脂層7之材料，使用由環氧樹脂所構成之ABF。
在配線層8之材料，在種子層使用無電解銅鍍敷，將電解銅鍍敷之厚度設為8μm，並將配線層8之LS值設為10μm，藉半加成法形成。
導通通路9係以保形鍍敷形成。在對絕緣性樹脂層7之導通通路9的形成，使用UV-YAG雷射。
在對基材1之貫穿孔13的形成，使用皮秒雷射。貫穿孔13與導通通路9之內徑係設為50μmφ。
作為實施例1-1之中介層100的製造方法，使 用包含貫穿孔形成步驟、無機密接層形成步驟、導電層/貫穿電極形成步驟、不要層除去步驟、絕緣性樹脂層形成步驟、通路孔形成步驟、以及導通通路/配線層形成步驟。
以下，說明這些步驟之細節。
首先，在貫穿孔形成步驟，如第3圖中所示，對基材1，以皮秒雷射形成貫穿孔13。
在接下來的無機密接層形成步驟，如第4圖中 所示，對基材1之兩面，連續地成膜濺鍍Cr膜與濺鍍Cu膜，而將無機密接層4形成於基材1的表面與貫穿孔13內。
在接下來的導電層/貫穿電極形成步驟，如第5圖中所示，對基材1之兩面，使用導電性材料，將電解銅鍍敷層2形成於無機密接層4之上。此外，藉將銅鍍敷填充於 貫穿孔13內之填充鍍敷構造，將貫穿電極3形成於貫穿孔13內。
在接下來的不要層除去步驟，如第6圖中所示，以化學抛光除去形成於基材1之兩面的電解銅鍍敷層2，然後，以硝酸鈰銨水溶液對無機密接層4之濺鍍Cr膜進行蝕刻除去，而形成將貫穿電極3配置於基材1的核心基板10。
在接下來的絕緣性樹脂層形成步驟及通路孔形成步驟，如第7圖中所示，將絕緣性樹脂層疊層於核心基板10之兩面，而形成絕緣性樹脂層7，再以UV-YAG雷射將通路孔24形成於貫穿電極3上的絕緣性樹脂層7。在此，通路孔24之直徑係設為比貫穿電極3之直徑更小。又，以鹼性水溶液系之處理液對在UV-YAG雷射加工所產生之通路孔24內的塵屑進行除膠渣、清潔。
在接下來的導通通路/配線層形成步驟，將無電解銅鍍敷形成於絕緣性樹脂層7之上，作為種子層。進而，對種子層之上，如第8圖中所示，以負性阻劑形成配線層部與導通通路部(都未圖示)所開口的阻劑圖案，再藉半加成法，以8μm厚度形成電解銅鍍敷，作為導電性材料。然後，除去阻劑及不要部分之種子層，而形成配線層8與導通通路9。
又，作為實施例1-1之半導體裝置300的製造方法，使用包含將導通墊形成於以上述之中介層100的製造方法所製造之中介層100的導通墊形成步驟、與將半導體元件11固定於導通墊上之半導體元件固定步驟的方法。
首先，在導通墊形成步驟，如第8圖中所示，將感光 性之阻焊劑12積層於基材1，並進行曝光及顯像，再以Ni/Au鍍敷形成導通墊部(未圖示)。
在接下來的半導體元件固定步驟，藉焊料將半導體元件11固定於導通墊上。
此外，在實施例1-1，將單面之配線層8的層數設為2層，表面之被覆層採用阻焊劑12，導通墊表面的表面處理採用Ni/Au，但是這些構成係並非特別限定。
(實施例1-2)
以下，一面參照第1圖至第8圖，一面使用第9圖至第15圖來說明本發明之實施例1-2。
作為基材1，使用厚度為0.3mm、大小為200mm×200mm、熱膨脹係數為4ppm/℃的低膨脹玻璃。
以濺鍍，積層厚度0.1μm之Cr膜(熱膨脹係數：8ppm/℃)與厚度0.2μm之Cu膜，而形成無機密接層4。
又，使用導電性材料，形成電解銅鍍敷層2(熱膨脹係數：16ppm/℃)。又，以保形銅鍍敷構造形成貫穿電極3。又，以8μm之膜厚形成導電層5。
又，在貫穿電極3之穿孔的內部，填充由包含銅粉與有機樹脂之混合材料所構成的導電膏。
在絕緣性樹脂層7之材料，使用由環氧樹脂所構成之ABF。
在配線層8之材料，在種子層使用無電解銅鍍敷，將電解銅鍍敷之厚度設為8μm，並將配線層8之LS值設為10μm，藉半加成法形成。
導通通路9係以保形鍍敷形成。在對絕緣性樹脂層7 之導通通路9的形成，使用UV-YAG雷射。
在對基材1之貫穿孔13的形成，使用皮秒雷射。貫穿孔13與導通通路9之內徑係設為50μmφ。
導通墊部係以Ni/Au鍍敷所形成。此外，在本實施例，中介層101與半導體元件11係假想藉焊料之連接。
作為實施例1-2之中介層101的製造方法，使用包含貫穿孔形成步驟、無機密接層形成步驟、導電層/貫穿電極形成步驟、連接盤形成步驟、絕緣性樹脂層形成步驟、通路孔形成步驟、以及導通通路/配線層形成步驟。
以下，說明這些步驟之細節。
首先，在貫穿孔形成步驟，如第9圖中所示，對基材1，以皮秒雷射形成貫穿孔13。
在接下來的無機密接層形成步驟，如第10圖中所示，對基材1之兩面，連續地成膜濺鍍Cr膜與濺鍍Cu膜，而將無機密接層4形成於基材1的表面與貫穿孔13內。
在接下來的導電層/貫穿電極形成步驟，如第11圖中所示，對基材1之兩面，使用導電性材料，將電解銅鍍敷層2形成於無機密接層4之上。此外，藉將銅鍍敷填充於貫穿孔13內之保形鍍敷構造，將貫穿電極3形成於貫穿孔13內。又，貫穿電極3之穿孔內部係在以真空印刷填充導電膏後使其硬化。
在接下來的連接盤形成步驟，如第12圖中所示，以化學抛光將形成於基材1之兩面的電解銅鍍敷層2、與貫穿電極3中從貫穿孔13所突出之導電膏研磨至基材 1上之厚度成為3μm為止。然後，作為作用為穿孔部之導電膏的蓋之鍍敷，以厚度5μm將電解銅鍍敷層2形成於基材1的表面。進而，在此連接盤形成步驟，如第13圖中所示，為了將大小與貫穿電極3相同之連接盤6形成於貫穿電極3的兩端，形成以感光性阻劑被覆連接盤6之阻劑圖案，再以濕蝕刻除去基材1的表面之連接盤6以外之部分的電解銅鍍敷層2、與無機密接層4之濺鍍Cr膜，而形成將貫穿電極3配置於基材1的核心基板10。
在接下來的絕緣性樹脂層形成步驟及通路孔形成步驟，如第14圖中所示，將絕緣性樹脂層7疊層於核心基板10之兩面，而形成絕緣性樹脂層7，再以UV-YAG雷射將通路孔24形成於貫穿電極3上的絕緣性樹脂層7。在此，通路孔24之直徑係設為比貫穿電極3之直徑更小。又，以鹼性水溶液系之處理液對在UV-YAG雷射加工所產生之通路孔24內的塵屑進行除膠渣、清潔。
在接下來的導通通路/配線層形成步驟，將無電解銅鍍敷形成於絕緣性樹脂層7之上，作為種子層。進而，對種子層之上，如第15圖中所示，以負性阻劑形成配線層部與導通通路部(都未圖示)所開口的阻劑圖案，再藉半加成法，以8μm厚度形成電解銅鍍敷，作為導電性材料。然後，除去阻劑及不要部分之種子層，而形成配線層8與導通通路9。
又，作為實施例1-2之半導體裝置(未圖示) 的製造方法，使用包含將導通墊形成於以上述之中介層101的製造方法所製造之中介層101的導通墊形成步驟、 與將半導體元件11固定於導通墊上之半導體元件固定步驟的方法。
首先，在導通墊形成步驟，將感光性之阻焊劑12積層於基材1，並進行曝光及顯像，再以Ni/Au鍍敷形成導通墊部(未圖示)。
在接下來的半導體元件固定步驟，藉焊料，將半導體元件11固定於導通墊上。
此外，在實施例1-2，將單面之配線層8的層數設為2層，表面之被覆層採用阻焊劑12，導通墊之表面的表面處理採用Ni/Au，但是這些構成係不是特別限定。
(實施例1-1及1-2之評估)
藉實施例1-1之實施，形成位於基材1與電解銅鍍敷層2之間並具有熱膨脹係數之無機密接層4，藉此，基材1與貫穿電極3之密接性提高，且在熱膨脹熱收縮之條件下的可靠性測試，確認可得到可避免貫穿電極3之剝離的中介層100。
又，藉實施例1-2之實施，形成位於基材1與電解銅鍍敷層2之間並具有熱膨脹係數之無機密接層4，藉此，基材1與貫穿電極3之密接性提高，且在熱膨脹熱收縮之條件下的可靠性測試，確認可得到可避免貫穿電極3之剝離的中介層101。
(第1比較例)
以下，一面參照第1圖至第15圖，一面使用第16圖至第22圖來說明本發明之第1比較例。
作為基材1，使用厚度為0.3mm、大小為 200mm×200mm、熱膨脹係數為4ppm/℃的低膨脹玻璃。
利用濺鍍，以厚度0.2μm之Cu膜形成無機密接層4。
又，使用導電性材料，形成電解銅鍍敷層2(熱膨脹係數：16ppm/℃)。又，以保形銅鍍敷構造形成貫穿電極3。又，以8μm之膜厚形成導電層5。
又，在貫穿電極3之穿孔的內部，填充由包含銅粉與有機樹脂之混合材料所構成的導電膏。
在絕緣性樹脂層7之材料，使用由環氧樹脂所 構成之ABF。
在配線層8之材料，在種子層使用無電解銅鍍敷，將電解銅鍍敷之厚度設為8μm，並將配線層8之LS值設為10μm，藉半加成法所形成。
導通通路9係以保形鍍敷所形成。在對絕緣性樹脂層7之導通通路9的形成，使用UV-YAG雷射。
在對基材1之貫穿孔13的形成，使用皮秒雷射。貫穿孔13與導通通路9之內徑係設為50μmφ。
在第1比較例之中介層102的製造方法，首先，如第16圖中所示，對基材1，以皮秒雷射形成貫穿孔13。
接著，如第17圖中所示，對基材1之兩面，進 行濺鍍Cu膜之成膜，而將無機密接層4形成於基材1的表面與貫穿孔13內。
然後，如第18圖中所示，使用導電性材料，將電解銅鍍敷層2形成於無機密接層4之上。此外，藉將銅鍍敷填充於貫穿孔13內之保形鍍敷構造，將貫穿電極3形成於貫穿孔13內。又，貫穿電極3之穿孔內部係在以真空印刷 填充導電膏後使其硬化。
接著，如第19圖中所示，以化學抛光將形成於基材1之兩面的電解銅鍍敷層2、與貫穿電極3中從貫穿孔13所突出之導電膏研磨至基材1上之厚度成為3μm為止。然後，作為作用為穿孔部之導電膏的蓋之鍍敷，以厚度5μm將電解銅鍍敷層2形成於基材1的表面。
接著，如第20圖中所示，為了形成能形成與 貫穿電極3之電性導通的配線層8，形成以感光性阻劑被覆了配線層8的阻劑圖案，再以濕蝕刻除去基材1的表面之配線層8以外的電解銅鍍敷層2、與無機密接層4之濺鍍Cr膜，而形成將導電層5與貫穿電極3配置於基材1的核心基板10。
進而，如第21圖中所示，將絕緣性樹脂層疊層於核心基板10之兩面，而形成絕緣性樹脂層7，再以UV-YAG雷射將通路孔24形成於貫穿電極3上的絕緣性樹脂層7。在此，通路孔24之直徑係設為比貫穿電極3之直徑更小。又，以鹼性水溶液系之處理液對在UV-YAG雷射加工所產生之通路孔24內的塵屑進行除膠渣、清潔。
接著，將無電解銅鍍敷形成於絕緣性樹脂層7之上，作為種子層。進而，對種子層之上，如第22圖中所示，以負性阻劑形成配線層部與導通通路部(都未圖示)所開口的阻劑圖案，再藉半加成法，以8μm厚度形成電解銅鍍敷，作為導電性材料。然後，除去阻劑及不要部分之種子層，而形成配線層8與導通通路9。
又，作為第1比較例之半導體裝置(未圖示)的製造方 法，對以上述之中介層102的製造方法所製造之中介層102將感光性之阻焊劑12積層於基材1，並進行曝光及顯像，再以Ni/Au鍍敷形成導通墊部(未圖示)。
然後，藉焊料，將半導體元件11固定於導通墊上。
(第1比較例之評估)
藉第1比較例之實施，確認可得到可在基材1之兩面的配線層8之間形成導通之兩面的配線層8。可是，在熱膨脹熱收縮之條件下的可靠性測試，確認因以銅所形成之配線層8與基材1之熱膨脹係數的差，發生貫穿電極3與導電層5從基材1剝離的不良。
(實施例1-1、1-2與第1比較例之對比)
如以上之說明所示，若依據第1實施形態，可防止熱膨脹或熱收縮所造成之從基材1之貫穿電極3與導電層5的剝離，而且可提供具有充分之可靠性的中介層100、101及半導體裝置300。
如以上所示，若是第1實施形態之中介層100 、101及半導體裝置300以及這些之製造方法的話，可解決上述之本發明的課題。在此，說明本發明之課題的細節。
以往，為了將精細間距(fine pitch)之IC晶片 與子板等之外部基板連接，使用封裝基板。
作為封裝基板之材料，使用陶瓷或樹脂。
在此，陶封裝基板係因為使用燒成之敷金屬，所以電阻值變高。進而，陶瓷之介電常數高，而難搭載高頻、高性能的IC。
另一方面，樹脂製封裝基板係因為使用藉鍍敷之銅配線，所以可降低配線電阻，樹脂之介電常數低，而搭載高頻、高性能的IC係相對地容易。
在此，作為使中介層介於封裝基板與IC晶片之間的技術，例如有專利文獻1~專利文獻4的技術。
又，近年來，作為針對高階之中介層，在基板之材質使用矽或玻璃之中介層的研究盛行，受到大的注意。
在作為材質使用矽或玻璃之中介層，將貫穿孔形成於內部，並使用以導電性材料填充該貫穿孔之稱為TSV(Through-Silicon Via)或TGV(Through-Glass Via)的技術係大的特徵。藉此技術所形成之貫穿電極係藉由以最短距離連接表背，縮短配線長度，信號傳送速度之高速化等優異的電性特性受到期待。
又，因為熱膨脹係數與IC晶片同等水準或接 近IC晶片的值，所以加熱時之基板尺寸的變化變小，具有實現更高密度安裝、高密度配線的可能性。進而，藉由採用貫穿電極，可實現多接腳並列連接，不必使LSI本身高速化，因為可得到優異的電性特性，所以在低耗電力化之實現上備受期待。
尤其，近年來，將玻璃用作基板之材質的玻璃中介層受到大的注意。又，作為對玻璃中介層之大的關心之一，可列舉低成本化的實現。那是被認為相對矽中介層只能以晶圓尺寸製造，玻璃中介層係能在大型面板實現大量處理，因為具有可解決至目前為止在針對高階之中介層被視為大問題之成本的問題之可能性。
可是，在製造中介層，尤其是以玻璃為基材 之玻璃中介層時，亦有多個應克服之課題。
在其課題之一，基材之玻璃與導電層圖案所使用之銅等的熱膨脹係數之差大，又彈性係數亦大，相對於此，因為銅等與玻璃之密接強度不充分，所以具有因安裝時之高溫處理或可靠性測試之溫度循環等，而由銅等所構成之導電層圖案從玻璃的表面剝離的課題。
對具有這種課題之習知技術的中介層、半導 體裝置、以及該等的製造方法，若是本發明之一形態的中介層100、101，可防止熱膨脹、熱收縮所造成之導電層5的剝離，而可在使用時具有充分的可靠性。又，若是本發明之一形態，可提供中介層100、101之製造方法、具備中介層100、101之半導體裝置以及該半導體裝置之製造方法。
(第2實施形態)
以下，一面參照圖面，一面說明本發明之第2實施形態。
在以下的說明，舉基材1使用玻璃的情況為例進行說明。此外，本實施形態之基材1係未限定為玻璃製，例如，亦可是矽製等。
第2實施形態之中介層200係如第23圖所示，包括具有貫穿孔13之基材1、形成於基材1之表面的絕緣性樹脂層7、經由絕緣性樹脂層7配置於基材1上的配線層8、由形成於貫穿孔13之絕緣性樹脂所構成的埋入樹脂層16、被填充於以埋入樹脂層16形成於貫穿孔13內之連接孔17 並可使基材1之兩面側導通的貫穿電極3、以及與形成於貫穿電極3之端面的連接盤6直接連接的導通通路9。
連接盤6之直徑成為比貫穿孔13之直徑更小。
埋入樹脂層16及絕緣性樹脂層7之熱膨脹係數被設定成比基材1之熱膨脹係數大。
配線層8係藉未圖示之導電性材料與導通通路9電性連接。
形成配線層8與導通通路9之導電性材料係從銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛之至少任一種所構成、或這些化合物之至少任一種所構成、或這些金屬粉與樹脂材料之混合物的至少任一種所構成即可。關於貫穿電極3亦一樣。
絕緣性樹脂層7及埋入樹脂層16係由環氧/酚、聚醯亞胺、環烯烴、PBO之任一種、或者這些之複合材料所構成，只要作成線膨脹係數(CTE)位於30以上且40以下之範圍內即可。
貫穿孔13係最大徑位於50μm以上且100μm以下之範圍內，深度位於50μm以上且400μm以下之範圍內即可。
連接孔17係最大徑位於40μm以上且80μm以下之範圍內，深度位於50μm以上且400μm以下之範圍內即可。
在此，亦可將絕緣性樹脂層7與配線層8交互地積層於基材1上，並配置成使從配線層8所選擇之各配線層8經由形成於被積層於各配線層8之絕緣層的導通通路9，與鄰接之別的配線層8電性連接。
藉由將後述之半導體晶片(半導體元件)11固定於(安 裝於)以上之中介層200，成為半導體裝置301。
其次，參照第24圖及第25圖，說明中介層200 之製造方法。
在第2實施形態之中介層200的製造，係例如如第24圖所示，按照貫穿孔形成、埋入樹脂層形成、連接孔形成、貫穿電極形成、絕緣性樹脂層形成、以及導通通路/配線層形成之順序進行。
以下，說明各形成步驟。
(貫穿孔形成步驟)
首先，將貫穿孔13形成於如第25圖(a)所示之基材1。
基材1之厚度係例如位於50μm以上且500μm以下之範圍內。貫穿孔13之直徑係例如位於50μm以上且100μm以下之範圍內，貫穿孔13之深度係例如位於50μm以上且400μm以下之範圍內。在貫穿孔13之形成，例如使用準分子雷射、UV-YAG雷射、CO2雷射等。
(埋入樹脂層形成步驟)
接著，如第25圖(b)所示，將絕緣性樹脂填充於貫穿孔13，而形成埋入樹脂層16。埋入樹脂之填充係例如以網版印刷等***。
(連接孔形成步驟)
然後，如第25圖(c)所示，將雷射照射於埋入樹脂層16的中心部，而形成貫穿埋入樹脂層16之中央部的連接孔17。在用以形成連接孔17之雷射，例如可使用UV-YAG雷射、CO2雷射等。
藉此，形成如第25圖(c)所示之連接孔17。連接孔17 之直徑係例如最大徑位於40μm以上且80μm以下之範圍內，連接孔17的深度係例如位於50μm以上且400μm以下之範圍內。在此情況，連接孔17的深度係與基材1之厚度相同。連接孔17係以與貫穿孔13之側面不接觸的方式形成。藉此，如第25圖(c)所示，連接孔17形成於埋入樹脂層16。又，因應於需要，藉除膠渣對埋入樹脂層16之內壁與表面進行蝕刻，提高電極層之密接性。藉由將形成電極之連接孔17形成於加工容易的埋入樹脂內部，可選擇最適合電極形成的孔形狀。
然後，如第25圖(d)所示，在使埋入樹脂層16的表面粗化後，並在藉無電解鍍敷將種子層14形成於連接孔17的表面及基材1的表面後，對形成於基材1之表面的種子層14，藉阻劑15形成圖案。種子層14係使與由導電性材料所構成之層的密接變佳。在此時，如第25圖(e)所示，阻劑15之開口部係以基材1之表面不露出的方式藉光微影形成阻劑15。
(貫穿電極形成步驟)
然後，如第25圖(f)所示，將導電性材料填充於連接孔17內與阻劑15的開口部，而形成貫穿電極3。貫穿電極3係由位於兩端面之連接盤6、與連接電極22所構成。
形成貫穿電極3之導電性材料係由銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛中之至少一種所構成，或由這些之化合物的至少一種所構成，或由這些之金屬粉與樹脂材料之混合物的至少一種所構成。
接著，如第25圖(g)所示，除去基材1之表面的阻劑 15後，藉蝕刻除去種子層14，而形成連接盤6從基材1之表面所突出的貫穿電極3。藉由以與基材1不接觸的方式形成貫穿電極3，加熱時之熱應力藉埋入樹脂層16而被緩和。又，因為將電極形成於樹脂上，所以例如能以無電解鍍敷等濕處理形成連接孔17內的種子層14。藉此，可將種子層14均勻地形成於連接孔17內，而可防止電極內之孔隙(void)。
(絕緣性樹脂層形成(積層)步驟)
然後，如第25圖(h)所示，將絕緣性樹脂層7形成於25圖(g)之基材1的兩個表面。因為這些絕緣性樹脂層7係最接近基材1，所以稱為第1絕緣性樹脂層7。
絕緣性樹脂層7之形成係例如藉由以疊層將樹脂薄膜黏貼於基材1的表面所形成，作為用以形成絕緣性樹脂層7之樹脂薄膜的一例，可列舉Ajinomoto Fine-Techno股份有限公司製ABF-GX-T31。
絕緣性樹脂層7係由環氧樹脂/酚醛系樹脂、聚醯亞胺樹脂、環烯烴、PBO樹脂中任一種、或由這些的複合材料所構成，線膨脹係數位於30以上且40以下之範圍內較佳。
(導通通路/配線層形成步驟)
接著，如第25圖(h)所示，藉雷射除去連接盤6正上之第1絕緣性樹脂層7的一部分。藉此，形成如第25圖(i)所示之連接通路(通路孔)24。
連接通路24係底面之直徑比連接盤6之直徑小，而且以底面之整體位於連接盤6上的方式所形成。在此，連接 盤6具有比貫穿孔13之直徑更小的直徑。
然後，如第25圖(j)所示，使絕緣性樹脂層7粗化後，以導電性材料填充連接通路24，而形成第1導通通路9，而且形成由導電性材料所構成之配線層8。在係剖面圖之第25圖(j)，連接通路24與配線層8係表示成分開，但是進行電性連接。第25圖(k)表示第25圖(j)之剖面圖。
配線層8及導通通路9之形成方法係例如與第25圖(e)一樣，在藉無電解鍍敷形成種子層14後，藉阻劑15形成圖案，再藉電解鍍敷形成圖案，並除去阻劑15後，藉蝕刻除去種子層14。
形成配線層8與導通通路9之導電性材料係由銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛中至少一種所構成，或由這些化合物之至少一種所構成，或者由這些之金屬粉與樹脂材料的混合物之至少一種所構成。
根據以上之步驟，製造第23圖之中介層(玻璃中介層)200。
導通通路9與連接盤6係直接連接。中介層200之表背的配線層8係藉導通通路9與貫穿電極3電性連接，而且，因為全部之導電部係與基材1未接觸，所以熱處理時之熱應力被樹脂所緩和。結果，可得到導電部分不會剝離之可靠性高的中介層。
埋入樹脂層16及絕緣性樹脂層7之熱膨脹係數係比基材1之熱膨脹係數大較佳。
在此，亦可將絕緣性樹脂層7與配線層8各設 置複數層，並將絕緣性樹脂層7與配線層8交互地積層。 在基材1之表背，亦可所積層之絕緣性樹脂層7與配線層8的層數係相異。在此情況，從配線層8所選擇之各配線層8係經由形成於被積層於各配線層8之絕緣層的導通通路9，與鄰接之別的配線層8電性連接。
而且，經由焊料40，安裝中介層200與半導體元件11之連接墊41，而作成如第31圖所示之半導體裝置301。在半導體元件11之連接墊41，有對應之導通通路9，除去被積層於該導通通路9之絕緣性樹脂層7的一部分，而形成焊料。可使用與形成連接通路24之方法相同的方法。
(第3實施形態)
以下，一面參照圖面，一面說明本發明之第3實施形態。
在以下的說明，與第2實施形態一樣，舉基材1使用玻璃的情況為例進行說明。此外，本實施形態之基材1係未限定為玻璃製，例如，亦可是矽製等。
第26圖係表示本發明之第3實施形態的中介層201之構造之概略的剖面圖。
第3實施形態之中介層201的基本構造係與第2實施形態之中介層200一樣。
在此，在第2實施形態，說明在步驟之起始材料使用基材1，在形成貫穿電極3後，形成絕緣性樹脂層7，表背之配線的連接係經由貫穿電極3與導通通路9的例子。相對地，本實施形態係作為起始材料，形成將絕緣性樹脂層7形成於基材1的表面之具有絕緣性樹脂層的基材30之 情況的例子。在此，絕緣性樹脂層7之CTE係位於30以上且40以下之範圍內較理想。
在本實施形態之中介層201的製造係，例如如第27圖所示，按照貫穿孔形成、埋入樹脂層形成、連接孔形成、貫穿電極/配線層形成之順序進行。
以下，說明各形成步驟。
(貫穿孔形成步驟)
首先，將如第28圖(a)所示之具有絕緣性樹脂層的基材30作為起始材料，如第28圖(b)所示形成貫穿孔13。在貫穿孔13之形成，例如可選擇準分子雷射、UV-YAG雷射、CO2雷射等。
(埋入樹脂層形成步驟)
接著，如第28圖(c)所示，例如以網版印刷將埋入樹脂層16填充於貫穿孔13。埋入樹脂層16之CTE係約30~40較理想，與絕緣性樹脂層7之差小更佳。
(連接孔形成步驟)
然後，如第28圖(d)所示，將雷射照射於埋入樹脂層16的中心部，除去埋入樹脂層16之一部分。由於與第2實施形態一樣之理由，可形成最適合電極形成之連接孔17。
(貫穿電極/配線層形成步驟)
然後，如第28圖(e)所示，在使絕緣性樹脂層7、埋入樹脂層16粗化後，藉無電解鍍敷形成種子層14，如第28圖(f)所示，藉阻劑15形成圖案。在本實施形態，因為使用具有絕緣性樹脂層之基材30作為基材1，所以不論形 成任何圖案，基材1與鍍敷係都不會接觸，而可提高配線設計之自由度。
然後，如第28圖(f)所示，以導電性材料填充連接孔17內與阻劑15的開口部，而形成貫穿電極3。同時形成與貫穿電極3的兩端面之連接盤6直接連接的導通通路9。
接著，如第28圖(g)所示，除去阻劑15後，藉蝕刻除去種子層14，如第28圖(h)所示，形成貫穿電極3、配線層8。在為剖面圖之第28圖(h)中，貫穿電極3與配線層8雖分開表示，但電性連接。第25圖(k)表示第28圖(h)之剖面圖。
根據以上之步驟，製造第26圖所示之中介層(玻璃中介層)201。
與第2實施形態一樣，可得到耐熱性高、可靠 性高的中介層。
又，因為在本實施形態將起始材料設成具有絕緣性樹脂層之基材30，所以可同時形成貫穿電極3與配線層8，不必形成導通通路9，就可連接中介層201之表背的配線層8，而可縮短步驟。
此外，在上述之各實施形態所得之中介層200、201，可適當地選擇適合所形成之配線之尺寸的工法。例如，在微細之配線層8的形成，使用堆積(build-up)工法，而在配線之尺寸不是微細之配線層8使用將以往之預浸體和銅箔積層的工法，亦可製造中介層200、201。
而且，例如將半導體元件11安裝於中介層201，作成如第32圖所示之半導體裝置302。
在此，在上述之實施形態，說明了在將絕緣 性樹脂層7形成於基材1後，開設貫穿孔13的步驟，但是亦可作成在將基材1浸漬於溶解之絕緣性樹脂層7的液體後使其乾燥，藉此，將絕緣性樹脂之層(埋入樹脂層16及絕緣性樹脂層7)形成於基材1的表面及貫穿孔13。
又，在上述之實施形態，配線層8係僅一層，但是藉由將配線層8與絕緣性樹脂層7交互地積層，並以導通通路9連接，藉此，亦可製造如第28圖、第29圖所示之形成複數層配線層8的中介層。
(第2實施例)
以下，說明本發明之實施例2-1。本實施例係對應於上述之第2實施形態的製造方法(第23圖)。
(實施例2-1)
首先，在玻璃基材1(參照第25圖(a))，藉網版印刷將山榮化學股份有限公司製之填孔樹脂(CTE40)***後，藉抛光使埋入樹脂層16平滑化(參照第25圖(b))，該玻璃基材1為形成有開口徑70μm的貫穿孔13之低膨脹玻璃基材(厚度300μm、CTE：3.5)所形成。
接著，藉由將UV-YAG雷射照射於所形成之埋入樹脂層16，形成開口部之直徑為50μm的連接孔17。然後，進行除膠渣，進行樹脂粗化。接著，藉無電解鍍敷形成種子層14(參照第25圖(d))。
然後，將日立化成股份有限公司製乾薄膜阻 劑RY-3525(厚度25μm)疊層於所得之基材1的兩面。接著，藉光微影，形成開口徑比連接孔17更小，而且開口 底面與玻璃不接觸的開口部。然後，藉電解銅鍍敷形成由連接孔17內之連接電極22與其上下之連接盤6所構成的貫穿電極3(參照第25圖(f))。
接著，除去阻劑15後(參照第25圖(g))，將Ajinomoto Fine-Techno股份有限公司製GX-T31(厚度15μm)熱壓接於玻璃基材1的表面(參照第25圖(h))。然後，藉UV-YAG雷射，將通路孔24形成於連接盤6的正上方(參照第25圖(i))。
接著，藉除膠渣使絕緣性樹脂層7、埋入樹脂 層16粗化後，藉無電解鍍敷形成種子層14。然後，藉光微影形成阻劑之圖案，再進行電解鍍敷、阻劑剝離、閃蝕(flash etching)之步驟，得到使用具有貫穿電極3之玻璃基材1的中介層200(參照第25圖(j))。
接著，說明本發明之實施例2-2。本實施例 係對應於上述之第3實施形態的製造方法(第26圖)。
(實施例2-2)
首先，將Ajinomoto Fine-Techno股份有限公司製GX-T31(厚度15μm)熱壓接於低膨脹玻璃基材(厚度300μm、CTE：3.5)的兩面(參照第28圖(a))。
接著，藉由對玻璃基材1照射UV-YAG雷射，形成開口部之直徑70μm的貫穿孔13(參照第28圖(b))。然後，藉網版印刷***山榮化學股份有限公司製之填孔樹脂(CTE40)後，藉抛光使埋入樹脂層16平滑化(參照第28圖(c))。
接著，藉由將UV-YAG雷射照射於所形成之埋入樹 脂層16，形成開口部之直徑為50μm的連接孔17。然後，進行除膠渣，進行樹脂粗化。接著，藉無電解鍍敷形成種子層14(參照第28圖(d)、第28圖(e))。
然後，將日立化成股份有限公司製乾薄膜阻 劑RY-3525(厚度25μm)疊層於所得之玻璃基材1的兩面。接著，藉光微影，形成開口徑比連接孔17更小的開口部後，藉電解銅鍍敷形成由連接電極22與其上下之連接盤6所構成的貫穿電極3，並且形成配線層8(參照第28圖(f)、第28圖(g))。
接著，進行阻劑剝離、閃蝕之步驟，得到使用具有貫穿電極3之玻璃基材1的中介層201(參照第28圖(h))。
如以上所示，若是第2及第3實施形態之中介 層200、201、半導體裝置301、302以及該等之製造方法，可解決本發明之課題，並且亦可解決後述之課題。以下，說明該課題之細節。
以晶圓加工(wafer process)所製造之各種記 憶體、CMOS、CPU等的半導體元件具有電性連接用的端子。該連接用端子之間距、與應和半導體元件電性連接之印刷配線基板側之連接部的間距，其尺度(scale)相差數倍至數十倍。因此，在欲將半導體元件與印刷配線基板電性連接的情況，使用稱為中介層之間距變換所需的仲介用基板(半導體元件安裝用基板)。一般，將半導體元件安裝於中介層之一個面，在另一個面或基板之周邊，與印刷配線基板連接。
用以將半導體元件安裝於印刷配線基板的中 介層，在以往係使用利用有機材料的基板。可是，由於近年來由智慧型手機所代表之急速之電子機器的發展，將半導體元件在縱向積層，或將類型相異之半導體元件排列地安裝於同一基板上的3維或2.5維安裝技術成為不可欠缺。透過上述之技術開發，電子機器之進一步的高速化、大容量化、低耗電力化被認為是可實現的。另一方面，隨著半導體元件之高密度化，對中介層亦要求製入更微細的配線。可是，在以往之有機基板中，樹脂之吸濕或溫度所造成之伸縮大，具有難形成配合尺度之微細配線的課題。
因此，近年來在基板使用矽或玻璃之中介層 的開發上備受矚目。因為由這些材料所構成之基板係難受到吸濕或伸縮的影響，因此有利於在微細配線的形成。又，可形成在內部開設微細之貫穿孔並填充導電性材料，該導電性材料被稱為TSV(Through-Silicon Via)或TGV(Through-Glass Via)的貫穿電極。此貫穿電極係以最短距離連接基板之表背面的配線，而實現信號傳送速度之高速化等優異的電性特性。進而，因為是將配線形成於內部的構造，所以可說在元件之小型化或高密度化亦是有效的安裝方法。又，藉由採用貫穿電極，因為可實現多接腳並列連接，所以不必使LSI本身高速化，而可實現低耗電力化。可列舉如此多個優點。
若比較兩者，矽中介層(Si-IP)係微細加工 性比玻璃中介層(G-IP)更優異，配線/TSV形成處理亦已確立。另一方面，因為只能在圓形之矽晶圓處理，所 以晶圓周邊部無法使用，或因為在大型尺寸無法整批生產，所以具有成本變貴的缺點。G-IP係因為在大型面板可整批處理，又，亦可考慮輥對輥方式之生產方法，所以可大幅度地降低成本。進而，與藉放電或雷射加工等形成貫穿孔之TGV相異，TSV係因為藉氣體蝕刻挖孔，所以加工時間變長，或包含晶圓薄化步驟等亦成為成本高的要因。
進而，在電性特性上，因為G-IP係基板本身與Si-IP相異，是絕緣體，所以在高速電路亦不必擔心寄生元件之發生，而在電性特性更佳。話說由於一旦使用玻璃，則不需要形成絕緣膜的步驟本身，所以絕緣可靠性高，生產節拍(tact)亦短。
如以上所示，若使用玻璃基板，可低耗費地 製造中介層，但是作為課題，可列舉形成微細配線或TGV之處理尚未確立、及為配線材料之主流的銅與玻璃之密接性差等。
一般，在對玻璃基材之配線層的形成，為了提高配線層之密接，將無機密接層形成於玻璃的表面，並從其上形成配線層、貫穿電極。在這些方法中，雖確保在室溫之玻璃與配線層的密接性，但是玻璃與導電層之熱膨脹係數的差大，在溫度循環產生熱應力，而玻璃基材與導電層剝離，電性連接會受損。
又，這些無機密接層常具有導電性，在形成配線層時，除了銅之蝕刻以外，需要進行密接層之蝕刻，亦具有耗費增加的課題。
對具有這種課題之習知技術的中介層、半導體裝置、中介層以及該等之製造方法，若是本發明之一形態的中介層200、201的話，對基材1之貫穿孔13內，填充與導電層5之密接性佳、熱膨脹係數比基材1大、且比導電層5更小的埋入樹脂層16，並透過貫穿電極3與導通通路9將表背之配線層8電性連接，該貫穿電極3係藉在埋入樹脂層16之中心側所開設之連接孔17內的導電層5與形成在埋入樹脂層16之上下的不接觸基材1之直徑的連接盤6所構成，該導通通路9係由形成於絕緣性樹脂層7上的配線層8與絕緣性樹脂層7所形成。藉此，例如由玻璃所構成之基材1與導電層5不會接觸，而可緩和加熱所造成之熱應力。
因此，若依據本發明之一形態的中介層200、201，可提供導電層5難剝離、且電性連接可靠性高的中介層。又，若是本發明之一形態，可提供中介層200、201之製造方法、具備中介層200、201之半導體裝置301、302以及半導體裝置301、302之製造方法。
以上，雖參照特定之實施形態來說明了本發明，但是不是意圖藉這些說明來限定本發明。即，亦可將各實施形態所記載的構成組合，製造本發明之中介層或半導體裝置。例如，亦可將第1實施形態與第2實施形態組合，製造本發明之中介層或半導體裝置。
又，本專業者藉由參照本發明之說明，明白與所揭示之實施形態的同時亦可明白本發明之別的實施形態。因此，應理解申請專利之範圍係亦網羅本發明之範圍及 主旨所含的這些之變形例或實施形態。
[產業上之可利用性]
本發明係有關於中介層及半導體裝置，尤其係可利用於介於封裝基板與IC晶片之間的中介層、或具備用以連接IC晶片之中介層的半導體裝置。

Claims (21)

  1. 一種中介層，其特徵為：包括：具有貫穿孔之基材；絕緣性樹脂層，係在該基材的表面形成一層以上，而且具有導通通路；一層以上之配線層，係經由該絕緣性樹脂層而被配置於該基材上；無機密接層，係僅形成於該貫穿孔的側面；以及貫穿電極，係被填充於以該無機密接層形成於該貫穿孔內的連接孔，並可使該基材之兩面側導通；該貫穿電極係經由該導通通路，與該配線層電性連接；該無機密接層之熱膨脹係數係比該基材之熱膨脹係數更大，而且比該貫穿電極之熱膨脹係數更小；更進一步具備形成於該貫穿電極與該導通通路之間之導電性的連接盤；該貫穿電極係經由該連接盤，與該導通通路電性連接；該無機密接層係配置於該連接盤與該基材之間；該連接盤之直徑係與該貫穿孔之直徑相同。
  2. 如請求項1之中介層，其中該無機密接層係由氧化錫、氧化銦、氧化鋅、鎳、鎳磷、鉻、氧化鉻、氮化鋁、氧化鋁、鉭、鈦、銅中單體之材料之單層的膜，或使2種以上的材料複合之2層以上之積層的膜。
  3. 如請求項1之中介層，其中形成該絕緣性樹脂層之材料係環氧樹脂/酚醛系樹脂、聚醯亞胺樹脂、環烯烴、PBO樹脂中任一種、或該等的複合材料。
  4. 一種中介層，其特徵為：包括：具有貫穿孔之基材；一層以上之絕緣性樹脂層，係形成於該基材的表面；一層以上之配線層，係經由該絕緣性樹脂層而被配置於該基材上；埋入樹脂層，係由形成於該貫穿孔之側面的絕緣性樹脂所構成；貫穿電極，係被填充於以該埋入樹脂層形成於該貫穿孔內的連接孔，並可使該基材之兩面側導通；以及導通通路，係與形成於該貫穿電極之端面的連接盤直接連接；該連接盤之直徑係具有比該貫穿孔之直徑更小的直徑；該埋入樹脂層及該絕緣性樹脂層之熱膨脹係數係比該基材之熱膨脹係數大；該配線層係與該導通通路電性連接。
  5. 如請求項4之中介層，其中形成該絕緣性樹脂層及該埋入樹脂層之材料係環氧樹脂/酚醛系樹脂、聚醯亞胺樹脂、環烯烴、PBO樹 脂中任一種、或其等的複合材料，該絕緣性樹脂層及該埋入樹脂層之線膨脹係數係位於30以上且40以下之範圍內。
  6. 如請求項1或4之中介層，其中形成該配線層與該導通通路之導電性材料係銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛中至少一種，或其等的化合物之至少一種，或者其等的金屬粉與樹脂材料的混合物之至少一種。
  7. 如請求項1或4之中介層，其中該貫穿孔係最大徑位於50μm以上且100μm以下之範圍內，深度位於50μm以上且400μm以下之範圍內。
  8. 如請求項1或4之中介層，其中該連接孔係最大徑位於40μm以上且80μm以下之範圍內，深度位於50μm以上且400μm以下之範圍內。
  9. 如請求項1或4之中介層，其中該絕緣性樹脂層與該配線層係交互地被積層；從該配線層所選擇之各配線層係經由在被積層於該各配線層之絕緣層所形成的該導通通路，與鄰接之其他的配線層電性連接。
  10. 如請求項1或4之中介層，其中形成該貫穿電極之導電性材料係銅、銀、金、鎳、鉑、鈀、釕、錫、錫銀、錫銀銅、錫銅、錫鉍、錫鉛中至少一種，或其等的化合物之至少一種，或者其等的金屬粉與樹脂材料的混合物之至少一種。
  11. 如請求項1或4之中介層，其中該導通通路之該基材 側的直徑係比該貫穿孔的直徑更小。
  12. 如請求項1或4之中介層，其中該基材係玻璃基材。
  13. 一種半導體裝置，其特徵為包括：如請求項1至12中任一項之中介層、與被積層並固定於該中介層的半導體元件。
  14. 一種中介層之製造方法，其特徵為包含：貫穿孔形成步驟，係將貫穿孔形成於基材；無機密接層形成步驟，係將由無機材料所構成之無機密接層形成於該基材的兩表面與該貫穿孔的內徑面；導電層及貫穿電極形成步驟，係將由導電性材料所構成之導電層形成於該無機密接層之上，並且以填充於該貫穿孔內之導電性材料形成貫穿電極；不要層除去步驟，係使該貫穿電極殘留，並除去積層於該基材之該無機密接層及該導電層；絕緣性樹脂層形成步驟，係將絕緣性樹脂層形成於該基材及該貫穿電極上；通路孔形成步驟，係以該貫穿電極之一部分露出的方式將通路孔形成於該絕緣性樹脂層；以及配線層及導通通路形成步驟，係在該絕緣性樹脂層上，以導電性材料形成配線層，並且以導電性材料填充該通路孔，而形成導通通路。
  15. 一種中介層之製造方法，其特徵為包含：貫穿孔形成步驟，係將貫穿孔形成於基材；無機密接層形成步驟，係將由無機材料所構成之 無機密接層形成於該基材的兩表面與該貫穿孔的內徑面；導電層及貫穿電極形成步驟，係將由導電性材料所構成之導電層形成於該無機密接層之上，並且以填充於該貫穿孔內之導電性材料形成貫穿電極，進而，以導電性之樹脂材料填充在該貫穿孔內所填充之導電性材料之皮膜的內側；連接盤形成步驟，係將該導電層與該無機密接層除去至該基材的最表面為止，進而，將由該導電性材料及該樹脂材料所構成之連接盤形成於該貫穿電極的端面；絕緣性樹脂層形成步驟，係將絕緣性樹脂層形成於該基材及該連接盤上；通路孔形成步驟，係以該連接盤之一部分露出的方式將通路孔形成於該絕緣性樹脂層；以及配線層及導通通路形成步驟，係在該絕緣性樹脂層上及該通路孔，以導電性材料形成配線層，並且以導電性材料填充該通路孔，而形成導通通路。
  16. 一種中介層之製造方法，其特徵為包含：貫穿孔形成步驟，係將貫穿孔形成於基材；無機密接層形成步驟，係將由無機材料所構成之無機密接層形成於該基材的兩表面與該貫穿孔的內徑面；導電層及貫穿電極形成步驟，係將由導電性材料所構成之導電層形成於該無機密接層之上，而且以填 充於該貫穿孔內之導電性材料形成貫穿電極，進而，以樹脂材料填充該貫穿孔內；連接盤形成步驟，係在該貫穿電極之端面依序進行無電解鍍敷與電解銅鍍敷，而形成該導電層後，將該導電層與該無機密接層圖案化，並將連接盤形成於該貫穿電極；絕緣性樹脂層形成步驟，係將絕緣性樹脂層形成於該基材及該連接盤上；通路孔形成步驟，係以該連接盤之一部分露出的方式將通路孔形成於該絕緣性樹脂層；以及配線層及導通通路形成步驟，係在該絕緣性樹脂層上及該通路孔，以導電性材料形成配線層，並且以導電性材料填充該通路孔，而形成導通通路。
  17. 一種中介層之製造方法，該中介層係包括：具有貫穿孔之基材；一層以上之絕緣性樹脂層，係形成於該基材的表面；一層以上之配線層，係經由該絕緣性樹脂層而被配置於該基材上；埋入樹脂層，係由形成於該貫穿孔之側面的絕緣性樹脂所構成；貫穿電極，係被填充於以該埋入樹脂層形成於該貫穿孔內的連接孔，並可使該基材之兩面側導通；通路孔，係形成於位於與形成於該貫穿電極之端面的連接盤對向之位置的該絕緣性樹脂層；以及 導通通路，係將導電性材料填充於該通路孔所形成，並與該連接盤直接連接；該中介層之製造方法的特徵為包含：貫穿孔形成步驟，係將該貫穿孔形成於該基材；埋入樹脂層形成步驟，係將絕緣性樹脂填充於該貫穿孔，而形成該埋入樹脂層；連接孔形成步驟，係將該連接孔形成於已填充該貫穿孔之該埋入樹脂層；貫穿電極形成步驟，係將導電性材料填充於該連接孔，而形成該貫穿電極；絕緣性樹脂層形成步驟，係以覆蓋該貫穿電極之端面的方式將該絕緣性樹脂層形成於該基材的表面；通路孔形成步驟，係以該貫穿電極之一部分露出的方式將該通路孔形成於該絕緣性樹脂層；以及配線層及導通通路形成步驟，係在該絕緣性樹脂層上，形成該配線層，並且以導電性材料填充該通路孔，而形成該導通通路。
  18. 一種中介層之製造方法，該中介層係包括：具有貫穿孔之基材；一層以上之絕緣性樹脂層，係形成於該基材的表面；一層以上之配線層，係經由該絕緣性樹脂層而被配置於該基材上；該絕緣性樹脂層，係形成於該貫穿孔之側面；貫穿電極，係被填充於以該絕緣性樹脂層形成於 該貫穿孔內的連接孔，並可使該基材之兩面側導通；以及導通通路，係與形成於該貫穿電極之端面的連接盤直接連接；該中介層之製造方法的特徵為包含：貫穿孔形成步驟，係將該貫穿孔形成於該基材；絕緣性樹脂層形成步驟，係使該基材浸漬於已溶解之絕緣性樹脂，並使其乾燥，藉此，將該絕緣性樹脂層形成於該基材的表面與該貫穿孔內；連接孔形成步驟，係將該連接孔形成於該貫穿孔內之該絕緣性樹脂層；以及配線層及貫穿電極形成步驟，係以導電性材料填充該連接孔，而形成該貫穿電極，並且在形成於該基材之兩表面的該絕緣性樹脂層之上，形成由導電性材料所構成之該配線層。
  19. 一種中介層之製造方法，該中介層係包括：具有貫穿孔之基材；一層以上之絕緣性樹脂層，係形成於該基材的表面；一層以上之配線層，係經由該絕緣性樹脂層而被配置於該基材上；埋入樹脂層，係由形成於該貫穿孔之側面的絕緣性樹脂所構成；以及貫穿電極，係被填充於以該埋入樹脂層形成於該貫穿孔內的連接孔，並可使該基材之兩面側導通； 該中介層之製造方法的特徵為包含：絕緣性樹脂層形成步驟，係將該絕緣性樹脂層形成於該基材的兩表面；貫穿孔形成步驟，係在該基材形成連同該絕緣性樹脂層一起貫穿之該貫穿孔；連接孔形成步驟，係將該連接孔形成於被填充於該貫穿孔之絕緣性樹脂；以及配線層及貫穿電極形成步驟，係以導電性材料填充該連接孔，而形成該貫穿電極，並且在形成於該基材之該絕緣性樹脂的部分，形成由導電性材料所構成之該配線層。
  20. 如請求項14至19中任一項之中介層的製造方法，其中該基材係玻璃基材。
  21. 一種半導體裝置之製造方法，其特徵為包含：導通墊形成步驟，係將導通墊形成於以如請求項14至20中任一項之中介層的製造方法所製造之中介層；及半導體元件固定步驟，係將半導體元件固定於該導通墊上。
TW104110381A 2014-03-31 2015-03-31 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法 TWI670803B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-073444 2014-03-31
JP2014-073445 2014-03-31
JP2014073444A JP2015198093A (ja) 2014-03-31 2014-03-31 インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP2014073445A JP2015198094A (ja) 2014-03-31 2014-03-31 インターポーザ、半導体装置、およびそれらの製造方法

Publications (2)

Publication Number Publication Date
TW201601262A TW201601262A (zh) 2016-01-01
TWI670803B true TWI670803B (zh) 2019-09-01

Family

ID=54239857

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104110381A TWI670803B (zh) 2014-03-31 2015-03-31 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US10056322B2 (zh)
EP (1) EP3128547B1 (zh)
TW (1) TWI670803B (zh)
WO (1) WO2015151512A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102334181B1 (ko) * 2016-03-25 2021-12-03 쇼와덴코머티리얼즈가부시끼가이샤 유기 인터포저 및 유기 인터포저의 제조 방법
US10130302B2 (en) * 2016-06-29 2018-11-20 International Business Machines Corporation Via and trench filling using injection molded soldering
TWI807259B (zh) * 2016-08-04 2023-07-01 日商大日本印刷股份有限公司 貫通電極基板及安裝基板
US9974174B1 (en) * 2016-10-26 2018-05-15 Nxp Usa, Inc. Package to board interconnect structure with built-in reference plane structure
TWI644408B (zh) * 2016-12-05 2018-12-11 美商美光科技公司 中介層及半導體封裝體
JP6810617B2 (ja) * 2017-01-16 2021-01-06 富士通インターコネクトテクノロジーズ株式会社 回路基板、回路基板の製造方法及び電子装置
EP3355666B1 (en) * 2017-01-26 2023-07-26 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Semifinished product and method of manufacturing a component carrier
KR20190132342A (ko) * 2017-04-13 2019-11-27 가부시키가이샤 알박 액정 표시 장치, 유기 el 표시 장치, 반도체 소자, 배선막, 배선 기판, 타깃
TWI705536B (zh) * 2018-11-16 2020-09-21 欣興電子股份有限公司 載板結構及其製作方法
US10903157B2 (en) * 2019-03-08 2021-01-26 Skc Co., Ltd. Semiconductor device having a glass substrate core layer
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
CN110190002B (zh) 2019-07-04 2021-01-12 环维电子(上海)有限公司 一种半导体组件及其制造方法
US20220200652A1 (en) * 2020-12-18 2022-06-23 Innolux Corporation Manufacturing method of electronic device
CN113011264B (zh) * 2021-02-22 2024-02-02 业泓科技(成都)有限公司 辨识传感结构、指纹识别组件及终端
TWI798958B (zh) * 2021-11-24 2023-04-11 創意電子股份有限公司 Ic晶片測試用的無探針式測試裝置與ic晶片測試方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050012217A1 (en) * 2002-12-11 2005-01-20 Toshiaki Mori Multilayer wiring board and manufacture method thereof
US20110204517A1 (en) * 2010-02-23 2011-08-25 Qualcomm Incorporated Semiconductor Device with Vias Having More Than One Material
JP2012114400A (ja) * 2010-11-05 2012-06-14 Shinko Electric Ind Co Ltd 配線基板の製造方法
US20120313226A1 (en) * 2011-06-08 2012-12-13 Shinko Electric Industries Co., Ltd. Wiring substrate, semiconductor device and manufacturing method thereof
US20130119555A1 (en) * 2010-03-03 2013-05-16 Georgia Tech Research Corporation Through-Package-Via (TPV) Structures On Inorganic Interposer And Methods For Fabricating Same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3248516B2 (ja) 1999-05-21 2002-01-21 日本電気株式会社 Ｌｓｉパッケージの実装構造
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2002261204A (ja) 2001-03-02 2002-09-13 Hitachi Aic Inc インターポーザ基板及びその電子部品実装体
JP3994312B2 (ja) 2001-06-15 2007-10-17 日立エーアイシー株式会社 プリント配線板およびその製造方法およびインターポーザ基板
JP4022180B2 (ja) * 2002-07-11 2007-12-12 大日本印刷株式会社 多層配線基板の製造方法
JP4387269B2 (ja) * 2004-08-23 2009-12-16 株式会社テクニスコ ビアが形成されたガラス基板及びビアの形成方法
JP4564342B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
JP4716819B2 (ja) * 2005-08-22 2011-07-06 新光電気工業株式会社 インターポーザの製造方法
US20100326716A1 (en) * 2009-06-26 2010-12-30 Zhichao Zhang Core via for chip package and interconnect
JPWO2013150940A1 (ja) * 2012-04-05 2015-12-17 旭硝子株式会社 貫通電極付きガラス基板、および貫通電極付きガラス基板の製造方法
JP2014107304A (ja) * 2012-11-22 2014-06-09 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050012217A1 (en) * 2002-12-11 2005-01-20 Toshiaki Mori Multilayer wiring board and manufacture method thereof
US20110204517A1 (en) * 2010-02-23 2011-08-25 Qualcomm Incorporated Semiconductor Device with Vias Having More Than One Material
US20130119555A1 (en) * 2010-03-03 2013-05-16 Georgia Tech Research Corporation Through-Package-Via (TPV) Structures On Inorganic Interposer And Methods For Fabricating Same
JP2013521663A (ja) * 2010-03-03 2013-06-10 ジョージア テック リサーチ コーポレイション 無機インターポーザ上のパッケージ貫通ビア（ｔｐｖ）構造およびその製造方法
JP2012114400A (ja) * 2010-11-05 2012-06-14 Shinko Electric Ind Co Ltd 配線基板の製造方法
US20120313226A1 (en) * 2011-06-08 2012-12-13 Shinko Electric Industries Co., Ltd. Wiring substrate, semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US10056322B2 (en) 2018-08-21
EP3128547A1 (en) 2017-02-08
TW201601262A (zh) 2016-01-01
EP3128547B1 (en) 2019-07-17
EP3128547A4 (en) 2018-06-20
US20170018492A1 (en) 2017-01-19
WO2015151512A1 (ja) 2015-10-08

Similar Documents

Publication Publication Date Title
TWI670803B (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
JP6539992B2 (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
US10790209B2 (en) Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
JP6358431B2 (ja) 電子部品装置及びその製造方法
US9307643B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
JP2010171413A (ja) 部品内蔵配線基板の製造方法
JP6840935B2 (ja) 配線回路基板の製造方法
JP2015198094A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP6092555B2 (ja) 配線基板の製造方法
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2008270778A (ja) 部品内蔵配線基板の製造方法
JP6828733B2 (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP6354130B2 (ja) 両面配線基板の製造方法、両面配線基板、半導体装置
JP2020053512A (ja) 配線回路基板、半導体装置および配線回路基板の製造方法
JP2016134392A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2018207036A (ja) 部品形成基板、部品、および部品形成基板の製造方法
JP2013009006A (ja) 配線基板とその製造方法