JP6012743B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents

Description

本発明は炭化珪素半導体装置およびその製造方法に関し、特に、炭化珪素を用いたパワー半導体デバイスおよび当該デバイスの製造方法に関するものである。

従来の半導体装置、特にショットキーバリアダイオードでは、ショットキー電極下部の半導体層にイオン注入することで、ｎ型（第１導電型）の半導体基板表面に高濃度のｎ型不純物層を形成し、これによって装置の順電圧の低減を図っていた（例えば特許文献１）。

また、ショットキー電極越しに上記のイオン注入を行うことにより、半導体基板表面に高濃度の不純物層を形成し、装置の順電圧の制御を図る提案もなされていた（例えば特許文献２）。

特開昭５８−１２３７２号公報（１頁４段落目、図４） 特開昭６０−１９２３６３号公報（２頁：概要、図２）

上記のような半導体装置においては、イオン注入によってショットキー電極下部にだけ局在したｎ型不純物層を形成するために、ショットキー電極が形成されている領域以外の半導体基板上には、あらかじめ誘電体膜等を形成しておく必要があった。

これは、不要な箇所に不純物層が形成されてしまうと、シリコンデバイスを熱処理した場合に生じる不純物の再配列により、イオン注入による基板損傷の回復ができなくなり、良好な特性が得られないからである。

このような誘電体膜等を形成および除去するための工程が必要となることで、作製コストの上昇を招くという課題があった。

また特許文献２のように、ショットキー電極下部にだけ局在したｎ型不純物層を形成するために、ショットキー電極越しにイオン注入を行う場合には、ショットキー電極を形成するための金属層の膜厚および膜質を厳正に定める必要が生じ、さらなる作製コストの上昇を招くという課題があった。

本発明は、上記のような問題を解決するためになされたものであり、簡便な手法でショットキー電極下部に不純物層を形成し、耐圧特性の低下を抑制しつつ順方向特性を向上させることができる、炭化珪素半導体装置およびその製造方法を提供することを目的とする。

本発明の一態様に関する炭化珪素半導体装置は、第１導電型の炭化珪素半導体基板上に形成された、不純物濃度が３×１０^１５〜３×１０^１６ｃｍ^−３の第１導電型の炭化珪素ドリフト層と、前記炭化珪素ドリフト層上全体に亘って形成された、第１の半導体層としての第１導電型不純物層と、前記第１導電型不純物層上に部分的に形成された、ショットキー電極と、前記ショットキー電極を平面視上囲んで、前記炭化珪素ドリフト層上層部に形成された、第２導電型の終端構造とを備え、前記第１導電型不純物層の不純物濃度は、前記炭化珪素ドリフト層の不純物濃度より高く、前記第１導電型不純物層の厚さが３０ｎｍ以下で前記終端構造より厚さが薄く、前記第１導電型不純物層の不純物量が、５×１０^１２ｃｍ^−２以上であることを特徴とする。

本発明の一態様に関する炭化珪素半導体装置の製造方法は、（ａ）第１導電型の炭化珪素半導体基板上に不純物濃度が３×１０^１５〜３×１０^１６ｃｍ^−３の第１導電型の炭化珪素ドリフト層を形成する工程と、（ｂ）前記炭化珪素ドリフト層上全体に亘って、前記炭化珪素ドリフト層より不純物濃度が高く、厚さが３０ｎｍ以下である第１の半導体層としての第１導電型不純物層を形成する工程と、（ｅ）前記工程（ｂ）の後に、前記炭化珪素ドリフト層の表層をエッチングして凹部を形成する工程と、（ｃ）前記第１導電型不純物層上に、ショットキー電極を部分的に形成する工程と、（ｄ）前記工程（ｅ）の後、かつ前記ショットキー電極形成前に、前記ショットキー電極が形成される領域の周囲に、前記炭化珪素ドリフト層より不純物濃度が高く、前記第１導電型不純物層より不純物濃度が低い第２導電型の終端構造を形成する工程とを備え、（ｆ）前記終端構造は、前記工程（ｅ）において前記凹部の底面に接して設けられることを特徴とする。

本発明の上記態様によれば、マスクを用いずに簡便な手法でショットキー電極下部に第１導電型不純物層を形成できる。よって、簡便に、炭化珪素半導体装置の耐圧特性の低下を抑制しつつ順方向特性を改善させることができる。

特に本発明の一態様に関する炭化珪素半導体装置の製造方法によれば、マスクを用いずに簡便な手法でショットキー電極下部に第１導電型不純物層を形成できる。よって、簡便に、炭化珪素半導体装置の耐圧特性の低下を抑制しつつ順方向特性を改善させることができる。

本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

本発明の実施形態に関するＳｉＣ−ＳＢＤの構造を示す断面図である。 本発明の実施形態に関するＳｉＣ−ＳＢＤの製造工程を示す断面図である。 本発明の実施形態に関するＳｉＣ−ＳＢＤの製造工程を示す断面図である。 本発明の実施形態に関するＳｉＣ−ＳＢＤの製造工程を示す断面図である。 ｎ＋型不純物層の濃度プロファイルを示す図である。 ｎ＋型不純物層の注入プロファイルの計算例を示す図である。 ｎ＋型不純物層の形成条件による特性変化を示した図である。 本発明の実施形態に関するＳｉＣ−ＳＢＤの構造を示す断面図である。 ｎ＋型不純物層の障壁高さの変化を図である。 本発明の実施形態に関するＪＢＳダイオードの構造を示す断面図である。 本発明の実施形態に関するＪＢＳダイオードの構造を示す断面図である。 本発明の実施形態に関するＳｉＣ−ＳＢＤの構造を示す断面図である。 ｎ＋型不純物層の注入プロファイルを示す図である。 本発明の実施形態に関するＪＢＳダイオードの構造を示す平面図である。 本発明の実施形態に関するＪＢＳダイオードの構造を示す平面図である。 本発明の実施形態に関するＪＢＳダイオードの構造を示す平面図である。 本発明の実施形態に関するＪＢＳダイオードの構造を示す断面図である。 本発明の実施形態に関するＪＢＳダイオードの構造を示す断面図である。

以下、添付の図面を参照しながら、本発明の実施形態について説明する。

＜第１実施形態＞
＜構成＞
図１は、本発明の第１実施形態に関する炭化珪素半導体装置の構成を示す断面図である。ただし本実施形態では、炭化珪素半導体装置としてＳｉＣ−ＳＢＤ（Ｓｈｏｔｋｅｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）を用いる。

図１に示されるようにＳｉＣ−ＳＢＤは、例えばポリタイプが４Ｈで、ｎ型不純物を比較的高濃度（ｎ＋）に含んだ炭化珪素基板３と、炭化珪素基板３上に形成された、例えば厚さ４〜３０μｍのｎ型不純物を比較的低濃度（ｎ−）に含んだドリフト層であるｎ型半導体層２と、ｎ型半導体層２表面全体に亘って形成された、ｎ型不純物を比較的高濃度（ｎ＋）に含んだ極薄のｎ＋型不純物層４（第１の半導体層）と、ｎ型半導体層２上層部に部分的に形成されたｐ型不純物を含んだ終端構造５と、ｎ＋型不純物層４上において、終端構造５に対応する領域に端部が位置するように、すなわち、平面視上終端構造５に囲まれて形成されたアノード電極１（ショットキー電極）とを備える。終端構造５は、ｎ＋型不純物層４に覆われて形成されている。終端構造５直上に厚さの薄いｎ層が存在するが、アノード電極１と十分に終端構造５を重ねることで終端構造として機能する。

また、アノード電極１が配設された側とは反対側の炭化珪素基板３裏面は、例えばニッケルシリサイド等の金属シリサイド膜で覆われたオーミック電極（図示せず）が形成される。当該金属シリサイド膜は、半田接合に適したメタライズ膜で覆われており、金属シリサイド膜とメタライズ膜とでカソード電極を構成している。

＜製造方法＞
次に、図２〜図４を参照しつつ、ＳｉＣ−ＳＢＤの製造方法を説明する。なお、図２〜図４は、本実施形態のＳｉＣ−ＳＢＤの製造工程を示す図である。

比抵抗１５〜２５ｍΩｃｍの炭化珪素基板３を準備し、炭化珪素基板３の主面上にｎ型半導体層２を、例えばＣＶＤ法を用いたエピタキシャル結晶成長により形成する。ここで、ｎ型半導体層２には、ｎ型不純物として、リン（Ｐ）または窒素（Ｎ）を、３×１０^１５〜３×１０^１６ｃｍ^−３の濃度で導入することが望ましい（図２参照）。

次に、ｎ型半導体層２表面全体に亘って、窒素イオン注入法によりｎ＋型不純物層４を形成する。例えば、窒素イオンを加速エネルギー１０ｋｅＶで＜１１−２０＞方向からチルト角６０°、少なくとも３０°以上もたせて斜め注入する（図３参照）。このようにして、極薄のｎ＋型不純物層４を形成することができる。

後の工程でアノード電極１を囲んで配置される環状の終端構造５をｎ型半導体層２上層部に形成するため、当該形成領域に対応する部分が開口部となった注入マスク（図示せず）をｎ＋型不純物層４上に形成する。

その後、形成した注入マスクの上方からアルミニウム（Ａｌ）等のｐ型不純物のイオン注入を行い、ｎ＋型不純物層４越しに終端構造５を形成する（図４参照）。終端構造５は、ｎ型半導体層２上層部において環状に形成される。終端構造５は、単一層の他にフローティングガードリング等を用いてもよく、例えば、最小間隔１μｍの不等間隔フローティングガードリングで、濃度は２×１０^１３ｃｍ^−２となるようにイオン注入条件を設定することができる。

次に、注入マスク（図示せず）を除去した後、注入された不純物の活性化アニールに先立って、厚さ１μｍ未満のグラファイト膜を、ｎ型半導体層２が形成された炭化珪素基板３全表面に、減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する（図示せず）。

グラファイト膜の形成後、炭化珪素基板３にはアルゴン雰囲気中で約１７００℃の活性化アニールが施され、ｎ＋型不純物層４、および、ｐ型半導体からなる終端構造５が完成する。ここではグラファイト膜による表面保護を実施したが、表面荒れを防止する技術なら他の手段でも有用である。

次に、グラファイト膜を除去した後、ｎ型半導体層２が形成された炭化珪素基板３全表面に酸素雰囲気での熱酸化を行い、犠牲酸化膜を形成する（図示せず）。この犠牲酸化膜は、活性化アニール等で生じた炭化珪素層の表面変質層を酸化膜に改質し、最終的に除去するための膜である。犠牲酸化膜を除去することで、安定したショットキー界面となる炭化珪素層表面を得ることができる。ここでは１７ｎｍのドライ酸化膜を形成する。

次に、オーミック電極形成のために、炭化珪素基板３裏面を機械加工で表面を除去した後、厚さ５０〜２００ｎｍのＮｉ膜を形成する。その後、アニールを実施し、炭化珪素層に接するＮｉ膜をシリサイド化してＮｉシリサイド膜を形成する。

次に、炭化珪素基板３の主面に残る犠牲酸化膜をフッ酸溶液により除去した後、スパッタリング法により、主面全面に、厚さ１００〜５００ｎｍのチタン、ニッケル、白金、モリブデン等のショットキー金属を形成し、当該膜が終端構造５内部の領域上に残るようにエッチングを行うことで、アノード電極１を形成する。

なお、図示は省略するが、アノード電極１、カソード電極を形成した後、ＡｌまたはＣｕ等で構成される配線層を形成し、当該配線層と、ｐ型の終端構造５表面の保護のために、例えばポリイミド樹脂層を形成する。

また、炭化珪素基板３裏面のＮｉシリサイド膜上にはＴｉ／Ｎｉ／Ａｕの積層膜で構成されるメタライズ膜を形成することで、金属シリサイド膜とメタライズ膜とでカソード電極を形成することができる。

ここで、作製されたｎ＋型不純物層４の濃度プロファイルを図５に示す。図５では、縦軸はｎ濃度（ｃｍ^−３）、横軸は深さ（ｎｍ）を示している。

図５に示されるように、最表面濃度は不純物の重畳により直接読み取れないが、犠牲酸化前のデータから内挿すると５×^１８ｃｍ^−３程度であることが分かっている。このような濃度プロファイルにするため、上記のｎ＋型不純物層４形成時（イオン注入時）には、後の工程で犠牲酸化膜として除去される厚さ分を考慮して注入深さを決定する必要がある。すなわち、犠牲酸化膜が除去されることによって削られてしまう深さよりも深い領域に、イオン注入を行う必要がある。

図６にｎ＋型不純物層４の注入プロファイルの計算例を示す。図６では、縦軸は注入量（ａ．ｕ．）、横軸は深さ（μｍ）を示している。なお図６における深さ（μｍ）は、犠牲酸化によるエッチングが行われた後の、ｎ＋型不純物層４の深さを示したものである。

例えば３０ｎｍ以下の極薄のｎ＋型不純物層４をｎ型半導体層２上層部に形成するためには、２０ｋｅＶ以下の加速エネルギーでイオン注入を行うことが望ましい。すなわち実際には、犠牲酸化分を考慮して、例えば１５〜２５ｎｍの深さに１×１０^１８ｃｍ^−３以上のイオンを注入し、犠牲酸化膜を除去することにより最表面を１０ｎｍ程度エッチングすることが望ましい。なおここでは、Ｎ＋の一価の例を示したが、Ｎ２＋ではさらに薄い層の形成が可能である。

このように作製されたＳｉＣ−ＳＢＤは、ｎ＋型不純物層４を形成しないデバイスと比較して、障壁高さ（ΦＢ）が０．１ｅＶ以上低減しており、これに応じた順電圧の低減が確認された。また逆方向電流も、障壁高さ低減に伴い、定格電圧において２桁弱の増加が確認された。

図７は、ｎ＋型不純物層４の形成条件による特性変化を示した図である。図７では、縦軸は障壁高さの変化（ｅＶ）、横軸は残存ｄｏｓｅ量（ｃｍ^−２）をそれぞれ示している。なお図７における残存ｄｏｓｅ量（ｃｍ^−２）は、犠牲酸化によるエッチングが行われた後に、ｎ＋型不純物層４として残存しているイオンの注入量である。

図７に示されるように、イオン注入量を増加させ残存ｄｏｓｅ量を増加させるに従って、障壁高さは単調に低減している。よって、イオン注入による障壁高さの制御性が良好であることが分かる。概ね、５×１０^１２ｃｍ^−２以上のｎ＋型半導体の形成により有意な特性が得られる。

図１３はｎ＋型不純物層４の作製条件を変えた時の深さプロファイルの例を示す。縦軸は濃度（単位はｃｍ^−３）を示し、横軸は深さ（ｎｍ）を示している。

各条件ともに障壁高さの低減を図ることができた。条件１および２では、理想係数（理論モデルと一致すると１となる値で、劣化したダイオードでは増加する。１．１未満等が望ましい）はほぼ１．０であり、ダイオード特性に課題を示さなかった。一方で、比較例の条件では理想係数が１．１、１．２と大きくなり、良好なダイオード特性が得られなかった。

上記から、厚さ３０ｎｍ以上のｎ＋型不純物層４では適用できないことが分かる。一般には最表面にｎ＋を形成すると耐圧特性が得られなくなると予想されるが、これらの素子の逆方向特性に有意な差はみられず、十分に薄いｎ＋型不純物層４では、逆方向特性より順方向特性でその膜厚は律速されているとみられる。

以上説明したＳｉＣ−ＳＢＤ型ダイオードによれば、イオン注入工程のみを追加することで、順特性の改善が可能となった。

＜効果＞
本発明に関する実施形態によれば、炭化珪素半導体装置が、第１導電型（ｎ型）の炭化珪素半導体基板としての炭化珪素基板３上に形成された、第１導電型（ｎ型）の炭化珪素ドリフト層としてのｎ型半導体層２と、ｎ型半導体層２上全体に亘って形成された、第１導電型不純物層としてのｎ＋型不純物層４と、ｎ＋型不純物層４上に部分的に形成された、ショットキー電極としてのアノード電極１とを備える。ここで、ｎ＋型不純物層４の不純物濃度は、ｎ型半導体層２の不純物濃度より高い。

このような構成によれば、マスクを用いずに簡便な手法でアノード電極１下部にｎ＋型不純物層４を形成できる。よって、簡便に、炭化珪素半導体装置の耐圧特性の低下を抑制しつつ順方向特性を改善させることができる。

また、本発明に関する実施形態によれば、炭化珪素半導体装置の製造方法が、（ａ）第１導電型（ｎ型）の炭化珪素基板３上に、第１導電型（ｎ型）のｎ型半導体層２をエピタキシャル成長させる工程と、（ｂ）ｎ型半導体層２上全体に亘って、ｎ型半導体層２より不純物濃度が高いｎ＋型不純物層４を形成する工程と、（ｃ）ｎ＋型不純物層４上に、アノード電極１を部分的に形成する工程とを備える。

このような構成によれば、ｎ＋型不純物層４を形成する工程においては、マスクを用いてイオン注入する必要がなく、より簡便な手法で炭化珪素半導体装置の耐圧特性の低下を抑制しつつ順方向特性を向上させることができる。また、マスクを用いる工程を追加する必要がないので、より低コストでの製造が可能となる。ここではアノード電極１となるショットキー金属にモリブデンを用いて示したが、チタンやニッケル等の他の材料でも同様の効果を有することは確認された。

＜第２実施形態＞
＜構成＞
第１実施形態では、ｎ＋型不純物層をイオン注入法によって形成したが、エピタキシャル結晶成長法によって形成することも可能である。

図８は、本発明の本実施形態に関する炭化珪素半導体装置（ＳｉＣ−ＳＢＤ）の構成を示す断面図である。図８におけるｎ＋型不純物層４Ａは、エピタキシャル結晶成長法によって形成されている。なお、図１と同様の構成については、同じ符号を付して図示し詳細な説明については省略する。図１と異なる構成については、以下に説明する。

図８に示されるようにＳｉＣ−ＳＢＤは、炭化珪素基板３と、炭化珪素基板３上に形成されたｎ型半導体層２と、ｎ型半導体層２表面に部分的に形成されたｎ＋型不純物層４Ａと、ｎ型半導体層２上層部に部分的に形成された終端構造５と、ｎ＋型不純物層４Ａ上において、終端構造５に対応する領域に端部が位置するように、すなわち、平面視上終端構造５に囲まれて形成されたアノード電極１とを備える。

ｎ＋型不純物層４Ａを形成するためのｎ＋濃度が高く、かつ、ｎ＋型不純物層４Ａの膜厚が大きい場合には、面内方向のリーク電流を抑制するため、終端構造５の形成領域をエッチングすることが望ましい。この場合には、ｎ＋型不純物層４Ａを形成した後、終端構造５に対応する開口部を有するレジストパターンをｎ＋型不純物層４Ａ上に形成し（図示せず）、ｎ＋型不純物層４Ａの一部をエッチングしてから、当該エッチングにより形成された溝に対し、終端構造５を形成するためのｐ型不純物の注入を実施する。

当該エッチング処理では、ｎ＋型不純物層４Ａを完全にエッチングする必要もなく、また逆に、終端構造５の特性に影響ない範囲で十分に深くｎ＋型不純物層４Ａをエッチングしてもよい。この後、活性化アニール、犠牲酸化を実施した後、金属配線を形成していく。

シラン（水素化珪素）とプロパンの流量を一定にした上で窒素の流量を変化させ、ｎ＋濃度を変化させた場合の、ｎ＋型不純物層４Ａの膜厚２０ｎｍでの障壁高さの変化を図９に示す。図９では、縦軸は障壁高さの変化（ｅＶ）、横軸は濃度（ｃｍ^−３）をそれぞれ示している。図９は、犠牲酸化膜を除去した後の、ｎ＋型不純物層４Ａの状態を示すものである。

薄膜での短時間ＣＶＤ成長で特性ばらつきが出ていると考えられるが、高濃度（高窒素流量）で障壁高さの低減が確認された。概ね、５×１０^１８ｃｍ^−３のｎ＋型半導体の形成により有意な特性が得られることが分かる。

この構成によれば、炭化珪素基板３上にエピタキシャル結晶成長法でｎ型半導体層２の形成に続き、ｎ＋型不純物層４Ａの形成を行うことにより、簡便にデバイス作製が可能となる。

＜効果＞
本発明に関する実施形態によれば、エピタキシャル成長によって第１導電型不純物層としてのｎ＋型不純物層４Ａを形成する工程を有する。

このような構成によれば、極薄のｎ＋型不純物層４Ａを形成することができる。

＜第３実施形態＞
＜構成＞
第１実施形態では、ＳｉＣ−ＳＢＤの構成等について記載したが、逆方向電流低減のため、図１０に示されるようなＪＢＳダイオード（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｃｏｎｔｒｏｌｌｅｄ． Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅ）に本発明を適用してもよい。図１０は、本発明の本実施形態に関する炭化珪素半導体装置（ＪＢＳダイオード）の構成を示す断面図である。

図１０に示されるようにＪＢＳダイオードは、炭化珪素基板３と、炭化珪素基板３上に形成されたｎ型半導体層２と、ｎ型半導体層２表面全体に形成されたｎ＋型不純物層４と、ｎ型半導体層２上層部に部分的に形成された終端構造５と、ｎ＋型不純物層４を介して、終端構造５に対応する領域に端部が位置するように形成されたアノード電極１と、ｎ＋型不純物層４下部のｎ型半導体層２上層部において、アノード電極１が位置する領域に対応する領域に複数形成された、第２導電型不純物層としてのｐ型不純物層６とを備える。ｎ＋型不純物層４をｎ型半導体層２表面全体に残した場合でも、ＪＢＳダイオードの逆方向電流は正常な値が得られる。

このダイオードのｎ＋型不純物層４をより上部構造を取り除いた平面図を図１４および図１５に示す。

ｐ型不純物層６はストライプ状、またはドット状に形成される。そして、逆方向電圧が印加された時にｐ型不純物層６から伸びる空乏層によりｎ＋型不純物層４近傍の電界を小さくできるよう、ｐ型不純物層６の最大間隔が局所的に大きくならない構造にするのが望ましい。

ｐ型不純物層６からの空乏層がｎ層に伸びて繋がることで、空乏化していないｎ層が平面視上存在しないことが必要となる。また、図１６に示されるように、ｐ型不純物層６とやはりｐ型不純物層となる終端構造５は特に接する必要はなく、ストライプ間隔以下で空隙を開けることも可能である。

当該構成は、第１実施形態の構成に加えて、間隔を例えば２μｍとして、例えば最大７００ｋｅＶの注入エネルギーで総ｄｏｓｅ量４×１０^１３ｃｍ^−２のｐ型不純物層６を形成したこと以外は、第１実施形態と同様の構成である。ｐ型不純物層６は、ｎ＋型不純物層４を形成した後、アノード電極１を形成する前に、ｎ＋型不純物層４越しにイオン注入されることによって、ｎ型半導体層２上層部において形成される。

このように作製されたＪＢＳダイオードでは、通常のＳＢＤに対して４桁程度の低リーク特性が得られた。

ｐ型不純物層６の間隔は、ｎ型半導体層２の濃度が２〜３×１０^１６ｃｍ^−３の高濃度においては１〜１．５μｍ程度と狭くしても、ｐ型不純物層６からの空乏層で電流経路の狭窄化は回避できる。しかし、ｐ型不純物層６の間隔を７〜１０μｍと大きくすると、逆方向電圧印加時のｎ＋型不純物層４表面の最大電界が２ＭＶｃｍ^−１を超え逆方向電流の抑制が十分でないため、ｐ型不純物層６の間隔を望ましくは５μｍ以下、さらに望ましくは３μｍ以下とする。

深い位置に高濃度でｐ型不純物層６を形成することで、ｎ＋型不純物層４表面の最大電界の低下による逆方向電流の抑制が可能となる。

ＪＢＳ構造のダイオードでは、順方向に突入電流が印加された際、ダイオード内に内在するｐ型不純物層６とｎ型半導体２とから成るＰＮダイオードを電流経路とすることで、突入電流耐量を増加させる場合もある。

図１７は、このような構造に関わる断面構造である。ｐ型不純物層６Ｙの最表面濃度は、例えば１×１０ ^２０ ｃｍ^−３以上で形成される。

この時、最表面に形成されているｎ＋型不純物層４Ｙは、ｐ型不純物層６Ｙにより実効的に分断されることになる、あるいは、高濃度ｐ型不純物層６Ｙの結晶性低下による表面酸化膜の増殖酸化のためｎ＋型不純物層４Ｙが消失され実効的に分断されることになる。しかし、通常のショットキーダイオードでの動作においてアノード電極１からｐ型不純物層６Ｙを介した電流は流れないため、本願の目的と矛盾するものではなく、低損失で高耐量のダイオードの形成が可能である。

ｎ型半導体層２表面全体にｎ＋型不純物層４を形成した状態でも、通常のＳｉＣ−ＪＢＳ作製方法と同様の手法で、簡便にＪＢＳダイオードを作製することができる。

さらに図１１に示されるように、ｐ型不純物層６Ｂを形成する前にｎ＋型不純物層４Ｂの所定箇所（ｐ型不純物層６Ｂが形成される領域）をエッチングしておくことで、ｐ型不純物層６Ｂを図１１に示されるような形状に形成することができ、逆リーク特性のさらなる改善が可能となる。図１１は、本発明の本実施形態に関する炭化珪素半導体装置（ＪＢＳダイオード）の構成を示す断面図である。エッチング深さは例えば０．１〜２μｍ程度でドリフト層の耐圧が不足しない程度に深くすることが望ましい。エッチング形状はサブミクロンのうねりを有し、その断面が「Ｗ」形状となるサブトレンチ構造でもよい。また、例えば８０°程度のテーパを有するエッチング形状であってもよい。

この構造においては主に表面から深い位置にｐ型不純物層６Ｂを形成するという点では、前述のＭｅＶ注入での構造と変わりない。

図１１に示されるようにＪＢＳダイオードは、炭化珪素基板３と、炭化珪素基板３上に形成されたｎ型半導体層２と、ｎ型半導体層２表面に部分的に形成されたｎ＋型不純物層４Ｂと、ｎ＋型不純物層４Ｂに覆われて、ｎ型半導体層２上層部に部分的に形成された終端構造５Ｂ（第２の半導体層）と、ｎ＋型不純物層４Ｂを介して、終端構造５Ｂに対応する領域に端部が位置するように形成されたアノード電極１と、ｎ＋型不純物層４Ｂが形成されないｎ型半導体層２上層部において、アノード電極１が位置する領域に対応する領域に複数形成されたｐ型不純物層６Ｂ（第３の半導体層）とを備える。

例えば、アライメントマークを兼ねて、ｐ型不純物層６Ｂを形成する領域のｎ＋型不純物層４Ｂに、深さ０．５μｍの溝（図１１参照）を形成する。そして、形成された溝にイオン注入してｐ型不純物層６Ｂを形成することで、ＳＢＤに対して十分なリーク低減が可能となる。

ｐ型不純物層６Ｂは、ｎ＋型不純物層４Ｂのエッチング処理後、当該エッチング処理に使用したマスクと同じマスクで、ｐ型イオンを注入することによって形成することができるが、例えば、ｎ＋型不純物層４Ｂに形成された穴形状よりも両端がそれぞれ０．２μｍ広い開口部を有する新たなマスクを用意してｐ型イオンを注入を行うことにより形成してもよい。新たなマスクを用意する場合には、図１１に示されるような、エッチングによって形成されたｎ型半導体層２の窪み形状の側面までを覆う形状の、ｐ型不純物層６Ｂが得られる。このようなｐ型不純物層６Ｂが形成されれば、局部的な電界集中を抑えることができる。

図１８はｎ＋型不純物層４Ｂに形成された穴形状と同一の開口部を有するマスクでｐ型不純物層６Ｘを形成したもので、溝の側面にはほぼｐ型不純物層が形成されていない構造である。溝側面下部でアノード電極１と接するところで電界値は上昇しているが、ｎ型半導体層２上部の十分に障壁高さが低い領域で漏れ電流が支配され、側面に積極的にｐ型不純物層を形成しない構造であっても同様の効果が発揮される。

＜効果＞
本発明に関する実施形態によれば、第１導電型不純物層としてのｎ＋型不純物層４Ｂをエッチングして形成された溝にイオン注入することによって、第２導電型不純物層としてのｐ型不純物層６Ｂを形成する工程を有する。

このような構成によれば、逆方向特性の良好な素子が得ることができる。

＜第４実施形態＞
＜構成＞
図８に示された構成において、実効的なイオン注入深さを増大させ、終端構造を適正化することも可能である。図１２は、本発明の本実施形態に関する炭化珪素半導体装置（ＳｉＣ−ＳＢＤ）の構成を示す断面図である。

図１２に示されるようにＳｉＣ−ＳＢＤは、炭化珪素基板３と、炭化珪素基板３上に形成されたｎ型半導体層２と、ｎ型半導体層２表面全体に形成されたｎ＋型不純物層４Ｃと、ｎ型半導体層２上層部に部分的に形成された終端構造５Ｃと、ｎ＋型不純物層４Ｃ上において、終端構造５Ｃに対応する領域に端部が位置するように、すなわち、平面視上終端構造５Ｃに囲まれて形成されたアノード電極１とを備える。

ｎ＋型不純物層４Ｃは、終端構造５Ｃが形成された位置においては窪み形状となって終端構造５Ｃを覆っている。

終端構造５Ｃは、溝構造であり、リソグラフィでのアライメントマークを兼ねることも可能である。このような終端構造５Ｃを有することにより、逆方向特性も良好な素子を得ることができる。また図１２に示されるように、終端構造５Ｃを形成後にｎ＋型不純物層４Ｃの形成することも可能である。

なお以上の実施形態では、ｎ＋型半導体をイオン注入法で形成する際に基板回転をしなかったが、基板回転をしてもチャネリングによる特性劣化はみられず作製可能であった。

＜効果＞
本発明に関する実施形態によれば、終端構造５Ｃが溝構造である。

このような構成によれば、逆方向特性も良好な素子を得ることができる。

本発明の実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。

なお本発明は、その発明の範囲内において、各実施形態の自由な組み合わせ、あるいは各実施形態の任意の構成要素の変形、もしくは各実施形態において任意の構成要素の省略が可能である。

本発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。

１ アノード電極、２ ｎ型半導体層、３ 炭化珪素基板、４，４Ａ，４Ｂ，４Ｃ，４Ｙ ｎ＋型不純物層、５，５Ｂ，５Ｃ 終端構造、６，６Ｂ，６Ｘ，６Ｙ ｐ型不純物層。

Claims (12)

1. 第１導電型の炭化珪素半導体基板上に形成された、不純物濃度が３×１０^１５〜３×１０^１６ｃｍ^−３の第１導電型の炭化珪素ドリフト層と、
   前記炭化珪素ドリフト層上全体に亘って形成された、第１の半導体層としての第１導電型不純物層と、
   前記第１導電型不純物層上に部分的に形成された、ショットキー電極と、
   前記ショットキー電極を平面視上囲んで、前記炭化珪素ドリフト層上層部に形成された、第２導電型の終端構造とを備え、
   前記第１導電型不純物層の不純物濃度は、前記炭化珪素ドリフト層の不純物濃度より高く、
   前記第１導電型不純物層の厚さが３０ｎｍ以下で前記終端構造より厚さが薄く、
   前記第１導電型不純物層の不純物量が、５×１０^１２ｃｍ^−２以上であることを特徴とする、
   炭化珪素半導体装置。
2. 第１導電型の炭化珪素半導体基板上に形成された、不純物濃度が３×１０ ^１５ 〜３×１０ ^１６ ｃｍ ^−３ の第１導電型の炭化珪素ドリフト層と、
   前記炭化珪素ドリフト層上に設けられた、第１の半導体層としての第１導電型不純物層と、
   前記第１導電型不純物層上に部分的に形成された、ショットキー電極と、
   前記ショットキー電極を平面視上囲んで、前記炭化珪素ドリフト層上層部に形成された、第２導電型の終端構造と、
   前記炭化珪素ドリフト層の表面に形成された凹部とを備え、
   前記第１導電型不純物層の不純物濃度は、前記炭化珪素ドリフト層の不純物濃度より高く、
   前記終端構造は、前記凹部の底面に接して設けられ、
   前記第１導電型不純物層は、前記炭化珪素ドリフト層の第１導電型の領域上全体に設けられたことを特徴とする、
   炭化珪素半導体装置。
3. 前記第１導電型不純物層は、厚みが３０ｎｍ以下であることを特徴とする、
   請求項２に記載の炭化珪素半導体装置。
4. 前記第１導電型不純物層は、５×１０ ^１２ ｃｍ ^−２ 以上の不純物を有することを特徴とする、
   請求項２または３に記載の炭化珪素半導体装置。
5. 前記ショットキー電極下の前記炭化珪素ドリフト層上層部にストライプ状またはドット状に形成された、第２導電型の第３の半導体層をさらに備えることを特徴とする、
   請求項２から４のいずれか１項に記載の炭化珪素半導体装置。
6. 前記第３の半導体層が、溝構造であることを特徴とする、
   請求項５に記載の炭化珪素半導体装置。
7. 前記第３の半導体層の最表面不純物濃度が１×１０^２０ｃｍ^−３以上であることを特徴とする、
   請求項５または６に記載の炭化珪素半導体装置。
8. 前記ショットキー電極は、チタン、ニッケル、白金、モリブデンのいずれかの金属であることを特徴とする、
   請求項１から７のいずれか１項に記載の炭化珪素半導体装置。
9. （ａ）第１導電型の炭化珪素半導体基板上に不純物濃度が３×１０^１５〜３×１０^１６ｃｍ^−３の第１導電型の炭化珪素ドリフト層を形成する工程と、
   （ｂ）前記炭化珪素ドリフト層上全体に亘って、前記炭化珪素ドリフト層より不純物濃度が高く、厚さが３０ｎｍ以下である第１の半導体層としての第１導電型不純物層を形成する工程と、
   （ｅ）前記工程（ｂ）の後に、前記炭化珪素ドリフト層の表層をエッチングして凹部を形成する工程と、
   （ｃ）前記第１導電型不純物層上に、ショットキー電極を部分的に形成する工程と、
   （ｄ）前記工程（ｅ）の後、かつ前記ショットキー電極形成前に、前記ショットキー電極が形成される領域の周囲に、前記炭化珪素ドリフト層より不純物濃度が高く、前記第１導電型不純物層より不純物濃度が低い第２導電型の終端構造を形成する工程とを備え、
   （ｆ）前記終端構造は、前記工程（ｅ）において前記凹部の底面に接して設けられることを特徴とする、
   炭化珪素半導体装置の製造方法。
10. 前記工程（ｂ）が、イオンの斜め注入によって前記第１導電型不純物層を形成する工程であることを特徴とする、
    請求項９に記載の炭化珪素半導体装置の製造方法。
11. 前記工程（ｂ）の前記イオンの斜め注入が、チルト角が３０°以上であり、加速エネルギーが２０ＫｅＶ以下であることを特徴とする、
    請求項１０に記載の炭化珪素半導体装置の製造方法。
12. 前記ショットキー電極下の前記炭化珪素ドリフト層上層部にストライプ状またはドット状に第２導電型の第３の半導体層を形成する工程を備え、前記第１導電型不純物層をエッチングして形成された溝にイオン注入することによって、第３の半導体層を形成することを特徴とする、
    請求項９に記載の炭化珪素半導体装置の製造方法。

Images