JP2015138907A - モールドパッケージ - Google Patents

モールドパッケージ Download PDF

Info

Publication number
JP2015138907A
JP2015138907A JP2014010397A JP2014010397A JP2015138907A JP 2015138907 A JP2015138907 A JP 2015138907A JP 2014010397 A JP2014010397 A JP 2014010397A JP 2014010397 A JP2014010397 A JP 2014010397A JP 2015138907 A JP2015138907 A JP 2015138907A
Authority
JP
Japan
Prior art keywords
substrate
mold resin
mold
boundary
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014010397A
Other languages
English (en)
Other versions
JP2015138907A5 (ja
JP6194804B2 (ja
Inventor
賢吾 岡
Kengo Oka
賢吾 岡
哲人 山岸
Tetsuto Yamagishi
哲人 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014010397A priority Critical patent/JP6194804B2/ja
Priority to PCT/JP2015/000074 priority patent/WO2015111376A1/ja
Priority to CN201580005263.4A priority patent/CN106415825B/zh
Priority to US15/104,255 priority patent/US9601442B2/en
Publication of JP2015138907A publication Critical patent/JP2015138907A/ja
Publication of JP2015138907A5 publication Critical patent/JP2015138907A5/ja
Application granted granted Critical
Publication of JP6194804B2 publication Critical patent/JP6194804B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】ＭＡＰ成形で作られ、モールド樹脂で基板の一面のうちの一部を封止し、残部を露出させるようにしたハーフモールドタイプのモールドパッケージにおいて、基板における封止部と露出部との境界部にて発生する基板やモールド樹脂へのダメージを適切に抑制する。
【解決手段】モールド樹脂３０は、基板１０の一面１１の封止部１ａを封止しつつ当該一面１１の残部である露出部１ｂを露出させるように配置された平面矩形をなす。モールド樹脂３０における４個の側面３１、３２のうちの３つは、基板１０の端面１３と同一平面に位置する端部側面３１とされ、１つは、封止部１ａと露出部１ｂとの境界部に位置して基板１０の一面１１上に延びる境界部側面３２とされている。境界部側面３２は、基板１０の一面１１に対する傾斜角θが鋭角となる傾斜面であり、傾斜角θは３０°以上７５°以下である。
【選択図】図１

Description

本発明は、モールド樹脂で樹脂よりなる基板の一面のうちの一部を封止し、残部を露出させるようにしたハーフモールドタイプのモールドパッケージに関する。
従来より、この種のハーフモールドタイプのモールドパッケージとしては、基板と、基板の一面に搭載された電子部品と、基板の一面に設けられ電子部品とともに基板の一面を封止するモールド樹脂と、を備えたものが提案されている（特許文献１参照）。
ここで、基板は、プリント基板等の樹脂よりなり、一面と他面とが表裏の板面の関係にあるものである。そして、このものにおいては、基板における一面とは反対側の他面は、モールド樹脂より露出している。
ここで、さらに、モールド樹脂は、基板の一面の一部を封止して当該一面の残部を露出させるように、基板の一面に配置されている。つまり、基板の一面の一部は、モールド樹脂で封止された封止部とされ、当該一面の残部は、モールド樹脂より露出する露出部とされている。これは、基板の一面の露出部上に、モールド樹脂で封止されない他の部品を搭載したり、露出部上の配線等により外部と接続したりするなどの理由による。
特開２０１３−１５２９７１号公報
ところで、上記した従来の構成の場合、基板のうち封止部と露出部とでは、モールド樹脂の有無によるパッケージ厚さの違いや、線膨張係数の違い等、構造的あるいは物性的な違いが存在する。
そのため、これらの違いにより、基板においては封止部よりも露出部の方が、熱変形が大きくなり、この熱変形差により、基板における封止部と露出部との境界部に応力が集中する。すると、当該境界部にて基板のクラックや、モールド樹脂の剥離等のダメージが生じる。
また、本発明者は、生産性の観点からＭＡＰ（Ｍｏｌｄｅｄ Ａｒｒａｙ Ｐａｃｋａｇｉｎｇ）成形でモールドパッケージを作ることを進めている。このＭＡＰ成形によれば、多連状態の基板をモールド樹脂で一括して封止した後、モールド樹脂とともに基板を切断して個片化することにより、１個のパッケージを形成する。
本発明は、上記事情を鑑みてなされたものであり、ＭＡＰ成形で作られ、モールド樹脂で基板の一面のうちの一部を封止し、残部を露出させるようにしたハーフモールドタイプのモールドパッケージにおいて、基板における封止部と露出部との境界部にて発生する基板やモールド樹脂へのダメージを適切に抑制することを目的とする。
本発明者は、上記したＭＡＰ成形で作られるハーフモールドタイプのモールドパッケージについて、鋭意検討した。
この場合、モールド樹脂は、基板の一面のうちの封止部を封止して露出部を露出させるように、基板の一面に配置されるが、典型的には、基板の一面の上方から視たときの平面形状が矩形をなすものとなる。つまり、モールド樹脂の平面形状の外郭は、４個の側面により規定される。そこで、本発明者は、このような平面矩形のモールド樹脂について、検討を進めた。
ここで、ＭＡＰ成形によれば、平面矩形のモールド樹脂における４個の側面のうち少なくとも１つの側面は、ＭＡＰ成形後のモールド樹脂および基板の切断面として、基板の端面と同一平面に位置する側面、すなわち端部側面となる（後述の図１、図２等参照）。
さらに、上述したが、モールド樹脂は、基板の一面の一部を封止し、残部を露出させる構成が採られる。そのため、モールド樹脂における４個の側面のうち少なくとも１つの側面は、基板の一面における封止部と露出部との境界部に位置して基板の一面から当該一面上に延びる側面、すなわち境界部側面となる。なお、このモールド樹脂の境界部側面は、モールド樹脂を成形する金型の内面により形成される。
ここで、本発明者は、上記ダメージを小さくするためには、このモールド樹脂の境界部側面を、基板の一面との接触部分から傾斜した傾斜面とすればよいと考えた。そうすれば、当該傾斜面とされた境界部側面において、基板の一面との接触部である下端部側に向かってモールド樹脂の厚さが徐々に薄くなっていく構成となるため、当該基板の境界部に発生する応力が緩和され、上記ダメージを抑制できると考えられる。
しかし、この傾斜面の傾斜角を小さくしすぎると、この傾斜面の部分にてモールド樹脂が薄くなりすぎた構成となってしまう。そうすると、当該傾斜面におけるモールド樹脂の部分の機械的強度が小さくなることから、当該部分において、モールド樹脂の割れ等の恐れがある。
そこで、このような傾斜面とされた構成において、傾斜角と、上記基板の境界部に発生する応力および上記モールド樹脂の機械的強度との関係を実験的に調査した。その結果、最適な傾斜角を見出した。本発明は、このような検討結果に基づいて創出されたものである。
すなわち、請求項１に記載の発明では、一面（１１）と他面（１２）とが表裏の板面の関係にある樹脂よりなる基板（１０）と、基板の一面に搭載された電子部品（２０、２１）と、基板の一面に設けられ、電子部品とともに基板の一面を封止するモールド樹脂（３０）と、を備え、基板の他面は、モールド樹脂より露出しているハーフモールドタイプのモールドパッケージであって、
モールド樹脂は、基板の一面の一部である封止部（１ａ）を封止しつつ当該一面の残部を露出部（１ｂ）として露出させるように、基板の一面に配置されたものであって、基板の一面の上方から視たときの平面形状が矩形をなすものであり、この平面矩形をなすモールド樹脂における４個の側面（３１、３２）のうち少なくとも１つの側面は、基板の端面（１３）と同一平面に位置する端部側面（３１）とされており、モールド樹脂における４個の側面のうち少なくとも１つの側面は、基板の一面における封止部と露出部との境界部に位置して基板の一面から当該一面上に延びる境界部側面（３２）とされており、境界部側面のうち、少なくとも基板の一面に接する下端部（３２ａ）側の部位は、基板の一面に対する傾斜角（θ）が鋭角となるように、前記基板の一面に対して傾斜した傾斜面とされており、傾斜角は３０°以上７５°以下であることを特徴とする。
本発明のように、この種のモールドパッケージにおいて、傾斜角を７５°以下とすれば、後述する図３の如く、基板の境界部に発生する応力を、製品の品質保証上、実質問題無い程度にて基板のクラックが発生しないレベルまで、小さいものにできる。
また、傾斜角を３０°以上とすれば、後述する図３の如く、傾斜面である境界部側面におけるモールド樹脂の部分の機械的強度を、製品の品質保証上、実質問題無い程度にて割れが発生しないレベルまで、大きいものにできる。
このように、本発明によれば、モールド樹脂における境界部側面を上記傾斜面とし、その傾斜角を３０°以上７５°以下とすることにより、基板における封止部と露出部との境界部にて発生する基板やモールド樹脂へのダメージを適切に抑制することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第１実施形態にかかるモールドパッケージの概略断面図である。 図１の概略的な上面図である。 傾斜角θと、基板の境界部に発生する破断応力および境界部側面におけるモールド樹脂の部分の破断強度との関係を示すグラフである。 本発明の第２実施形態にかかるモールドパッケージの概略断面図である。 本発明の第３実施形態にかかるモールドパッケージの概略断面図である。 本発明の他の実施形態にかかるモールドパッケージの上面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態にかかるモールドパッケージＰ１について、図１、図２を参照して述べる。このモールドパッケージＰ１は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。なお、図２に示される平面図中では、モールド樹脂３０を透過してモールド樹脂３０の内部に位置する構成要素を実線にて示している。
本実施形態のモールドパッケージＰ１は、大きくは、一面１１と他面１２とが表裏の板面の関係にある基板１０と、基板１０の一面１１に搭載された電子部品２０、２１と、基板１０の一面１１に設けられ、電子部品２０、２１とともに基板１０の一面１１を封止するモールド樹脂３０と、を備えている。
ここで、基板１０における一面１１とは反対側の他面１２は、モールド樹脂３０より露出している。このように、モールドパッケージＰ１は、ハーフモールドタイプのものとされている。
基板１０は、プリント基板等の樹脂よりなるものであり、典型的には、平面矩形の板状をなす。ここでは、図２に示されるように、基板１０は、一面１１と他面１２とが表裏の板面とされ、４個の端面１３により外郭が規定された矩形板状をなす。ここで、基板１０の一面１１には、電子部品２０、２１を搭載して接続するためのワイヤランド４０や部品ランド４１が設けられている。
電子部品２０、２１としては、基板１０の一面１１に搭載可能な表面実装部品、あるいは、スルーホール実装部品などが挙げられる。ここでは、電子部品として、ＩＣチップ２０と受動素子２１とが示されている。
ＩＣチップ２０は、はんだやＡｇペースト等の図示しないマウント材を介して基板１０の一面１１に固定され、ＡｕやＡｌ等のボンディングワイヤ２２によってワイヤランド４０に接続されている。また、受動素子２１は、コンデンサや抵抗等であり、これも図示しない上記マウント材によって部品ランド４１に接合されている。
モールド樹脂３０は、通常この種のモールドパッケージに用いられるモールド材料よりなり、必要に応じて、当該樹脂中にアルミナやシリカ等のフィラーが含有されたものである。このモールド樹脂３０は、トランスファーモールド法やコンプレッションモールド法等の金型により形成される。
モールド樹脂３０は、基板１０の一面１１の一部である封止部１ａを封止しつつ当該一面１１の残部を露出部１ｂとして露出させるように、基板１０の一面１１に配置されている。ここで、基板１０の一面のうち封止部１ａは、上記電子部品２０、２１が搭載されている部位であり、露出部１ｂは、露出部１ｂ上の図示しない配線等により外部と接続したりする部位である。
このようなモールドパッケージＰ１は、ＭＡＰ成形により製造される。すなわち、モールドパッケージＰ１は、多連状態の基板１０を、金型を用いてモールド樹脂３０で一括して封止した後、モールド樹脂３０とともに基板１０を切断して個片化することにより、形成される。
ここで、基板１０の一面１１の上方から視たときのモールド樹脂３０の平面形状は、図２に示されるように、ＭＡＰ成形による典型的な矩形をなしている。つまり、モールド樹脂３０は、４個の側面３１、３２にて外郭を規定された矩形板状とされている。
また、モールド樹脂３０のうち基板１０の一面１１とは反対側の板面である上面３３は、全体が平坦な平坦面とされている。これは、ＭＡＰ成形によれば、金型でモールド樹脂３０が成形されるのでポッティング等により成形されたモールド樹脂とは異なり、モールド樹脂３０における上面３３は、金型の内面に対応した平坦面となるためである。なお、ポッティング成形の場合には、典型的には、モールド樹脂の上面は凸曲面となる。
そして、この平面矩形をなすモールド樹脂３０における４個の側面３１、３２のうち３個の側面は、基板１０の端面１３と同一平面に位置する端部側面３１とされている。一方、モールド樹脂３０における４個の側面３１、３２のうち残り１個の側面は、基板１０の一面１１における封止部１ａと露出部１ｂとの境界部に位置して基板１０の一面１１から当該一面１１上に延びる境界部側面３２とされている。
ここで、モールド樹脂３０の端部側面３１は、上記ＭＡＰ成形におけるモールド樹脂３０および基板１０の切断により形成される切断面として構成されている。一方、モールド樹脂３０の境界部側面３２は、金型の内面により成形された面として構成されている。
そして、この境界部側面３２は、基板１０の一面１１とのなす角度すなわち基板１０の一面１１に対する傾斜角θが鋭角となるように、基板１０の一面１１に対して傾斜した傾斜面とされている。
ここでは、境界部側面３２は、基板１０の一面１１に接する下端部３２ａからモールド樹脂３０の上面３３との境界である上端部３２ｂまで均一な傾斜角θを有するものとされている。つまり、境界部側面３２の全体が、傾斜角θを有する傾斜面とされている。
ここで、本実施形態では、この傾斜角θを３０°以上７５°以下としている。これは、車両での使用時における冷熱サイクルにより発生する熱変形によって、基板１０における封止部１ａと露出部１ｂとの境界部にて発生する基板１０やモールド樹脂３０へのダメージを抑制するためである。この傾斜角θの範囲の根拠については、後述する。
ここで、モールドパッケージＰ１における基板１０およびモールド樹脂３０の材質、寸法について、具体例を述べておく。なお、この具体例は、この種の典型的なモールドパッケージにおける材質および寸法である。
まず、基板１０およびモールド樹脂３０は、ポリアクリル系樹脂、ポリイミド系樹脂、エポキシ系樹脂などの典型的な樹脂材料から構成される。また、基板１０の厚さ（つまり板厚）およびモールド樹脂３０の厚さ（つまり板厚）については、特に規定しないが、好ましくは、モールド樹脂３０の方が基板１０よりも厚いものとする。
たとえば、基板１０の厚さを１としたとき、モールド樹脂３０の厚さは２．５〜５とすることが望ましい。このような厚さの関係を満足した上で、たとえば、基板１０の厚さは０．６〜１．６ｍｍ程度であり、モールド樹脂３０の厚さは２．０〜６．０ｍｍ程度である。
また、基板１０の物性については、好ましくは線膨張係数が８〜２０ｐｐｍ、ヤング率が１０〜４０ＧＰａである。モールド樹脂３０の物性については、好ましくは線膨張係数が９〜２０ｐｐｍ、ヤング率が１０〜３０ＧＰａである。
ここで、図３を参照して、上記傾斜角θを３０°以上７５°以下とした根拠について述べる。この図３は、モールドパッケージＰ１について、上記具体例に示したような典型的な材質および寸法を適用し、これについて実験および検討を行うことによって求めたグラフである。
図３では、傾斜角θを変えた時の基板１０の境界部に発生する破断応力と、境界部側面３２におけるモールド樹脂３０の部分の破断強度とを、確認した結果が示されている。ここでは、横軸に傾斜角θ、左の縦軸に黒丸プロットとしての上記基板１０の破断応力、右の縦軸に白四角プロットとしての上記モールド樹脂３０の破断強度を示している。
図３において、上記基板１０の破断応力は、上記熱変形によって基板１０の境界部にて基板１０にクラックが発生する応力である。この破断応力は、シミュレーションにより求め、標準偏差−４σの確率で熱変形により基板１０にクラックが発生する値を１と規格化し、図３では相対値を示している。
また、図３において、上記モールド樹脂３０の破断強度は、傾斜面である境界部側面３２におけるモールド樹脂３０の部分が、上記熱変形によって割れを発生する強度である。なお、境界部側面３２におけるモールド樹脂３０の部分とは、図１、図２に示されるように、モールド樹脂３０のうち境界部側面３２の直下に位置する部分である。
当該部分は、境界部側面３２が傾斜面であるがゆえに、モールド樹脂３０のうち上面３３の直下に位置する部分に比べて、薄いものとされている。ここでは、モールド樹脂３０の破断強度は、実験等により求め、標準偏差＋４σの確率で熱変形によりモールド樹脂３０の当該部分に割れが発生する値を１と規格化し、図３では相対値を示している。
図３に示されるように、基板１０の破断応力およびモールド樹脂３０の破断強度は、モールド樹脂３０の境界部側面３２の傾斜角θが大きくなるにつれて大きくなっていき、当該傾斜角θが小さくなるにつれて小さくなっていく。
つまり、傾斜角θが大きくなると、境界部側面３２におけるモールド樹脂３０の部分では、当該モールド樹脂３０が厚くなることから破断強度は大きくなるが、逆に基板１０の破断応力も大きくなるので、基板１０のクラックが発生しやすくなる。一方、傾斜角θが小さくなると、基板１０の破断応力は小さくなるが、逆に、境界部側面３２におけるモールド樹脂３０の部分では、当該モールド樹脂３０が薄くなることから、割れが生じやすくなる。
そこで、本発明者は、基板１０の破断応力およびモールド樹脂３０の破断強度について、標準偏差４σよりも厳しい基準である標準偏差６σとなる値を基準とすることにした。図３には、上記破断応力の標準偏差−６σとなる値０．８をＡ１で示し、上記破断強度の標準偏差６σとなる値１．２をＢ１で示している。
まず、基板１０の破断応力については、傾斜角θが７５°であるとき、０．８すなわち標準偏差−６σの値Ａ１となる。これにより、傾斜角θは７５°以下とした。このように傾斜角θを７５°以下とすれば、標準偏差６σの確率で、上記した熱変形による基板へのクラック発生を防止できる。
一方、モールド樹脂３０の破断強度については、傾斜角θが３０°であるとき、１．２すなわち標準偏差＋６σの値Ｂ１となる。これにより、傾斜角θは３０°以上とした。このように傾斜角θを３０°以上とすれば、標準偏差６σの確率で、上記した熱変形によるモールド樹脂の割れ発生を防止できる。
以上のように、本実施形態によれば、傾斜角θを３０°以上７５°以下とすれば、基板１０における封止部１ａと露出部１ｂとの境界部における基板１０のクラック発生およびモールド樹脂３０の割れ発生を、製品の品質保証上、実質問題無いレベルにて抑制することができる。そのため、当該境界部にて発生する基板１０やモールド樹脂３０へのダメージを適切に抑制することができる。
（第２実施形態）
本発明の第２実施形態にかかるモールドパッケージＰ２について、図４を参照して、上記第１実施形態との相違点を中心に述べる。
上記第１実施形態では、モールド樹脂３０の境界部側面３２の全体が、傾斜角θを有する傾斜面とされていた。それに対して、本実施形態では、境界部側面３２は、基板１０の一面１１に接する下端部３２ａ側の部位３２１と、上端部３２ｂ側の部位３２２との境界が凹むように屈曲した２段の傾斜構成とされている。
具体的に、本実施形態では、境界部側面３２のうち下端部３２ａ側の部位３２１が、上記傾斜角θを有する傾斜面であり、上端部３２ｂ側の部位３２２は、基板１０の一面１１に対する傾斜角θ２が上記傾斜角θよりも大きく且つ９０°以下である面とされている。つまり、下端部３２ａ側の部位３２１の傾斜角θは、３０°≦θ≦７５°であり、上端部３２ｂ側の部位３２２の傾斜角θ２は、θ＜θ２≦９０°である。
このような２段の傾斜構成を採用することにより、モールド樹脂３０における境界部側面３２の部分において、モールド樹脂３０の薄い部分を少ないものにできる。具体的には、傾斜角θを小さくしても、モールド樹脂３０のうち下端部３２ａ側の部位の直下に位置する部分は薄くなるが、それに比して、上端部３２ｂ側の部位３２２の直下に位置する部分では、厚さを確保できる。
そのため、本実施形態では、封止部１ａと露出部１ｂとの境界部におけるモールド樹脂３０の割れを抑制するという点で、好ましい。この点を考慮すれば、図４に示されるように、モールド樹脂３０のうち下端部３２ａ側の部位の直下に位置する部分の幅Ｗは、傾斜角θが３０°の場合、０．５ｍｍ以下であることが望ましい。
また、本実施形態においても、境界部側面３２における下端部３２ａ側の部位３２１の傾斜面構成が、上記第１実施形態と同様のものであることから、上記同様に、上記境界部における基板１０のクラック発生およびモールド樹脂３０の割れ発生を抑制することができる。
つまり、モールド樹脂３０の境界部側面３２のうち少なくとも下端部３２ａ側の部位３２１が、３０°〜７５°の傾斜角θを有する傾斜面とされた構成であれば、上記境界部にて発生する基板１０やモールド樹脂３０へのダメージを適切に抑制することができる。
（第３実施形態）
本発明の第３実施形態にかかるモールドパッケージＰ３について、図５を参照して述べる。本実施形態では、基板１０の一面１１の露出部１ｂ上には、モールド樹脂３０で封止されない他の部品として受動素子２３が搭載されている。この受動素子２３は、上記第１実施形態の受動素子２１に採用可能なものから選択されたものとされるが、当該他の部品としては、受動素子以外の表面実装部品やスルーホール実装部品であってもよい。
（他の実施形態）
なお、上記各実施形態では、モールド樹脂３０の４個の側面のうち３辺が端部側面３１、残りの１辺が境界部側面３２であったが、これに限定するものではなく、図６に示されるように、当該４辺の側面のうち２辺が端部側面３１で、残りの２辺が境界部側面３２でもよい。
さらには、図示しないけれども、当該４辺の側面のうち１辺が端部側面３１で、残りの３辺が境界部側面３２であってもよい。つまり、モールド樹脂３０としては、４個の側面において端部側面３１、境界部側面３２が、それぞれ少なくとも１つ、あればよい。
また、上記第２実施形態において、境界部側面３２における上端部３２ｂ側の部位３２２を、さらに多段階に傾斜させた構成としてもよい。ただし、この場合でも上端部３２ｂ側の部位３２２における複数の傾斜面の傾斜角が、下端部３２ａ側の部位３２１の傾斜角θよりも大きく且つ９０°以下であることが必要である。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。
１ａ 基板の一面の封止部
１ｂ 基板の一面の露出部
１０ 基板
１１ 基板の一面
１２ 基板の他面
１３ 基板の端面
２０ 電子部品としてのＩＣチップ
２１ 電子部品としての受動素子
３０ モールド樹脂
３１ モールド樹脂の端部側面
３２ モールド樹脂の境界部側面
θ 境界部側面の傾斜角

Claims (4)

  1. 一面（１１）と他面（１２）とが表裏の板面の関係にある樹脂よりなる基板（１０）と、
    前記基板の一面に搭載された電子部品（２０、２１）と、
    前記基板の一面に設けられ、前記電子部品とともに前記基板の一面を封止するモールド樹脂（３０）と、を備え、
    前記基板の他面は、前記モールド樹脂より露出しているハーフモールドタイプのモールドパッケージであって、
    前記モールド樹脂は、前記基板の一面の一部である封止部（１ａ）を封止しつつ当該一面の残部を露出部（１ｂ）として露出させるように、前記基板の一面に配置されたものであって、前記基板の一面の上方から視たときの平面形状が矩形をなすものであり、
    この平面矩形をなす前記モールド樹脂における４個の側面（３１、３２）のうち少なくとも１つの側面は、前記基板の端面（１３）と同一平面に位置する端部側面（３１）とされており、
    前記モールド樹脂における４個の側面のうち少なくとも１つの側面は、前記基板の一面における前記封止部と前記露出部との境界部に位置して前記基板の一面から当該一面上に延びる境界部側面（３２）とされており、
    前記境界部側面のうち、少なくとも前記基板の一面に接する下端部（３２ａ）側の部位は、前記基板の一面に対する傾斜角（θ）が鋭角となるように、前記基板の一面に対して傾斜した傾斜面とされており、
    前記傾斜角は３０°以上７５°以下であることを特徴とするモールドパッケージ。
  2. 前記境界部側面のうち、前記下端部側の部位（３２１）が前記傾斜角を有する傾斜面であり、
    前記境界部側面のうち、前記下端部側の部位よりも上端部（３２ｂ）側の部位（３２２）は、前記基板の一面に対する傾斜角が前記下端部側の部位よりも大きく且つ９０°以下である面とされていることを特徴とする請求項１に記載のモールドパッケージ。
  3. 前記モールド樹脂における前記基板の一面とは反対側の上面（３３）は、全体が平坦な平坦面とされていることを特徴とする請求項１または２に記載のモールドパッケージ。
  4. 前記基板の一面のうちの前記露出部には、他の部品（２３）が搭載されていることを特徴とする請求項１ないし３のいずれか１つに記載のモールドパッケージ。
JP2014010397A 2014-01-23 2014-01-23 モールドパッケージ Expired - Fee Related JP6194804B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014010397A JP6194804B2 (ja) 2014-01-23 2014-01-23 モールドパッケージ
PCT/JP2015/000074 WO2015111376A1 (ja) 2014-01-23 2015-01-09 モールドパッケージ
CN201580005263.4A CN106415825B (zh) 2014-01-23 2015-01-09 模塑封装
US15/104,255 US9601442B2 (en) 2014-01-23 2015-01-09 Half-mold type mold package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014010397A JP6194804B2 (ja) 2014-01-23 2014-01-23 モールドパッケージ

Publications (3)

Publication Number Publication Date
JP2015138907A true JP2015138907A (ja) 2015-07-30
JP2015138907A5 JP2015138907A5 (ja) 2016-03-10
JP6194804B2 JP6194804B2 (ja) 2017-09-13

Family

ID=53681191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014010397A Expired - Fee Related JP6194804B2 (ja) 2014-01-23 2014-01-23 モールドパッケージ

Country Status (4)

Country Link
US (1) US9601442B2 (ja)
JP (1) JP6194804B2 (ja)
CN (1) CN106415825B (ja)
WO (1) WO2015111376A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10796976B2 (en) 2018-10-31 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167801A (ja) * 1997-08-12 1999-03-09 Apic Yamada Kk 基板用モールド金型
JPH11340378A (ja) * 1998-05-22 1999-12-10 Sanken Electric Co Ltd 半導体発光装置の製造方法
US6028774A (en) * 1997-06-18 2000-02-22 Samsung Electronics Co., Ltd. Base cards and IC cards using the same
JP2003304004A (ja) * 2002-04-11 2003-10-24 Citizen Electronics Co Ltd 光伝送チップ及び取付構造
JP2010141295A (ja) * 2008-10-20 2010-06-24 United Test & Assembly Center Ltd 基板上シュリンクパッケージ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386061B1 (ko) 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
JPH1020483A (ja) 1996-06-28 1998-01-23 Toppan Printing Co Ltd 感光性樹脂組成物
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
FI119400B (fi) * 2003-03-14 2008-10-31 Outotec Oyj Menetelmä prosessin säätämiseksi
JP2006269486A (ja) * 2005-03-22 2006-10-05 Renesas Technology Corp 半導体装置の製造方法
JP5051189B2 (ja) * 2009-07-10 2012-10-17 アイシン・エィ・ダブリュ株式会社 電子回路装置
JP5794156B2 (ja) 2012-01-24 2015-10-14 株式会社デンソー モールドパッケージの製造方法
JP6115505B2 (ja) 2013-06-21 2017-04-19 株式会社デンソー 電子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028774A (en) * 1997-06-18 2000-02-22 Samsung Electronics Co., Ltd. Base cards and IC cards using the same
JPH1167801A (ja) * 1997-08-12 1999-03-09 Apic Yamada Kk 基板用モールド金型
JPH11340378A (ja) * 1998-05-22 1999-12-10 Sanken Electric Co Ltd 半導体発光装置の製造方法
JP2003304004A (ja) * 2002-04-11 2003-10-24 Citizen Electronics Co Ltd 光伝送チップ及び取付構造
JP2010141295A (ja) * 2008-10-20 2010-06-24 United Test & Assembly Center Ltd 基板上シュリンクパッケージ

Also Published As

Publication number Publication date
CN106415825A (zh) 2017-02-15
JP6194804B2 (ja) 2017-09-13
CN106415825B (zh) 2019-04-19
US20160293555A1 (en) 2016-10-06
WO2015111376A1 (ja) 2015-07-30
US9601442B2 (en) 2017-03-21

Similar Documents

Publication Publication Date Title
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP4705881B2 (ja) リードフレーム及びそれを用いた半導体装置
US20140048918A1 (en) Semiconductor device and method of manufacturing the same
US20140042609A1 (en) Semiconductor device and method of manufacturing the same
JP5731404B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP2015185622A (ja) 電子素子実装用基板及び電子装置
JP6677616B2 (ja) 半導体装置の製造方法
JP2009170476A (ja) 半導体装置および半導体装置の製造方法
JP2010050406A (ja) 半導体装置、半導体装置製造方法、および電子機器
JP6048238B2 (ja) 電子装置
WO2016067664A1 (ja) 電子デバイス及びその製造方法
JP6406121B2 (ja) 高周波高出力デバイス
JP6194804B2 (ja) モールドパッケージ
US9196590B2 (en) Perforated electronic package and method of fabrication
JP5949667B2 (ja) モールドパッケージおよびその製造方法
WO2018181871A1 (ja) モジュール
JP2016146458A (ja) 半導体装置
JP2010080567A (ja) 多数個取り配線基板および配線基板ならびに電子装置
US20220385266A1 (en) Electronic component housing package, electronic device, and electronic module
US20230007777A1 (en) Electronic component housing package, electronic device, and electronic module
JP5458476B2 (ja) モールドパッケージおよびその製造方法
WO2011049234A1 (ja) 基板およびそれを用いた回路装置の製造方法
JP2015056540A (ja) 半導体装置及びその製造方法
JP4695672B2 (ja) 半導体装置
JP2020202292A (ja) 半導体装置、および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170731

R151 Written notification of patent or utility model registration

Ref document number: 6194804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees