JP5794156B2 - モールドパッケージの製造方法 - Google Patents
モールドパッケージの製造方法 Download PDFInfo
- Publication number
- JP5794156B2 JP5794156B2 JP2012011703A JP2012011703A JP5794156B2 JP 5794156 B2 JP5794156 B2 JP 5794156B2 JP 2012011703 A JP2012011703 A JP 2012011703A JP 2012011703 A JP2012011703 A JP 2012011703A JP 5794156 B2 JP5794156 B2 JP 5794156B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- wiring board
- mold resin
- hole
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
封止工程では、配線基板(10)の他面(12)側の凸部(40)の最も厚い部分を支持面(104)に接触させた状態で、モールド樹脂(30)の充填を行うことにより、モールド樹脂(30)を、配線基板(10)の一面(11)側から貫通孔(42)を介して他面(12)側の凹部(41)に回り込ませ、当該凹部(41)に回り込んだモールド樹脂(30)が、当該凸部(40)の最も厚い部分と同一平面に位置するように、当該凹部(41)をモールド樹脂(30)で埋めるものであり、
用意工程にて用意される配線基板(10)において、貫通孔(42)は、配線基板(10)の一面(11)側の開口部が他面(12)側の開口部よりも封止工程におけるモールド樹脂(30)の流れ方向の上流側に位置するように、配線基板(10)の他面(12)から配線基板(10)の厚さ方向に対して傾斜した方向に延びて一面(11)に到達するものとされていることを特徴とする。
封止工程では、配線基板(10)の他面(12)側の凸部(40)の最も厚い部分を支持面(104)に接触させた状態で、モールド樹脂(30)の充填を行うことにより、モールド樹脂(30)を、配線基板(10)の一面(11)側から貫通孔(42)を介して他面(12)側の凹部(41)に回り込ませ、当該凹部(41)に回り込んだモールド樹脂(30)が、当該凸部(40)の最も厚い部分と同一平面に位置するように、当該凹部(41)をモールド樹脂(30)で埋めるものであり、
用意工程にて用意される配線基板(10)において、配線基板(10)の一面(11)側には、封止工程にて前記配線基板(10)の一面(11)側を流れるモールド樹脂(30)を、貫通孔(42)に案内するように突出した形状をなす案内部材(13a、20a)が設けられていることを特徴とする。
図1は、本発明の第1実施形態に係るモールドパッケージS1の概略構成を示す図であり、図1において(a)は概略断面図、(b)は(a)において矢印A方向から視たときの概略平面図である。
しかし、この方法では、図1のように凹部41の外周全体が凸部40で囲まれている場合、特殊な金型形状を要する。その点、本製造方法によれば、通常の金型形状によって、他面12側へのモールド樹脂30の回り込みを行うことができる。
図6は、本発明の第2実施形態に係るモールドパッケージS2の概略構成を示す図であり、図6において(a)は概略断面図、(b)は(a)において矢印B方向から視たときの概略平面図であり、配線基板10の他面12側のモールド樹脂30は省略してある。ここでは、上記第1実施形態との相違点を中心に述べることとする。
図7は、本発明の第3実施形態に係るモールドパッケージS3の概略断面構成を示す図である。ここでは、上記第1実施形態との相違点を中心に述べることとする。上記図1では、貫通孔42は、配線基板10の厚さ方向に平行な方向、すなわち配線基板10の両板面11、12に垂直な方向に延びる孔であった。
図8は、本発明の第4実施形態に係るモールドパッケージS4の概略断面構成を示す図である。ここでは、上記第1実施形態との相違点を中心に述べることとする。
図9は、本発明の第5実施形態に係るモールドパッケージS5における配線基板10の一面11側の概略平面構成を示す図であり、モールド樹脂30を省略した構成を示している。ここでは、上記第1実施形態との相違点を中心に述べることとする。
図9に示される例では、案内部材13aは、一面側導体パターン13と同様の材質よりなる導体パターンとして構成されている。ここでは、配線基板10の一面11において、案内部材13aは、貫通孔42よりも封止工程のモールド樹脂30の流れ方向Yの下流側に位置し、貫通孔42の周に沿った半円の平面形状をなしている。
なお、配線基板10の他面12の凸部40、凹部41は、上記各実施形態のようなレジスト膜16によって構成されるものに限定されないことはもちろんであり、これら以外にも、たとえば配線基板10の他面12を構成する各種の膜や配線等により、当該他面12の凹凸が構成されてもよい。
11 配線基板の一面
12 配線基板の他面
13a 案内部材としての導体パターン
20 電子部品
20a 案内部材としての電子部品
30 モールド樹脂
40 凸部
41 凹部
42 貫通孔
100 金型
104 金型の支持面
Claims (2)
- 一面(11)側に電子部品(20)が搭載され、他面(12)が凹凸を有する面とされた配線基板(10)を用意する用意工程と、
平坦面としての支持面(104)を有する金型(100)内に前記配線基板(10)を投入し、前記配線基板(10)の他面(12)側を前記支持面(104)に接触させて前記配線基板(10)を前記金型(100)に支持させた状態で、前記金型(100)内にモールド樹脂(30)を充填することにより、前記電子部品(20)とともに前記配線基板(10)の一面(11)側を前記モールド樹脂(30)で封止する封止工程と、を備えるハーフモールドタイプのモールドパッケージの製造方法において、
前記用意工程では、前記配線基板(10)として、当該他面(12)の凹部(41)に対応する部位に、当該他面(12)側から当該一面(11)側に貫通する貫通孔(42)が設けられたものを用意し、
前記封止工程では、前記配線基板(10)の他面(12)側の凸部(40)の最も厚い部分を前記支持面(104)に接触させた状態で、前記モールド樹脂(30)の充填を行うことにより、前記モールド樹脂(30)を、前記配線基板(10)の一面(11)側から前記貫通孔(42)を介して他面(12)側の凹部(41)に回り込ませ、
当該凹部(41)に回り込んだ前記モールド樹脂(30)が、当該凸部(40)の最も厚い部分と同一平面に位置するように、当該凹部(41)を前記モールド樹脂(30)で埋めるものであり、
前記用意工程にて用意される前記配線基板(10)において、前記貫通孔(42)は、前記配線基板(10)の一面(11)側の開口部が他面(12)側の開口部よりも前記封止工程における前記モールド樹脂(30)の流れ方向の上流側に位置するように、前記配線基板(10)の他面(12)から前記配線基板(10)の厚さ方向に対して傾斜した方向に延びて一面(11)に到達するものとされていることを特徴とするモールドパッケージの製造方法。 - 一面(11)側に電子部品(20)が搭載され、他面(12)が凹凸を有する面とされた配線基板(10)を用意する用意工程と、
平坦面としての支持面(104)を有する金型(100)内に前記配線基板(10)を投入し、前記配線基板(10)の他面(12)側を前記支持面(104)に接触させて前記配線基板(10)を前記金型(100)に支持させた状態で、前記金型(100)内にモールド樹脂(30)を充填することにより、前記電子部品(20)とともに前記配線基板(10)の一面(11)側を前記モールド樹脂(30)で封止する封止工程と、を備えるハーフモールドタイプのモールドパッケージの製造方法において、
前記用意工程では、前記配線基板(10)として、当該他面(12)の凹部(41)に対応する部位に、当該他面(12)側から当該一面(11)側に貫通する貫通孔(42)が設けられたものを用意し、
前記封止工程では、前記配線基板(10)の他面(12)側の凸部(40)の最も厚い部分を前記支持面(104)に接触させた状態で、前記モールド樹脂(30)の充填を行うことにより、前記モールド樹脂(30)を、前記配線基板(10)の一面(11)側から前記貫通孔(42)を介して他面(12)側の凹部(41)に回り込ませ、
当該凹部(41)に回り込んだ前記モールド樹脂(30)が、当該凸部(40)の最も厚い部分と同一平面に位置するように、当該凹部(41)を前記モールド樹脂(30)で埋めるものであり、
前記用意工程にて用意される前記配線基板(10)において、前記配線基板(10)の一面(11)側には、前記封止工程にて前記配線基板(10)の一面(11)側を流れる前記モールド樹脂(30)を、前記貫通孔(42)に案内するように突出した形状をなす案内部材(13a、20a)が設けられていることを特徴とするモールドパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012011703A JP5794156B2 (ja) | 2012-01-24 | 2012-01-24 | モールドパッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012011703A JP5794156B2 (ja) | 2012-01-24 | 2012-01-24 | モールドパッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013152971A JP2013152971A (ja) | 2013-08-08 |
JP5794156B2 true JP5794156B2 (ja) | 2015-10-14 |
Family
ID=49049130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012011703A Expired - Fee Related JP5794156B2 (ja) | 2012-01-24 | 2012-01-24 | モールドパッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5794156B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6098467B2 (ja) * | 2013-10-08 | 2017-03-22 | 株式会社デンソー | 電子装置の製造方法 |
JP6194804B2 (ja) | 2014-01-23 | 2017-09-13 | 株式会社デンソー | モールドパッケージ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0562037U (ja) * | 1992-01-28 | 1993-08-13 | シチズン時計株式会社 | 樹脂封止半導体装置 |
JP3497744B2 (ja) * | 1998-10-12 | 2004-02-16 | 松下電器産業株式会社 | 樹脂封止型半導体装置及びその製造方法 |
JP2002335020A (ja) * | 2001-05-10 | 2002-11-22 | Nichia Chem Ind Ltd | 発光装置 |
JP5135835B2 (ja) * | 2007-03-16 | 2013-02-06 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
-
2012
- 2012-01-24 JP JP2012011703A patent/JP5794156B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013152971A (ja) | 2013-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5265183B2 (ja) | 半導体装置 | |
JP5400094B2 (ja) | 半導体パッケージ及びその実装方法 | |
KR102100209B1 (ko) | 배선 기판 | |
JP5290215B2 (ja) | 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法 | |
KR20220110457A (ko) | 회로 기판 | |
JP5794156B2 (ja) | モールドパッケージの製造方法 | |
JP2009252894A (ja) | 半導体装置 | |
JP5949667B2 (ja) | モールドパッケージおよびその製造方法 | |
JPWO2009150820A1 (ja) | 半導体装置とその製造方法 | |
JP6111832B2 (ja) | 多層基板およびこれを用いた電子装置、電子装置の製造方法 | |
TWI635589B (zh) | 半導體結構 | |
JP4942452B2 (ja) | 回路装置 | |
CN113811097B (zh) | 具有高反射率的电路板及其制备方法 | |
JP2011003818A (ja) | モールドパッケージ | |
JP5983523B2 (ja) | 多層基板およびこれを用いた電子装置、電子装置の製造方法 | |
JP5062376B1 (ja) | 電子部品実装基板の製造方法 | |
JP6011472B2 (ja) | 基板、およびこれを用いた電子装置 | |
EP1897424B1 (en) | Warpage preventing substrates and method of making same | |
JP2013149674A (ja) | モールドパッケージおよびその製造方法 | |
JP2017204536A (ja) | 電子装置及びその製造方法 | |
TWI587459B (zh) | Semiconductor device | |
JP2006093465A (ja) | 樹脂封止型電子装置およびその製造方法 | |
KR102301236B1 (ko) | 인쇄회로기판 | |
JP2012119361A (ja) | 配線基板 | |
JP2007234673A (ja) | 電子装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150714 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150727 |
|
LAPS | Cancellation because of no payment of annual fees |