JP5949667B2 - モールドパッケージおよびその製造方法 - Google Patents

モールドパッケージおよびその製造方法 Download PDF

Info

Publication number
JP5949667B2
JP5949667B2 JP2013116855A JP2013116855A JP5949667B2 JP 5949667 B2 JP5949667 B2 JP 5949667B2 JP 2013116855 A JP2013116855 A JP 2013116855A JP 2013116855 A JP2013116855 A JP 2013116855A JP 5949667 B2 JP5949667 B2 JP 5949667B2
Authority
JP
Japan
Prior art keywords
mold
resin
substrate
wiring
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013116855A
Other languages
English (en)
Other versions
JP2014236114A (ja
Inventor
賢吾 岡
賢吾 岡
祐紀 眞田
祐紀 眞田
竹中 正幸
正幸 竹中
慎也 内堀
慎也 内堀
太助 福田
太助 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013116855A priority Critical patent/JP5949667B2/ja
Priority to CN201480030174.0A priority patent/CN105264657B/zh
Priority to US14/893,987 priority patent/US9646907B2/en
Priority to PCT/JP2014/002847 priority patent/WO2014196172A1/ja
Publication of JP2014236114A publication Critical patent/JP2014236114A/ja
Application granted granted Critical
Publication of JP5949667B2 publication Critical patent/JP5949667B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、基板の一面および当該一面上の配線をモールド樹脂で封止するとともに、配線が当該モールド樹脂の外郭に位置する端部を跨ぐようにモールド樹脂で封止されている構成を有するモールドパッケージ、および、そのようなモールドパッケージの製造方法に関する。
一般に、この種のモールドパッケージとしては、一面と他面とが表裏の関係にある基板と、基板の一面上に突出して設けられた配線と、基板の一面上に設けられ基板の一面および配線を封止するモールド樹脂と、を備えたものが提案されている(たとえば、特許文献1参照)。
ここで、さらに、このパッケージにおいては、配線がモールド樹脂の外郭に位置する端部を跨ぐように、当該配線がモールド樹脂で封止されている。つまり、モールド樹脂の端部が、配線上を横断しており、それによって、配線の一部がモールド樹脂より露出し、残部がモールド樹脂に封止されている。
特開2003−229443号公報
本発明者は、この種のモールドパッケージについて、図7(a)、(b)に示されるような試作検討を行った。その結果、モールド樹脂30の形成に関して、次のような問題が生じることがわかった。
図7に示されるように、一面11と他面12とが表裏の関係にある基板10において、基板10の一面11上には、間隔を有して配列する複数個の配線20が突出して設けられている。そして、これら基板10の一面11および複数個の配線20は、モールド樹脂30で封止されるようになっている。
ここで、モールド樹脂30の外郭に位置する端部31は、複数個の配線20上を当該配線の配列方向に横断している。これによって、各配線20の一端側がモールド樹脂30の内部に位置し、各配線20の他端側がモールド樹脂30の端部31の外側に位置するようになっている。
ここで、一般的には、複数個の配線20は、ポリイミド等の電気絶縁性の膜よりなる保護膜P1で被覆されている。この保護膜P1は、配線20を被覆するとともに、基板10の一面11のうち配線20に隣り合う部位すなわち配線20間に位置する部位を被覆しており、この保護膜P1上にモールド樹脂30が設けられるようになっている。
このようなモールド樹脂30による封止形態は、モールド樹脂30の外形に対応するキャビティ103を有する成型用の金型100を用いて形成される。このモールド工程は、基板10の一面11におけるモールド樹脂30から露出することになる部分に、金型100を密着させた状態で行う。
しかし、従来では、図7に示されるように、金型100を密着させる部分には、配線20による凹凸が存在するので、金型100と基板10との間に隙間S1が生じ、モールド工程時に、この隙間S1からモールド樹脂30が漏れる可能性がある。このようなモールド樹脂30の漏れは、本来、モールド樹脂30が存在すべきでない部位にて樹脂バリとして存在し、問題となる。
本発明は、上記問題に鑑みてなされたものであり、基板の一面および当該一面上の配線をモールド樹脂で封止するとともに、配線が当該モールド樹脂の外郭に位置する端部を跨ぐようにモールド樹脂で封止されている構成を有するモールドパッケージにおいて、モールド樹脂の端部からはみ出す樹脂バリの発生を極力防止することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、一面(11)と他面(12)とが表裏の関係にある基板(10)と、基板の一面上に突出して設けられた配線(20)と、基板の一面上に設けられ、基板の一面および配線を封止するモールド樹脂(30)と、を備え、
配線において一部がモールド樹脂より露出し、残部がモールド樹脂に封止されるように、モールド樹脂の外郭に位置する端部(31)が、配線上を横断しており、
基板の一面とモールド樹脂の端部との間には、配線および基板の一面のうち配線に隣り合う部位を被覆する一体物としての樹脂膜(50)が、モールド樹脂の端部の外側から前記モールド樹脂の内部に渡って設けられており、
樹脂膜のうちモールド樹脂の端部の外側に位置する第2の部位(52)の上面(52a)は、モールド樹脂の内部に位置する第1の部位(51)の上面(51a)に対して、段差(53)を介して低くなっており、第2の部位の上面の方が、第1の部位の上面よりも配線による凹凸が小さいものとされていることを特徴とする。
本発明によれば、樹脂膜の第2の部位の上面を配線による凹凸が小さいものとすることで、この第2の部位の上面にて金型との密着性を確保できるから、モールド樹脂の端部からはみ出す樹脂バリの発生を極力防止することができる。
また、請求項3に記載の発明では、一面(11)と他面(12)とが表裏の関係にある基板(10)と、基板の一面上に突出して設けられた配線(20)と、基板の一面上に設けられ、基板の一面および配線を封止するモールド樹脂(30)と、を備え、配線において一部がモールド樹脂より露出し、残部がモールド樹脂に封止されるように、モールド樹脂の外郭に位置する端部(31)が、配線上を横断しており、
基板の一面とモールド樹脂の端部との間には、配線および基板の一面のうち配線に隣り合う部位を被覆する一体物としての樹脂膜(50)が、モールド樹脂の端部の外側からモールド樹脂の内部に渡って設けられているモールドパッケージの製造方法であって、さらに、以下の工程を備えるものである。
すなわち、請求項3の製造方法では、配線を有する基板を用意する用意工程と、基板の一面のうちモールド樹脂の端部となる部位上に、樹脂膜を形成する樹脂膜工程と、モールド樹脂の外形に対応するキャビティ(103)を有する成型用の金型(100)内に、樹脂膜が形成された基板を設置し、基板の一面上にモールド樹脂を形成することにより、樹脂膜を介してモールド樹脂の端部が配線上を横断している状態を形成するモールド工程と、を備える。
さらに、請求項3の製造方法では、モールド工程では、樹脂膜のうちモールド樹脂の端部の外側に位置する第2の部位(52)に金型を密着させて第2の部位を押し潰すことにより、第2の部位の上面(52a)を、樹脂膜のうちモールド樹脂の内部に位置する第1の部位(51)の上面(51a)に対して段差(53)を介して低くするとともに、当該金型の押し潰しによって、第2の部位の上面の方を、第1の部位の上面に比べて複数個の配線による凹凸が小さいものとした後、金型へ前記モールド樹脂を充填することを特徴とする。
それによれば、モールド工程時において、樹脂膜のうち第1の部位は金型に接触せずにキャビティに位置した状態となり、この状態で、第2の部位は金型にて押し潰される。この押し潰しによって、樹脂膜は、第2の部位では、下地である配線による凹凸が大幅に平坦化された状態で金型と密着するので、モールド樹脂の漏れが抑制される。
さらに、本発明では、樹脂膜のうち第1の部位と第2の部位との間に位置する段差も金型と密着した状態となるため、モールド樹脂の漏れ経路としては、この段差を回り込むような曲がった経路となり、直線状の経路に比べて大幅に漏れを抑制できる。
このように、本発明によれば、モールド工程時にて、当該配線による凹凸に起因する金型と基板との隙間から、モールド樹脂が漏れるのを抑制できる。よって、本発明によれば、モールド樹脂の端部からはみ出す樹脂バリの発生を極力防止することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
(a)は、本発明の第1実施形態にかかるモールドパッケージを示す概略断面図であり、(b)は(a)中のA部の拡大図である。 図1(a)の上視概略平面図である。 (a)は図2中のB部の拡大図であり、(b)は(a)中のC矢視側面図である。 (a)は、上記第1実施形態にかかるモールドパッケージの製造方法におけるモールド工程を示す概略断面図であり、(b)は(a)中の樹脂膜近傍における押し潰し前の状態を示す拡大図、(c)は(a)中の樹脂膜近傍における押し潰し後の状態を示す拡大図である。 本発明の第2実施形態にかかるモールドパッケージを示す概略断面図である。 本発明の第3実施形態にかかるモールドパッケージの要部を示す概略断面図である。 (a)は、本発明者の試作としてのモールド工程を示す概略断面図であり、(b)は(a)中のD矢視図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態にかかるモールドパッケージについて、図1〜図3を参照して述べる。なお、図2では、配線20について省略しており、図3(a)ではモールド樹脂30の端部31を一点鎖線で示し、図3(b)ではモールド樹脂30を省略している。このモールドパッケージは、たとえば自動車などの車両に搭載され、車両用の各種装置を駆動するための装置として適用されるものである。
本実施形態のモールドパッケージは、大きくは、一面11と他面12とが表裏の関係にある基板10と、基板10の一面11上に突出して設けられた配線20、21と、基板10の一面11および配線20を封止するモールド樹脂30と、を備えて構成されている。ここで、本実施形態では、さらに、基板10の一面11上に電子部品40、41が搭載されており、この電子部品40、41もモールド樹脂30で封止されている。
モールド樹脂30は、基板10の一面11上に設けられ、配線20および電子部品40、41とともに当該一面11を封止している。そして、基板10の他面12はモールド樹脂30より露出している。このように、本実施形態のモールドパッケージは、典型的なハーフモールドタイプのパッケージである。
本実施形態の基板10は、エポキシ樹脂やガラスエポキシ樹脂等の樹脂をベースとして構成されるプリント基板である。ここでは、図2に示されるように、基板10は平面矩形をなす。
また、配線20、21は、基板10の一面11上においてモールド樹脂30の外郭に位置する端部31を跨ぐように配置された第1の配線20と、全体がモールド樹脂30内に位置する第2の配線21とよりなる。
つまり、第1の配線20は、モールド樹脂30の内部から外部に渡って連続して配置されているものである。ここでは、第1の配線20は、基板10の一面11においてモールド樹脂30で封止された中央側からモールド樹脂30より露出する周辺部側まで延びている。
これら配線20、21は、Cu等の金属導体よりなる。ここで、第1の配線20は、図3に示されるように、間隔を有して配列する複数個のものよりなる。そして、モールド樹脂30の外郭に位置する端部31が、複数個の第1の配線20上を当該配線20の配列方向に横断している。
つまり、モールド樹脂30の端部31は、各第1の配線20の中間部分の上を横断している。これによって、各第1の配線20においては、基板10の端部寄りに位置する部分がモールド樹脂30より露出し、基板10の中央寄りに位置する残部がモールド樹脂30に封止されている。
また、電子部品40、41としては、基板10の一面11上に搭載可能な表面実装部品、あるいはスルーホール実装部品などが挙げられる。ここでは、電子部品は、ICチップ40と受動素子41とが示されている。
ICチップ40は、はんだやAgペースト等の図示しないマウント材や、AuやAl等のボンディングワイヤ42によって配線20、21に接合されている。また、受動素子41は、コンデンサや抵抗等であり、これも図示しない上記マウント材によって配線20、21に接合されている。
また、モールド樹脂30は、エポキシ樹脂等の典型的なモールド材料よりなり、必要に応じて、当該樹脂中にアルミナやシリカ等のフィラーが含有されたものである。このモールド樹脂30は、トランスファーモールド法やコンプレッションモールド法等により形成される。
このモールド樹脂30は、平面サイズが基板10と同等か、もしくは一回り小さい板状をなす。ここでは、図2に示されるように、モールド樹脂30は平面矩形をなしており、モールド樹脂30の端部31は、当該矩形における4辺の部分に相当する。
そして、図1〜図3に示されるように、基板10の一面11とモールド樹脂30の端部31との間には、一体物としての樹脂膜50が、モールド樹脂30の端部31の外側からモールド樹脂30の内部に渡って設けられている。
そして、この樹脂膜50は、複数個の第1の配線20を被覆するとともに、基板10の一面11のうち配線20に隣り合う部位すなわち配線20間に位置する部位を被覆している。
ここでは、樹脂膜50は、図2に示されるように、平面矩形のモールド樹脂30の端部31に沿って矩形額縁状の平面パターンにて配置されている。ここで、樹脂膜50のうちモールド樹脂30の内部に位置する部位を第1の部位51とし、モールド樹脂30の端部31の外側に位置する部位を第2の部位52とする。
そして、図1、図3に示されるように、樹脂膜50における第1の部位51と第2の部位52との境界部分、すなわち、モールド樹脂30の端部31と一致する部分には、段差53が形成されている。ここでは、モールド樹脂30の端部31と段差53とは、基板10の一面11に略垂直な同一平面に位置している。そして、第2の部位52の上面52aは、第1の部位51の上面51aに対して、段差53を介して低くなっている。
さらに、本実施形態では、第2の部位52の上面52aの方が、第1の部位51の上面51aよりも第1の配線20による凹凸が小さいものとされている。具体的には、図3に示されるように、第1の部位51の上面51aは、複数個の第1の配線20による凹凸形状を承継した起伏を有するものであり、それに比べて、第2の部位52の上面52aは当該起伏が極力低減されて平坦面に近い形状とされている。
上記したように、樹脂膜50は、一体物であるが、一体物とは、上記した第1の部位51と第2の部位52とが単一部品、つまり同一材質の単層よりなるものである。具体的には、樹脂膜50は、ポリイミド、アクリル樹脂、エポキシ樹脂等の樹脂を塗布して硬化することにより形成されている。また、熱応力の緩和という点では、樹脂膜50の弾性率は、たとえば10GPA以下が望ましい。
ここで、図1(b)中に示される樹脂膜50の各寸法について、限定するものではないが、一例を述べておく。第1の部位51の幅W1は0.2mm以上、第2の部位52の幅W2も0.2mm以上である。また、第1の部位51の厚さ(膜厚)d1は数十μm以上であり、段差53の高さd2は1μm以上、好ましくは5μm以上とする。
次に、本実施形態にかかるモールドパッケージの製造方法について、図4を参照して述べる。まず、用意工程では、配線20、21を有する基板10を用意する。この用意工程は、たとえば典型的なプリント基板の製造方法により行える。
次に、基板10の一面11のうちモールド樹脂30の端部31となる部位上に、樹脂膜50を形成する樹脂膜工程を行う。この樹脂膜工程は、たとえば印刷やディスペンス等により樹脂膜50を塗布し、これを硬化することで行える。
これにより、樹脂膜50が複数個の第1の配線20を被覆するとともに、基板10の一面11のうち配線20間に位置する部位を被覆した状態となる。なお、ここでは、樹脂膜50は、図4(b)に示されるように、第1の部位51と第2の部位52との間には段差53は存在せず高低差が生じていない。
次に、部品搭載工程にて、電子部品40、41を基板10の一面11上に搭載し、必要に応じてワイヤボンディング等を行う。これにより、電子部品40、41の基板10への実装がなされる。なお、この部品搭載工程と樹脂膜工程とは、実行順序が逆であってもよい。
この後、図4に示されるモールド工程を行う。このモールド工程では、モールド樹脂30の外形に対応するキャビティ103を有する成型用の金型100を用いる。この金型100は、典型的な樹脂成形用のもので、脱着可能な上型101と下型102とを合致させることにより、上下型101、102間にキャビティ103を形成するものである。
そして、モールド工程では、図4(a)に示されるように、金型100内に、樹脂膜50が形成され電子部品40、41が実装された基板10を設置する。このとき、図4(b)に示されるように、樹脂膜50のうち第2の部位52に金型100の上型101を密着させ、さらに図4(c)に示されるように、上型101で第2の部位52を上方から押し潰す。
そして、この押し潰しにより、樹脂膜50における第1の部位51と第2の部位52との境界部分、すなわち、モールド樹脂30の端部31と一致する部分に、段差53を形成する。
これにより、図4(c)に示されるように、第2の部位52の上面52aが、第1の部位51の上面51aに対して段差53を介して低くされる。逆に言えば、第2の部位52の上面52aを低部として、第1の部位51の上面51aが、第2の部位52の上面52aよりも高くなった高部とされる。
また、この押し潰しによって、第2の部位52の上面52aは平坦化され、第1の部位51の上面51aに比べて第1の配線20による凹凸が小さいものとなる。こうして、金型100による樹脂膜50の押し潰しを行った状態で、キャビティ103内にモールド樹脂30を充填する。
これにより、基板10の一面11上にモールド樹脂30が形成される。そして、モールド樹脂30の端部31が樹脂膜50を介して複数個の第1の配線20上を当該配線の配列方向に横断している状態が、形成される。その後は、モールド樹脂30が形成された基板10を、金型100から取り出す。ここまでがモールド工程であり、これにより、本実施形態のモールドパッケージができあがる。
ところで、上記実施形態によれば、モールド工程時において、樹脂膜50のうち第1の部位51は金型100の上型101に接触せずにキャビティ103に位置した状態となり、この状態で、第2の部位52は上型101にて押し潰される。
この押し潰しによって、樹脂膜50は、第2の部位52では、下地である第1の配線20による凹凸が大幅に平坦化された状態で上型101と密着するので、モールド樹脂30の漏れが抑制される。
さらに、本実施形態では、図4に示されるように、樹脂膜50のうち第1の部位51と第2の部位52との間に位置する段差53も、上型101と密着した状態となる。そのため、モールド樹脂30の漏れ経路としては、この段差53を回り込むような曲がった経路となり、直線状の経路に比べて大幅に漏れを抑制することができる。
このように、本実施形態によれば、モールド工程時にて、第1の配線20による凹凸に起因する金型100と基板10との隙間から、モールド樹脂30が漏れるのを抑制できる。そのため、モールド樹脂30の端部31からはみ出す樹脂バリの発生を極力防止することができる。
また、モールド工程における上記押し潰しの際に、樹脂膜50の変形によって樹脂膜50直下の第1の配線20や基板10への荷重が緩和されるので、これらへのダメージが低減されるという利点もある。
また、従来では、モールド樹脂と基板との線膨張係数差に起因する応力の集中点は、上記図7(a)に示されるように、モールド樹脂30の端部31と基板10との界面K1であった。これに対して、本実施形態のモールドパッケージによれば、当該応力の集中点は、図1(b)に示されるように、一体物である樹脂膜50における段差53と第2の部位52の上面52aとが交差する角部54となる。
そのため、本実施形態によれば、モールド樹脂30の端部31への上記応力の集中を回避することができ、モールド樹脂30の剥離を抑制しやすくなるという利点がある。そして、この点を鑑みれば、樹脂膜50はモールド樹脂30よりも弾性率が低く軟らかいものであること、また、段差53の高さd2は1μm以上、好ましくは5μm以上であることが望ましい。
また、樹脂膜50の弾性率が小さく樹脂膜50が軟らかいほど、あるいは、樹脂膜50が厚いほど、モールド工程における上記押し潰しによる樹脂膜50の変形が大きくなり、第2の部位52の上面52aの平坦性が向上する傾向にある。このことを考慮して、樹脂膜50の弾性率や厚さは、適宜決められる。
(第2実施形態)
本発明の第2実施形態にかかるモールドパッケージについて、図5を参照して、上記第1実施形態との相違点を中心に述べることとする。
図5に示されるように、本実施形態では、モールド樹脂30の外部において、樹脂膜50のうち第2の部位52よりもモールド樹脂30の端部31から離れた部位が、第2の部位52の上面52aよりも突出した突起部55とされている。このような突起部55を有する樹脂膜50は、たとえば、モールド工程において突起部55に応じた凹みを有する上型101を用いることにより、形成できる。
本実施形態によれば、モールド工程において、この突起部55がモールド樹脂30の漏れに対するダムの役割を果たす。具体的には、第2の部位52の上面52aまでモールド樹脂30が漏れ出したとしても、突起部55でモールド樹脂30の拡がりを阻止することが可能となる。
(第3実施形態)
本発明の第3実施形態にかかるモールドパッケージについて、図6を参照して述べる。図6に示されるように、更に第1の配線20と樹脂膜50との間に従来のような保護膜P1(上記図7参照)が介在していてもよい。なお、この保護膜P1を介在させる構造は、上記各実施形態に適用可能であることはもちろんである。
(他の実施形態)
なお、基板10としてはアルミナやシリカ等のセラミックよりなるセラミック基板であってもよい。
また、モールドパッケージとしては、基板10の一面11および当該一面11上の配線20をモールド樹脂で封止するとともに、配線20がモールド樹脂30の端部31を跨ぐようにモールド樹脂30で封止されている構成を備えたものであればよい。たとえば、基板10の一面11側だけでなく、更に基板10の他面12側もモールド樹脂30で封止されたものであってもよい。さらには、可能ならば、モールドパッケージとしては、電子部品40、41が省略された構成であってもよい。
また、上記実施形態のように、第1の配線20としては、複数個の配線20が間隔を有して配列されたものが典型的である。しかし、第1の配線20としては、一部がモールド樹脂30より露出し、残部がモールド樹脂30に封止されるように、モールド樹脂30の端部31が配線20の中間部分の上を横断しているものであればよく、可能ならば1個でもよい。この場合でも、当該1個の配線20とこれに隣り合う基板10の一面11の部分とで凹凸が形成されることは明らかである。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。
10 基板
20 第1の配線
30 モールド樹脂
31 モールド樹脂の端部
50 樹脂膜
51 樹脂膜の第1の部位
51a 第1の部位の上面
52 樹脂膜の第2の部位
52a 第2の部位の上面
53 樹脂膜の段差
100 金型
103 金型のキャビティ

Claims (4)

  1. 一面(11)と他面(12)とが表裏の関係にある基板(10)と、
    前記基板の一面上に突出して設けられた配線(20)と、
    前記基板の一面上に設けられ、前記基板の一面および前記配線を封止するモールド樹脂(30)と、を備え、
    前記配線において一部が前記モールド樹脂より露出し、残部が前記モールド樹脂に封止されるように、前記モールド樹脂の外郭に位置する端部(31)が、前記配線上を横断しており、
    前記基板の一面と前記モールド樹脂の端部との間には、前記配線および前記基板の一面のうち前記配線に隣り合う部位を被覆する一体物としての樹脂膜(50)が、前記モールド樹脂の端部の外側から前記モールド樹脂の内部に渡って設けられ、
    前記樹脂膜のうち前記モールド樹脂の端部の外側に位置する第2の部位(52)の上面(52a)は、前記モールド樹脂の内部に位置する第1の部位(51)の上面(51a)に対して、段差(53)を介して低くなっており、前記第2の部位の上面の方が、前記第1の部位の上面よりも前記配線による凹凸が小さいものとされていることを特徴とするモールドパッケージ。
  2. 前記樹脂膜のうち前記第2の部位よりも前記モールド樹脂の端部から離れた部位が、前記第2の部位の上面よりも突出した突起部(55)とされていることを特徴とする請求項1に記載のモールドパッケージ。
  3. 一面(11)と他面(12)とが表裏の関係にある基板(10)と、
    前記基板の一面上に突出して設けられた配線(20)と、
    前記基板の一面上に設けられ、前記基板の一面および前記配線を封止するモールド樹脂(30)と、を備え、
    前記配線において一部が前記モールド樹脂より露出し、残部が前記モールド樹脂に封止されるように、前記モールド樹脂の外郭に位置する端部(31)が、前記配線上を横断しており、
    前記基板の一面と前記モールド樹脂の端部との間には、前記配線および前記基板の一面のうち前記配線に隣り合う部位を被覆する一体物としての樹脂膜(50)が、前記モールド樹脂の端部の外側から前記モールド樹脂の内部に渡って設けられているモールドパッケージの製造方法であって、
    前記配線を有する前記基板を用意する用意工程と、
    前記基板の一面のうち前記モールド樹脂の端部となる部位上に、前記樹脂膜を形成する樹脂膜工程と、
    前記モールド樹脂の外形に対応するキャビティ(103)を有する成型用の金型(100)内に、前記樹脂膜が形成された前記基板を設置し、前記基板の一面上に前記モールド樹脂を形成することにより、前記樹脂膜を介して前記モールド樹脂の端部が前記配線上を横断している状態を形成するモールド工程と、を備え、
    前記モールド工程では、前記樹脂膜のうち前記モールド樹脂の端部の外側に位置する第2の部位(52)に前記金型を密着させて前記第2の部位を押し潰すことにより、前記第2の部位の上面(52a)を、前記樹脂膜のうち前記モールド樹脂の内部に位置する第1の部位(51)の上面(51a)に対して段差(53)を介して低くするとともに、
    当該金型の押し潰しによって、前記第2の部位の上面の方を、前記第1の部位の上面に比べて前記複数個の配線による凹凸が小さいものとした後、前記金型へ前記モールド樹脂を充填することを特徴とするモールドパッケージの製造方法。
  4. 前記モールド工程では、前記樹脂膜のうち前記第2の部位よりも前記モールド樹脂の端部から離れた部位が、前記第2の部位の上面よりも突出した突起部(55)とされるように、前記金型による前記第2の部位の押しつぶしを行うことを特徴とする請求項3に記載のモールドパッケージの製造方法。
JP2013116855A 2013-06-03 2013-06-03 モールドパッケージおよびその製造方法 Expired - Fee Related JP5949667B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013116855A JP5949667B2 (ja) 2013-06-03 2013-06-03 モールドパッケージおよびその製造方法
CN201480030174.0A CN105264657B (zh) 2013-06-03 2014-05-29 模塑封装以及其制造方法
US14/893,987 US9646907B2 (en) 2013-06-03 2014-05-29 Mold package and manufacturing method thereof
PCT/JP2014/002847 WO2014196172A1 (ja) 2013-06-03 2014-05-29 モールドパッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013116855A JP5949667B2 (ja) 2013-06-03 2013-06-03 モールドパッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2014236114A JP2014236114A (ja) 2014-12-15
JP5949667B2 true JP5949667B2 (ja) 2016-07-13

Family

ID=52007829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013116855A Expired - Fee Related JP5949667B2 (ja) 2013-06-03 2013-06-03 モールドパッケージおよびその製造方法

Country Status (4)

Country Link
US (1) US9646907B2 (ja)
JP (1) JP5949667B2 (ja)
CN (1) CN105264657B (ja)
WO (1) WO2014196172A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10031006B2 (en) * 2014-07-30 2018-07-24 Hitachi Automotive Systems, Ltd. Sensor including a printed circuit board with semiconductor parts having a first and second resin
JP6365360B2 (ja) * 2015-03-12 2018-08-01 株式会社デンソー 電子装置及びその製造方法
JP6668973B2 (ja) * 2016-06-28 2020-03-18 株式会社デンソー 電子装置、及び、電子装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291320A (ja) * 1992-04-07 1993-11-05 Japan Aviation Electron Ind Ltd 電子部品及びその製造方法
US5744084A (en) * 1995-07-24 1998-04-28 Lsi Logic Corporation Method of improving molding of an overmolded package body on a substrate
US6365979B1 (en) 1998-03-06 2002-04-02 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP3357301B2 (ja) * 1998-10-26 2002-12-16 松下電器産業株式会社 半導体パッケージ、その製造方法及び搬送フレーム
JP4075306B2 (ja) * 2000-12-19 2008-04-16 日立電線株式会社 配線基板、lga型半導体装置、及び配線基板の製造方法
JP2003229443A (ja) 2002-02-01 2003-08-15 Hitachi Ltd 半導体装置およびその製造方法
JPWO2005114730A1 (ja) 2004-05-20 2008-03-27 スパンション エルエルシー 半導体装置の製造方法および半導体装置
JP2006310537A (ja) 2005-04-28 2006-11-09 Matsushita Electric Ind Co Ltd 半導体装置
JP2006313801A (ja) * 2005-05-09 2006-11-16 Matsushita Electric Ind Co Ltd 配線基板およびモールド金型
JP2007157763A (ja) 2005-11-30 2007-06-21 Mitsumi Electric Co Ltd 回路モジュール
JP5878054B2 (ja) * 2012-03-27 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
US9646907B2 (en) 2017-05-09
CN105264657B (zh) 2017-10-03
JP2014236114A (ja) 2014-12-15
US20160133539A1 (en) 2016-05-12
WO2014196172A1 (ja) 2014-12-11
CN105264657A (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
US9087924B2 (en) Semiconductor device with resin mold
JP2002289733A (ja) 半導体装置
JP5949667B2 (ja) モールドパッケージおよびその製造方法
JP2013206947A (ja) 半導体装置の製造方法及び半導体装置
JP6365360B2 (ja) 電子装置及びその製造方法
JP4942452B2 (ja) 回路装置
JP5794156B2 (ja) モールドパッケージの製造方法
JP2010010569A (ja) 回路装置およびその製造方法
JP2008187144A (ja) 回路装置およびその製造方法
JP2013149674A (ja) モールドパッケージおよびその製造方法
JP6194804B2 (ja) モールドパッケージ
JP5233973B2 (ja) モールドパッケージの製造方法
JP5587464B2 (ja) 半導体装置の製造方法
JP5271982B2 (ja) 半導体装置
JP5974667B2 (ja) 電子装置
JP4760543B2 (ja) モールドパッケージおよびその製造方法
JP6810601B2 (ja) 電子装置の製造方法
JP6163886B2 (ja) モールドパッケージ
JP5741458B2 (ja) 半導体パッケージの実装方法
JP3918566B2 (ja) 半導体装置及びその製造方法
JP2007294637A (ja) 半導体装置の製造方法
JP2012186388A (ja) Led素子用リードフレーム基板およびその製造方法
JP2012069743A (ja) 半導体装置及びその製造方法
JP2007266386A (ja) 電子装置
JP2012186387A (ja) Ledパッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160523

R151 Written notification of patent or utility model registration

Ref document number: 5949667

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees