JP5949667B2 - モールドパッケージおよびその製造方法 - Google Patents
モールドパッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP5949667B2 JP5949667B2 JP2013116855A JP2013116855A JP5949667B2 JP 5949667 B2 JP5949667 B2 JP 5949667B2 JP 2013116855 A JP2013116855 A JP 2013116855A JP 2013116855 A JP2013116855 A JP 2013116855A JP 5949667 B2 JP5949667 B2 JP 5949667B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- resin
- substrate
- wiring
- mold resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000011347 resin Substances 0.000 claims description 206
- 229920005989 resin Polymers 0.000 claims description 206
- 239000000758 substrate Substances 0.000 claims description 79
- 238000000465 moulding Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 23
- 238000002360 preparation method Methods 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 230000035882 stress Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
配線において一部がモールド樹脂より露出し、残部がモールド樹脂に封止されるように、モールド樹脂の外郭に位置する端部(31)が、配線上を横断しており、
基板の一面とモールド樹脂の端部との間には、配線および基板の一面のうち配線に隣り合う部位を被覆する一体物としての樹脂膜(50)が、モールド樹脂の端部の外側から前記モールド樹脂の内部に渡って設けられており、
樹脂膜のうちモールド樹脂の端部の外側に位置する第2の部位(52)の上面(52a)は、モールド樹脂の内部に位置する第1の部位(51)の上面(51a)に対して、段差(53)を介して低くなっており、第2の部位の上面の方が、第1の部位の上面よりも配線による凹凸が小さいものとされていることを特徴とする。
基板の一面とモールド樹脂の端部との間には、配線および基板の一面のうち配線に隣り合う部位を被覆する一体物としての樹脂膜(50)が、モールド樹脂の端部の外側からモールド樹脂の内部に渡って設けられているモールドパッケージの製造方法であって、さらに、以下の工程を備えるものである。
本発明の第1実施形態にかかるモールドパッケージについて、図1〜図3を参照して述べる。なお、図2では、配線20について省略しており、図3(a)ではモールド樹脂30の端部31を一点鎖線で示し、図3(b)ではモールド樹脂30を省略している。このモールドパッケージは、たとえば自動車などの車両に搭載され、車両用の各種装置を駆動するための装置として適用されるものである。
本発明の第2実施形態にかかるモールドパッケージについて、図5を参照して、上記第1実施形態との相違点を中心に述べることとする。
本発明の第3実施形態にかかるモールドパッケージについて、図6を参照して述べる。図6に示されるように、更に第1の配線20と樹脂膜50との間に従来のような保護膜P1(上記図7参照)が介在していてもよい。なお、この保護膜P1を介在させる構造は、上記各実施形態に適用可能であることはもちろんである。
なお、基板10としてはアルミナやシリカ等のセラミックよりなるセラミック基板であってもよい。
20 第1の配線
30 モールド樹脂
31 モールド樹脂の端部
50 樹脂膜
51 樹脂膜の第1の部位
51a 第1の部位の上面
52 樹脂膜の第2の部位
52a 第2の部位の上面
53 樹脂膜の段差
100 金型
103 金型のキャビティ
Claims (4)
- 一面(11)と他面(12)とが表裏の関係にある基板(10)と、
前記基板の一面上に突出して設けられた配線(20)と、
前記基板の一面上に設けられ、前記基板の一面および前記配線を封止するモールド樹脂(30)と、を備え、
前記配線において一部が前記モールド樹脂より露出し、残部が前記モールド樹脂に封止されるように、前記モールド樹脂の外郭に位置する端部(31)が、前記配線上を横断しており、
前記基板の一面と前記モールド樹脂の端部との間には、前記配線および前記基板の一面のうち前記配線に隣り合う部位を被覆する一体物としての樹脂膜(50)が、前記モールド樹脂の端部の外側から前記モールド樹脂の内部に渡って設けられ、
前記樹脂膜のうち前記モールド樹脂の端部の外側に位置する第2の部位(52)の上面(52a)は、前記モールド樹脂の内部に位置する第1の部位(51)の上面(51a)に対して、段差(53)を介して低くなっており、前記第2の部位の上面の方が、前記第1の部位の上面よりも前記配線による凹凸が小さいものとされていることを特徴とするモールドパッケージ。 - 前記樹脂膜のうち前記第2の部位よりも前記モールド樹脂の端部から離れた部位が、前記第2の部位の上面よりも突出した突起部(55)とされていることを特徴とする請求項1に記載のモールドパッケージ。
- 一面(11)と他面(12)とが表裏の関係にある基板(10)と、
前記基板の一面上に突出して設けられた配線(20)と、
前記基板の一面上に設けられ、前記基板の一面および前記配線を封止するモールド樹脂(30)と、を備え、
前記配線において一部が前記モールド樹脂より露出し、残部が前記モールド樹脂に封止されるように、前記モールド樹脂の外郭に位置する端部(31)が、前記配線上を横断しており、
前記基板の一面と前記モールド樹脂の端部との間には、前記配線および前記基板の一面のうち前記配線に隣り合う部位を被覆する一体物としての樹脂膜(50)が、前記モールド樹脂の端部の外側から前記モールド樹脂の内部に渡って設けられているモールドパッケージの製造方法であって、
前記配線を有する前記基板を用意する用意工程と、
前記基板の一面のうち前記モールド樹脂の端部となる部位上に、前記樹脂膜を形成する樹脂膜工程と、
前記モールド樹脂の外形に対応するキャビティ(103)を有する成型用の金型(100)内に、前記樹脂膜が形成された前記基板を設置し、前記基板の一面上に前記モールド樹脂を形成することにより、前記樹脂膜を介して前記モールド樹脂の端部が前記配線上を横断している状態を形成するモールド工程と、を備え、
前記モールド工程では、前記樹脂膜のうち前記モールド樹脂の端部の外側に位置する第2の部位(52)に前記金型を密着させて前記第2の部位を押し潰すことにより、前記第2の部位の上面(52a)を、前記樹脂膜のうち前記モールド樹脂の内部に位置する第1の部位(51)の上面(51a)に対して段差(53)を介して低くするとともに、
当該金型の押し潰しによって、前記第2の部位の上面の方を、前記第1の部位の上面に比べて前記複数個の配線による凹凸が小さいものとした後、前記金型へ前記モールド樹脂を充填することを特徴とするモールドパッケージの製造方法。 - 前記モールド工程では、前記樹脂膜のうち前記第2の部位よりも前記モールド樹脂の端部から離れた部位が、前記第2の部位の上面よりも突出した突起部(55)とされるように、前記金型による前記第2の部位の押しつぶしを行うことを特徴とする請求項3に記載のモールドパッケージの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013116855A JP5949667B2 (ja) | 2013-06-03 | 2013-06-03 | モールドパッケージおよびその製造方法 |
CN201480030174.0A CN105264657B (zh) | 2013-06-03 | 2014-05-29 | 模塑封装以及其制造方法 |
US14/893,987 US9646907B2 (en) | 2013-06-03 | 2014-05-29 | Mold package and manufacturing method thereof |
PCT/JP2014/002847 WO2014196172A1 (ja) | 2013-06-03 | 2014-05-29 | モールドパッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013116855A JP5949667B2 (ja) | 2013-06-03 | 2013-06-03 | モールドパッケージおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014236114A JP2014236114A (ja) | 2014-12-15 |
JP5949667B2 true JP5949667B2 (ja) | 2016-07-13 |
Family
ID=52007829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013116855A Expired - Fee Related JP5949667B2 (ja) | 2013-06-03 | 2013-06-03 | モールドパッケージおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9646907B2 (ja) |
JP (1) | JP5949667B2 (ja) |
CN (1) | CN105264657B (ja) |
WO (1) | WO2014196172A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10031006B2 (en) * | 2014-07-30 | 2018-07-24 | Hitachi Automotive Systems, Ltd. | Sensor including a printed circuit board with semiconductor parts having a first and second resin |
JP6365360B2 (ja) * | 2015-03-12 | 2018-08-01 | 株式会社デンソー | 電子装置及びその製造方法 |
JP6668973B2 (ja) * | 2016-06-28 | 2020-03-18 | 株式会社デンソー | 電子装置、及び、電子装置の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05291320A (ja) * | 1992-04-07 | 1993-11-05 | Japan Aviation Electron Ind Ltd | 電子部品及びその製造方法 |
US5744084A (en) * | 1995-07-24 | 1998-04-28 | Lsi Logic Corporation | Method of improving molding of an overmolded package body on a substrate |
US6365979B1 (en) | 1998-03-06 | 2002-04-02 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
JP3357301B2 (ja) * | 1998-10-26 | 2002-12-16 | 松下電器産業株式会社 | 半導体パッケージ、その製造方法及び搬送フレーム |
JP4075306B2 (ja) * | 2000-12-19 | 2008-04-16 | 日立電線株式会社 | 配線基板、lga型半導体装置、及び配線基板の製造方法 |
JP2003229443A (ja) | 2002-02-01 | 2003-08-15 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPWO2005114730A1 (ja) | 2004-05-20 | 2008-03-27 | スパンション エルエルシー | 半導体装置の製造方法および半導体装置 |
JP2006310537A (ja) | 2005-04-28 | 2006-11-09 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006313801A (ja) * | 2005-05-09 | 2006-11-16 | Matsushita Electric Ind Co Ltd | 配線基板およびモールド金型 |
JP2007157763A (ja) | 2005-11-30 | 2007-06-21 | Mitsumi Electric Co Ltd | 回路モジュール |
JP5878054B2 (ja) * | 2012-03-27 | 2016-03-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法及び半導体装置 |
-
2013
- 2013-06-03 JP JP2013116855A patent/JP5949667B2/ja not_active Expired - Fee Related
-
2014
- 2014-05-29 US US14/893,987 patent/US9646907B2/en not_active Expired - Fee Related
- 2014-05-29 CN CN201480030174.0A patent/CN105264657B/zh not_active Expired - Fee Related
- 2014-05-29 WO PCT/JP2014/002847 patent/WO2014196172A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US9646907B2 (en) | 2017-05-09 |
CN105264657B (zh) | 2017-10-03 |
JP2014236114A (ja) | 2014-12-15 |
US20160133539A1 (en) | 2016-05-12 |
WO2014196172A1 (ja) | 2014-12-11 |
CN105264657A (zh) | 2016-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9087924B2 (en) | Semiconductor device with resin mold | |
JP2002289733A (ja) | 半導体装置 | |
JP5949667B2 (ja) | モールドパッケージおよびその製造方法 | |
JP2013206947A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6365360B2 (ja) | 電子装置及びその製造方法 | |
JP4942452B2 (ja) | 回路装置 | |
JP5794156B2 (ja) | モールドパッケージの製造方法 | |
JP2010010569A (ja) | 回路装置およびその製造方法 | |
JP2008187144A (ja) | 回路装置およびその製造方法 | |
JP2013149674A (ja) | モールドパッケージおよびその製造方法 | |
JP6194804B2 (ja) | モールドパッケージ | |
JP5233973B2 (ja) | モールドパッケージの製造方法 | |
JP5587464B2 (ja) | 半導体装置の製造方法 | |
JP5271982B2 (ja) | 半導体装置 | |
JP5974667B2 (ja) | 電子装置 | |
JP4760543B2 (ja) | モールドパッケージおよびその製造方法 | |
JP6810601B2 (ja) | 電子装置の製造方法 | |
JP6163886B2 (ja) | モールドパッケージ | |
JP5741458B2 (ja) | 半導体パッケージの実装方法 | |
JP3918566B2 (ja) | 半導体装置及びその製造方法 | |
JP2007294637A (ja) | 半導体装置の製造方法 | |
JP2012186388A (ja) | Led素子用リードフレーム基板およびその製造方法 | |
JP2012069743A (ja) | 半導体装置及びその製造方法 | |
JP2007266386A (ja) | 電子装置 | |
JP2012186387A (ja) | Ledパッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160523 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5949667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |