JP2015126182A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2015126182A
JP2015126182A JP2013271447A JP2013271447A JP2015126182A JP 2015126182 A JP2015126182 A JP 2015126182A JP 2013271447 A JP2013271447 A JP 2013271447A JP 2013271447 A JP2013271447 A JP 2013271447A JP 2015126182 A JP2015126182 A JP 2015126182A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
ceramic electronic
electronic component
laminated material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013271447A
Other languages
English (en)
Inventor
松岡 秀樹
Hideki Matsuoka
秀樹 松岡
真介 堀
Shinsuke Hori
真介 堀
淳一 平山
Junichi Hirayama
淳一 平山
守生 村田
Morio Murata
守生 村田
敏之 神谷
Toshiyuki Kamiya
敏之 神谷
真司 真船
Shinji Mafune
真司 真船
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elna Co Ltd
Original Assignee
Elna Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elna Co Ltd filed Critical Elna Co Ltd
Priority to JP2013271447A priority Critical patent/JP2015126182A/ja
Publication of JP2015126182A publication Critical patent/JP2015126182A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】セラミック電子部品が実装されるプリント配線板において、セラミック電子部品とのはんだ接合部におけるクラックの発生を効果的に抑制する。
【解決手段】コア基材110の少なくとも片面に積層材120を一体に備え、積層材120上にセラミック材を基材とするセラミック電子部品10がはんだ付けにより実装される多層構造のプリント配線板100Aにおいて、積層材120を汎用リジッド材よりも低弾性である弾性率が20GPa以下の低弾性で柔軟性な富む素材とし、コア基材110のうち、セラミック電子部品10の実装領域MS内に含まれる基材特定箇所の一部もしくは全部を除去してなる凹部150を形成する。
【選択図】図1

Description

本発明は、プリント配線板に関し、さらに詳しく言えば、多層構造であってセラミック電子部品との接続信頼性を向上させる技術に関するものである。
セラミック電子部品、とりわけデジタルカメラ等に用いられるセンサー等の大型サイズのセラミック電子部品になると、その一辺が50mmを超えるものがある。ヒートサイクル試験は、接続信頼性を評価する試験として、プリント配線板に部品を実装した状態で実施されるが、特に、大型サイズのセラミック電子部品を実装したプリント配線板に対して、ヒートサイクル試験を行うとはんだ接合部にクラックが入り、最悪の場合、はんだ切断等による断線に至ることがある。
ヒートサイクル試験は、プリント配線板の信頼性試験に用いられる加速試験の一つで、各セットメーカーで条件は異なるが、低温と高温という環境を交互に繰り返し、これを所定のサイクル数実施する。その一例として、低温を−40℃,高温を125℃に設定し、低温30分,高温30分を1サイクルとして、これを500サイクル以上実施して断線が発生しないことを信頼性の判定基準としている。
ここで、図4により、セラミック電子部品実装用のプリント配線板の一例について説明する。このプリント配線板200は、内層となるコア基材210の両面に、積層材220(上側積層材220a,下側積層材220bを含む)を一体的に積層してなる構造のプリント配線板である(製造方法に関しては、例えば特許文献1参照)。
この例において、コア基材210の両面には、内層回路211が形成されており、上側積層材220a側には、セラミック電子部品10をはんだ付けするためのランド221が形成されている。ランド221と内層回路211は、ビアホール240内にメッキされた導体を介して接続されており、一般的に上側積層材220aと下側積層材220bのはんだ付けランド以外の部分は、ソルダーレジスト230により被覆されている。
実装されるセラミック電子部品10には、図5(a)に示すように、フラットパッケージ11から複数本のリード端子12が例えばガルウィング状に引き出されているリード端子型10Aと、図6(a)に示すように、フラットパッケージ11の側面から底面にかけて複数の電極端子13がL字状に形成されているリードレス型10Bとがある。なお、リードレス型10Bには、電極端子13がフラットパッケージ11の底面のみに配置されているものもある。
現状はリード端子型10Aが主流であるものの、高密度化への進展によりリードレス型10Bが増えてきている。いずれにしても、リード端子12もしくは電極端子13は、積層材220(この例では上側積層材220a)上のランド221にはんだ付けにより接合されるが、ヒートサイクル試験において、はんだ接合部にクラックが発生しないようにするため、コア基材210と積層材220(220a,220b)に、ともに熱膨張係数の小さな高機能リジッド材を用いる試みがなされている。
セラミック電子部品10の基材であるセラミック材の熱膨張係数は4〜7ppm/℃程度であるのに対し、汎用リジッド材の熱膨張係数は大凡12〜16ppm/℃であり、熱膨張係数に大きな差がある。これに対して、高機能リジッド材の熱膨張係数は大凡3〜10ppm/℃と低い。
現在市場にある汎用リジッド材には、例えばガラス繊維の布にエポキシ樹脂を染みこませ熱硬化処理を施して板状に成形したFR−4(Flame Retardant Type4)等がある。一般的に汎用リジッド材は、高い弾性率(大凡20〜30GPa)を併せ持つ剛性の強い材料である。これに対して、高機能リジッド材は、さらに高い弾性率(大凡25〜35GPa)を持つ極めて剛性の強い材料である。
一例として、セラミック電子部品10の熱膨張係数が7ppm/℃,その一辺の長さが50mm、FR−4(汎用リジッド材)の熱膨張係数が14ppm/℃で、ヒートサイクル試験の条件を低温−40℃,高温125℃とした場合、熱伸縮の差は0.06mmとなる。
図5(b)を参照して、リード端子型10Aの場合、上記熱伸縮の差はリード端子12の変形により吸収され、はんだ材Sへの機械的なストレス集中がある程度緩和されるが、リード端子12で吸収できる許容限度を超えると、はんだ材Sにクラックが発生することになる。
リードレス型10Bの場合にはより深刻であり、図6(b)に示すように、上記熱伸縮の差による機械的なストレスが直接的にはんだ材Sに加えられるため、クラックが発生しやすい。
この他、はんだ材Sにクラックが進行する要因として、プリント配線板200自体がヒートサイクル試験で加えられる高低の熱により伸縮することによる反りや、配線形状等によるうねり等の発生がある。
このクラック発生および進行の問題は、実装されるセラミック電子部品10のサイズが大型になるほど顕著になる。一例として、近年のデジタルカメラ等の高機能化により、それに搭載されるセラミック電子部品10としてのセンサーも例えば一辺が50mmを超えるような大型サイズとなることから、はんだ接合部におけるクラックの発生が深刻な問題となっている。
特開2010−56373号公報
したがって、本発明の課題は、セラミック電子部品が実装されるプリント配線板において、セラミック電子部品とのはんだ接合部におけるクラックの発生を効果的に抑制し、その接続信頼性を向上させることにある。
上記課題を解決するため、本発明は、基本的な構成として、コア基材の少なくとも片面に積層材を一体に備え、上記積層材上にセラミック材を基材とするセラミック電子部品がはんだ付けにより実装される多層構造のプリント配線板において、
上記積層材が、汎用リジッド材よりも低弾性である弾性率が20GPa以下の低弾性で柔軟性な富む素材からなり、上記コア基材のうち、上記セラミック電子部品の部品実装領域内に含まれる基材特定箇所の一部もしくは全部が除去されていることを特徴としている。
好ましくは、上記積層材の弾性率は0.2〜6GPaであり、このような低弾性基材としてはフレキシブル基材が最適である。
本発明の一態様として、当該プリント配線板の外表面側に配置されている上記積層材の表面上に、上記セラミック電子部品の部品実装領域が設定される態様においては、上記積層材は、少なくとも上記部品実装領域の裏面側に補強用の銅箔を備えていることが好ましい。
また、別の態様として、上記積層材の裏面側に上記セラミック電子部品の部品実装領域が設定される態様においては、上記裏面側の部品実装領域が露出されるように、上記基材特定箇所の全部を除去してなる凹部を備え、上記凹部内に上記セラミック電子部品が配置されることになる。
本発明において、上記コア基材が、上記セラミック電子部品のセラミック材とほぼ同等もしくはそれ以下の低熱膨張係数を有する高弾性の素材からなることが好ましい。この種の素材として、熱膨張係数が3〜10ppm/℃,弾性率が25〜35GPaである高機能リジッド材が好ましく採用される。
本発明は、上記積層材上に実装される上記セラミック電子部品がリードレス型である場合に特に好適であるが、一般的なチップ部品が実装されてもよいことは勿論である。
本発明によれば、コア基材の少なくとも片面に積層材を一体に備え、積層材上にセラミック材を基材とするセラミック電子部品がはんだ付けにより実装される多層構造のプリント配線板において、積層材を汎用リジッド材よりも低弾性である弾性率が20GPa以下の低弾性で柔軟性な富む素材(好ましくはフレキシブル基材)とし、コア基材のうち、セラミック電子部品の部品実装領域内に含まれる基材特定箇所の一部もしくは全部を除去することにより、部品実装領域においては、ヒートサイクル試験時等におけるセラミック電子部品の熱収縮に積層材が追従しやすくなり、はんだ接合部にかけられる機械的ストレスが軽減されることから、はんだ接合部におけるクラックの発生が効果的に抑制され、セラミック電子部品との接続信頼性が高められる。
基材特定箇所の一部もしくは全部を除去することに伴って、その分、当該プリント配線板自体の剛性(機械的強度)が弱くなることは否めないが、積層材の少なくとも実装領域の裏面側に補強用の銅箔を備えることにより、その剛性の不足分を多少なりとも補うことができる。
また、コア基材を、セラミック電子部品のセラミック材とほぼ同等もしくはそれ以下の低熱膨張係数を有する高弾性の素材、具体的には、熱膨張係数が3〜10ppm/℃,弾性率が25〜35GPaである高機能リジッド材とすることにより、同様に、当該プリント配線板自体の剛性の不足分を補うことができる。
また、高機能リジッド材は、無機フィラーの含有率が多く熱伝導率が高いため、セラミック電子部品の実装時に熱が逃げやすいが、積層材として用いるフレキシブル基材は、高機能リジッド材よりも無機フィラーの含有率が少なく熱伝導率が低いことから、実装時の熱が逃げにくくなり、実装性が向上する。
また、製造コストについて言えば、高機能リジッド材よりもフレキシブル基材の方が安価であるため、積層材をフレキシブル基材とする分、コア基材と積層材をともに高機能リジッド材とする場合よりもコストを下げることができる。さらには、積層材としてフレキシブル基材を使用するものの、コア基材はリジッド材であることから、プリント配線板としては剛性が高いため、部品実装工程等の変更が不要であり、既存のリジッドプリント配線板の製造設備で対応することができる。
また、積層材の裏面側にセラミック電子部品の部品実装領域が設定される場合、すなわち、積層材裏面側の部品実装領域が露出されるように上記基材特定箇所の全部を除去してなる凹部を備える場合においては、その凹部内にセラミック電子部品が配置されるため、セラミック電子部品の高さを配線板内(凹部内)に吸収することができる。
本発明の第1実施形態に係る多層構成のプリント配線板を示す断面図。 上記第1実施形態の別の態様に係る多層構成のプリント配線板を示す断面図。 本発明の第2実施形態に係る多層構成のプリント配線板を示す断面図。 従来のセラミック電子部品実装用プリント配線板を示す断面図。 (a)リード端子型セラミック電子部品を示す斜視図、(b)そのはんだ接合部を示す拡大断面図。 (a)リードレス型セラミック電子部品を示す斜視図、(b)そのはんだ接合部を示す拡大断面図。
次に、図1ないし図3により、本発明のいくつかの実施形態について説明するが、本発明はこれに限定されるものではない。
まず、図1を参照して、本発明の第1実施形態に係るプリント配線板100Aは、内層となるコア基材110と、その両面に一体的に積層された積層材120(上側積層材120a,下側積層材120bを含む)とを有する多層構成である。
この第1実施形態において、上側積層材120aと下側積層材120bは、ビアホール140内にメッキされた導体を介して接続されており、上側積層材120a側には、セラミック電子部品10をはんだ付けするためのランド121が形成されている。
通常のプリント配線板と同様に、上側積層材120aと下側積層材120bのはんだ付けランド以外の部分は、一般的なプリント配線板と同じく、ソルダーレジスト130により被覆されている。なお、このプリント配線板100Aにおいて、必要に応じて下側積層材120bは省略されてもよい。
コア基材110は、好ましくは高機能リジッド材のような、セラミック電子部品10のセラミック材とほぼ同等もしくはそれ以下の低熱膨張係数を有する高弾性(高剛性)の素材よりなる。これによれば、高機能リジッド材により、プリント配線板100A自体の反りやうねり等の発生が抑制される。
これに対して、積層材120(120a,120b)には、弾性率が大凡20〜30GPaである汎用リジッド材よりも低弾性(低剛性)で柔軟性に富む素材、好ましくはポリイミド樹脂,TPI(非晶性ポリイミド樹脂),LCP(液晶ポリマー)、もしくは弾性率を下げるための配合を行ったエポキシ樹脂を主材料とする接着剤を含むフレキシブル基材が用いられる。
なお、弾性率について、コア基材110として用いられる高機能リジッド材の弾性率は25〜35GPa程度で、この高剛性により、このプリント配線板100A全体の剛性(機械的強度)が担われる。これに対して、フレキシブル基材の弾性率は0.2〜6GPaであることが好ましい。この弾性率の測定値はDMA法(リジッド材:曲げモード、フレキシブル基材:引張モード)による。なお、コア基材110として、汎用リジッド材(弾性率20〜30GPa程度)が用いられてもよい。
このプリント配線板100Aに実装されるセラミック電子部品10は、図5(a)に示したリード端子型10Aもしくは図6(a)に示したリードレス型10Bのいずれであってもよい。
また、リード端子型10Aの場合には、そのリード端子12が図5(b)に示す態様ではんだ材Sによりランド121上にはんだ付けされ、リードレス型10Bの場合には、その電極端子13が図6(b)に示す態様ではんだ材Sによりランド121上にはんだ付けされるが、共晶はんだよりも鉛フリーはんだの方がクラックが発生しやすいことが知られている。
先にも説明したように、セラミック電子部品10の基材であるセラミック材の熱膨張係数は4〜7ppm/℃程度であり、これに対して、一般的な汎用リジッド材からなるコア基材の熱膨張係数は大凡のところ12〜16ppm/℃である。また、ヒートサイクル試験において繰り返し加えられる高低の熱により、プリント配線板自体に反りやうねり等が発生する。
これらの要因によって、ヒートサイクル試験時に、図5(b),図6(b)に示すはんだ材Sに機械的なストレスが集中的に加えられ、これが原因で、そのはんだ接合部にクラックが発生することになる。
このようなクラックの発生を防止するため、この第1実施形態では、セラミック電子部品10の部品実装領域MSには、上側積層材120aのみを残し、部品実装領域MSに含まれるコア基材110の一部分もしくは全部、および下側積層材120bの対応する部分を除去するようにしている。これにより、部品実装領域MSにおいて、上側積層材120aの下方には凹部150が形成される。
これによれば、部品実装領域MSにおいては、ヒートサイクル試験時等におけるセラミック電子部品10の熱収縮に上側積層材120aが追従しやすくなることから、はんだ接合部にかけられる機械的ストレスが軽減され、はんだ接合部におけるクラックの発生が効果的に抑制され、セラミック電子部品10との接続信頼性が高められる。
なお、部品実装領域MSに対応するコア基材110の一部分もしくは全部、および下側積層材120bの対応する部分(以下、「基材特定箇所」ということがある。)を除去することに伴って、その分、プリント配線板100Aの剛性が弱くなることは否めないが、フレキシブル基材よりなる上側積層材120aの少なくとも部品実装領域MSの裏面側に、補強用の銅箔122を残すことにより、その剛性の不足分を多少なりとも補うことができる。
また、上記基材特定箇所の全部を除去せずに、図1の想像線で示すように、コア基材110のうちの上側積層材120a側の一部分110aを残すようにしてもよく、このような態様も本発明に含まれる。
上記基材特定箇所を除去するには、コア基材110に積層材120を一体的に接合したのち、切削によるザグリ加工により除去するようにしてもよいし、あらかじめコア基材110や下側積層材120bの部品実装領域MSに対応する部分を窓抜き加工して積層することによりプリント配線板100Aを構築するようにしてもよい。
いずれにしても、コア基材110と積層材120は、常法にしたがって、プリプレグや弾性率を下げるための配合を行った接着材等により一体に積層されてよい。
上記第1実施形態において、積層材120は、コア基材110の両面に各1層として設けられているが、図2に、プリント配線板100Aの別の例として、上側積層材120a,下側積層材120bをともに2層、コア基材110を4層とした8層ビルドアップ(2+4+2)構成のプリント配線板を示す。このように、積層材120を片面2層(2枚)以上としてもよいし、コア基材110も多層構造(3層以上)としてもよい。
また、図2に示すように、コア基材110内に適宜内層回路111を形成することもできるし、ビアホールについても、上側積層材120aと下側積層材120bとの間を貫通するビアホール140のほかに、上記内層回路111同士を接続するインタースティシャルビアホール140aやレーザービアホール140b等が採用されてよく、既存のビア形成技術、ビア接続方法によるものをすべて使用することができる。
次に、図3を参照して、本発明の第2実施形態に係るプリント配線板100Bについて説明する。
このプリント配線板100Bは、図2に例示した8層ビルドアップ(2+4+2)と同じ層構成であるが、図3では図2のプリント配線板100Aが左右反転かつ上下反転した状態で示されている。したがって、図2と比べて、上側積層材120a(2層)と下側積層材120b(2層)の位置が入れ替わっている。
図3に示すように、第2実施形態に係るプリント配線板100Bでは、上記第1実施形態と異なり、コア基材110の基材特定箇所の全部を除去してなる凹部150内にセラミック電子部品10が実装される。
そのため、積層された2層の上側積層材120a1,120a2のうち、内層側の上側積層材120a2で、凹部150の底面となる裏面側にはんだ付け用のランド121が形成され、このランド121に対して、セラミック電子部品10がはんだ材Sによりはんだ付けされる。なお、この第2実施形態において、上側積層材120aと下側積層材120bは、ともに1層(1枚)構成であってもよい。
これによれば、上記第1実施形態と同じく、部品実装領域MSにおいては、ヒートサイクル試験時等におけるセラミック電子部品10の熱収縮に上側積層材120a2が追従しやすくなり、はんだ接合部にかけられる機械的ストレスが軽減され、はんだ接合部におけるクラックの発生が効果的に抑制され、セラミック電子部品10との接続信頼性が高められるばかりでなく、セラミック電子部品10の高さを凹部150内に収めることができる。
なお、上記各実施形態において、部品実装領域MSが複数箇所に存在する場合、凹部150は、その部品実装領域MSごとに設けられ、上側積層材120aを残した部分に実装するだけではなく、同じく下側積層材120bに部分に実装することもできる。
図3の第3実施形態について言えば、セラミック電子部品10を凹部150内に実装しているが、凹部150と対応する上側積層材120a1の表面にもセラミック電子部品10を実装することができる。
10 セラミック電子部品
10a セラミック電子部品(リード端子型)
10b セラミック電子部品(リードレス型)
100 プリント配線板
110 コア基材
111 内層回路
120(120a,120b) 積層材
121 ランド
130 ソルダーレジスト
140 ビアホール
MS 部品実装領域
S はんだ材

Claims (7)

  1. コア基材の少なくとも片面に積層材を一体に備え、上記積層材上にセラミック材を基材とするセラミック電子部品がはんだ付けにより実装される多層構造のプリント配線板において、
    上記積層材が、汎用リジッド材よりも低弾性である弾性率が20GPa以下の低弾性で柔軟性な富む素材からなり、上記コア基材のうち、上記セラミック電子部品の部品実装領域内に含まれる基材特定箇所の一部もしくは全部が除去されていることを特徴とするプリント配線板。
  2. 上記積層材の弾性率が、0.2〜6GPaであることを特徴とする請求項1に記載のプリント配線板。
  3. 上記積層材が、フレキシブル基材からなることを特徴とする請求項1または2に記載のプリント配線板。
  4. 当該プリント配線板の外表面側に配置されている上記積層材の表面上に、上記セラミック電子部品の部品実装領域が設定されており、上記積層材は、少なくとも上記部品実装領域の裏面側に補強用の銅箔を備えていることを特徴とする請求項1ないし3のいずれか1項に記載のプリント配線板。
  5. 上記積層材の裏面側に、上記セラミック電子部品の部品実装領域が設定されており、上記裏面側の部品実装領域が露出されるように、上記基材特定箇所の全部を除去してなる凹部を備えていることを特徴とする請求項1ないし3のいずれか1項に記載のプリント配線板。
  6. 上記コア基材が、上記セラミック電子部品のセラミック材とほぼ同等もしくはそれ以下の低熱膨張係数を有する高弾性の素材からなることを特徴とする請求項1ないし6のいずれか1項に記載のプリント配線板。
  7. 上記コア基材が、熱膨張係数が3〜10ppm/℃,弾性率が25〜35GPaである高機能リジッド材からなる請求項6に記載のプリント配線板。
JP2013271447A 2013-12-27 2013-12-27 プリント配線板 Pending JP2015126182A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013271447A JP2015126182A (ja) 2013-12-27 2013-12-27 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013271447A JP2015126182A (ja) 2013-12-27 2013-12-27 プリント配線板

Publications (1)

Publication Number Publication Date
JP2015126182A true JP2015126182A (ja) 2015-07-06

Family

ID=53536670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013271447A Pending JP2015126182A (ja) 2013-12-27 2013-12-27 プリント配線板

Country Status (1)

Country Link
JP (1) JP2015126182A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098302A (ja) * 2016-12-09 2018-06-21 株式会社デンソー 電子装置
WO2021059416A1 (ja) * 2019-09-25 2021-04-01 京セラ株式会社 印刷配線板および印刷配線板の製造方法
CN112954879A (zh) * 2019-12-11 2021-06-11 三星电机株式会社 印刷电路板、包括其的显示装置及用于其的制造方法
US11490512B2 (en) 2019-09-11 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and antenna module comprising the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250882A (ja) * 2000-03-07 2001-09-14 Ibiden Co Ltd 多層回路基板
JP2005191307A (ja) * 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd 配線基板
JP2009544153A (ja) * 2006-07-14 2009-12-10 ステイブルコール,インコーポレイティド 回路の一部であるコア層を有するビルドアップ印刷配線ボード基板
JP2011249711A (ja) * 2010-05-31 2011-12-08 Kyocera Corp 配線基板およびその実装構造体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250882A (ja) * 2000-03-07 2001-09-14 Ibiden Co Ltd 多層回路基板
JP2005191307A (ja) * 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd 配線基板
JP2009544153A (ja) * 2006-07-14 2009-12-10 ステイブルコール,インコーポレイティド 回路の一部であるコア層を有するビルドアップ印刷配線ボード基板
JP2011249711A (ja) * 2010-05-31 2011-12-08 Kyocera Corp 配線基板およびその実装構造体

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098302A (ja) * 2016-12-09 2018-06-21 株式会社デンソー 電子装置
US11490512B2 (en) 2019-09-11 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and antenna module comprising the same
WO2021059416A1 (ja) * 2019-09-25 2021-04-01 京セラ株式会社 印刷配線板および印刷配線板の製造方法
JPWO2021059416A1 (ja) * 2019-09-25 2021-04-01
CN114402703A (zh) * 2019-09-25 2022-04-26 京瓷株式会社 印刷布线板以及印刷布线板的制造方法
JP7379511B2 (ja) 2019-09-25 2023-11-14 京セラ株式会社 印刷配線板および印刷配線板の製造方法
US11849546B2 (en) 2019-09-25 2023-12-19 Kyocera Corporation Printed wiring board and manufacturing method for printed wiring board
CN112954879A (zh) * 2019-12-11 2021-06-11 三星电机株式会社 印刷电路板、包括其的显示装置及用于其的制造方法

Similar Documents

Publication Publication Date Title
JP5566200B2 (ja) 配線基板及びその製造方法
JP5968753B2 (ja) 配線基板
US9185799B2 (en) Printed wiring board
JP2009200389A (ja) 電子部品内蔵基板の製造方法
CN104956477A (zh) 布线基板
US8742553B2 (en) Printed wiring board
US9048332B2 (en) Semiconductor device manufacturing method and semiconductor mounting substrate
JP2007149870A (ja) 回路基板及び回路基板の製造方法。
JP2010087524A (ja) 配線基板の製造方法
US20150083476A1 (en) Device embedded printed circuit board and method of manufacturing the same
JP2000031327A (ja) 半導体装置及びその製造方法
JP2015126182A (ja) プリント配線板
JP2007180240A (ja) 多層配線基板と、それを備えた電子モジュールおよび電子機器
JP2007214230A (ja) プリント配線板
KR101522780B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
US20140027167A1 (en) Printed circuit board and method of manufacturing printed circuit board
KR100723489B1 (ko) 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
US6657295B2 (en) Multilayer interconnect board and multilayer semiconductor device
JP2015126181A (ja) プリント配線板
JP6195514B2 (ja) 配線基板およびその製造方法
JP4654971B2 (ja) 積層型半導体装置
JP2009070898A (ja) 部品実装用基板、電子装置及び部品実装方法
JP2016134409A (ja) プリント配線板
JP2011066122A (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170719

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180425