JP5968753B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5968753B2
JP5968753B2 JP2012228210A JP2012228210A JP5968753B2 JP 5968753 B2 JP5968753 B2 JP 5968753B2 JP 2012228210 A JP2012228210 A JP 2012228210A JP 2012228210 A JP2012228210 A JP 2012228210A JP 5968753 B2 JP5968753 B2 JP 5968753B2
Authority
JP
Japan
Prior art keywords
hole
protrusion
wiring board
capacitor
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012228210A
Other languages
English (en)
Other versions
JP2014082276A5 (ja
JP2014082276A (ja
Inventor
武巳 町田
武巳 町田
大介 滝澤
大介 滝澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012228210A priority Critical patent/JP5968753B2/ja
Priority to KR1020130118347A priority patent/KR20140048042A/ko
Priority to US14/050,505 priority patent/US8804361B2/en
Publication of JP2014082276A publication Critical patent/JP2014082276A/ja
Publication of JP2014082276A5 publication Critical patent/JP2014082276A5/ja
Application granted granted Critical
Publication of JP5968753B2 publication Critical patent/JP5968753B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、配線基板に関するものである。
従来、チップ型の容量素子(チップキャパシタ)等の電子部品を内蔵した配線基板が知られている(例えば、特許文献1参照)。例えば、図22に示すように、電子部品80は、配線基板のコア基板90に形成された貫通孔91内に配置されている。そして、この電子部品80は、貫通孔91の内面に形成された突起部92によって側方から支持されている。
特開2008−311275号公報
ところで、上記電子部品80は、2つの突起部92によって2点のみで支持されている。このため、例えば突起部92の製造誤差や電子部品80の製造誤差等に起因して、突起部92による電子部品80の支持力が弱くなると、図22に一点鎖線で示した支持軸を支点にして電子部品80が矢印方向に回転してしまうという問題が生じる。
本発明の一観点によれば、第1面から該第1面と反対側の第2面までを貫通する貫通孔が形成されたコア基板と、前記貫通孔内に配置され、本体部と前記本体部の対向する第1側面を被覆する接続端子とを有する電子部品と、前記第1側面と対向する前記貫通孔の内面から各々の前記接続端子に当接するように突出し、前記電子部品を支持する第1突起部と、前記接続端子から露出された前記本体部の対向する第2側面に向かって前記貫通孔の内面から突出する第2突起部と、前記貫通孔の内面と前記電子部品との間に充填された絶縁材と、を有し、前記貫通孔において対向する2つの内面にそれぞれ形成された前記第2突起部の先端間の距離のうち、前記第1側面と平行な成分における距離が、前記本体部の前記対向する第2側面間の距離よりも長く、且つ、前記本体部の前記第1側面の外形上の任意の2点を結ぶ直線のうち最も長い直線の距離よりも短く設定されている。
本発明の一観点によれば、貫通孔内に配置された電子部品の回転を抑制することができるという効果を奏する。
一実施形態の配線基板を示す概略断面図。 一実施形態の配線基板を示す概略断面図。 コア基板の一部を拡大した拡大平面図。 チップキャパシタを示す概略斜視図。 貫通孔の一部を示す概略斜視図。 一実施形態の配線基板の一部を示す概略断面図(図3における6−6断面図)。 一実施形態の配線基板の製造方法を示す概略断面図。 (a)は、一実施形態の配線基板の製造方法を示す概略断面図、(b)は、一実施形態の配線基板の製造方法を示す概略平面図。 (a)は、一実施形態の配線基板の製造方法を示す概略断面図、(b)は、一実施形態の配線基板の製造方法を示す概略平面図。 一実施形態の配線基板の製造方法を示す概略断面図。 (a)、(b)は、一実施形態の配線基板の作用を示す説明図。 一実施形態の配線基板の製造方法を示す概略断面図。 変形例の突起部を示す概略斜視図。 変形例の配線基板を示す概略断面図。 (a)、(b)は、変形例の配線基板の作用を示す説明図。 (a)は、変形例の突起部を示す概略斜視図、(b)は、変形例の突起部が形成されたコア基板の一部を示す拡大平面図。 (a)は、変形例の突起部を示す概略斜視図、(b)は、変形例の突起部が形成されたコア基板の一部を示す拡大平面図。 (a)は、変形例の突起部を示す概略斜視図、(b)、(c)は、変形例の突起部が形成されたコア基板の一部を示す拡大平面図。 変形例のコア基板の一部を示す拡大平面図。 (a)、(b)は、変形例の配線基板を示す概略断面図。 (a)、(b)は、変形例の配線基板を示す概略断面図。 従来の配線基板のコア基板を示す概略平面図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを省略している。
図1及び図2に示すように、電子装置は、半導体チップ10と配線基板20とを有している。半導体チップ10は、配線基板20の上面に搭載されている。この配線基板20は、例えばマザーボード等の実装基板に実装される。この配線基板20は、CPU等のチップを搭載する半導体パッケージ用の配線基板として使用することもできる。
配線基板20は、コア基板21を有している。コア基板21は、例えば補強材であるガラスクロス(ガラス織布)にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板である。補強材としてはガラスクロスに限らず、例えばガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ(Liquid Crystal Polymer:LCP)織布やLCP不織布を用いることができる。また、熱硬化性の絶縁性樹脂としては、エポキシ樹脂に限らず、例えばポリイミド樹脂やシアネート樹脂などの絶縁性樹脂を用いることができる。
コア基板21には、上面21A(第1面)と下面21B(第2面)との間を貫通する貫通孔22が形成されている。貫通孔22は、図3に示すように、平面視略矩形状に形成されている。なお、図3は、貫通孔22を形成したコア基板21の矩形状の部分を拡大して示している。
貫通孔22内にはチップキャパシタ50が配置されている。チップキャパシタ50は電子部品の一例である。
図4に示すように、チップキャパシタ50は、直方体状に形成されたキャパシタ本体51と、そのキャパシタ本体51の長手方向の両端に形成された一対の接続端子52を有している。キャパシタ本体51は、キャパシタ本体51の長手方向の両端面である側面51Aと、長手方向と平面視で直交するキャパシタ本体51の短手方向の両端面である側面51Bと、側面51A,51Bと直交する上面51C及び下面51Dとを有している。各接続端子52は、キャパシタ本体51の長手方向の両端部を全体的に被覆するように形成されている。具体的には、各接続端子52は、キャパシタ本体51の側面51A全面と、側面51Bの一部と、上面51Cの一部と、下面51Dの一部を被覆するように形成されている。なお、キャパシタ本体51は、例えば、主としてセラミックと銅等の電極により形成されている。接続端子52の材料としては、例えば銅や銅合金を用いることができる。キャパシタ本体51の大きさは、例えば平面視で1000μm×500μm程度とすることができる。キャパシタ本体51の厚さは、例えば150〜600μm程度とすることができる。また、接続端子52の厚さは、例えば50μm程度とすることができる。
図3に示すように、コア基板21には、チップキャパシタ50の長手方向の両端面、つまりキャパシタ本体51の側面51Aと対向する貫通孔22の内面に一対の突起部23が形成されている。一対の突起部23は、貫通孔22の内面のうち対向する一対の内面に形成されている。各突起部23は、矩形状に形成された貫通孔22の短辺を底辺とする平面視略三角形状に形成されている。この各突起部23は、貫通孔22の内面からキャパシタ本体51の側面51Aを被覆する接続端子52に向かって突出するように形成されている。具体的には、各突起部23は、対向する接続端子52に当接するように形成されている。すなわち、一対の突起部23の先端間の距離は、チップキャパシタ50の長手方向の長さ(つまり、一対の接続端子52間の距離)と略同じ長さに設定されている。ここで、本例における一対の突起部23の先端間の距離とは、一対の突起部23の先端間の距離のうちチップキャパシタ50(キャパシタ本体51)の長手方向の距離のことである。このような一対の突起部23によってチップキャパシタ50が貫通孔22内に支持されている。このように、チップキャパシタ50は、その接続端子52部分における2箇所のみで突起部23によって支持されている。
なお、貫通孔22の長辺の長さは例えば1100〜1200μm程度とすることができ、突起部23の先端間の距離は例えば900〜1000μm程度とすることができ、チップキャパシタ50の長手方向の長さは例えば950〜1050μm程度とすることができる。
さらに、図5に示すように、突起部23は、コア基板21において上面21Aから下面21Bに向かって先端が連続するように形成されている。このため、コア基板21の厚さ方向に直線状に延在された突起部23の先端がチップキャパシタ50の接続端子52に対して線状に当接される。
また、図3に示すように、コア基板21には、チップキャパシタ50の短手方向の両端面、つまりキャパシタ本体51の側面51Bと対向する貫通孔22の内面に一対の突起部24が形成されている。一対の突起部24は、貫通孔22の内面のうち対向する一対の内面に形成されている。各突起部24は、矩形状に形成された貫通孔22の長辺を底辺とする平面視略三角形状にされている。この各突起部24は、貫通孔22の内面から接続端子52から露出されたキャパシタ本体51の側面51Aに向かって突出するように形成されている。
図6に示すように、一対の突起部24の先端24A間の距離L1は、キャパシタ本体51の短手方向の幅の長さ(つまり、キャパシタ本体51の側面51B間の距離)L2よりも長く設定されている。ここで、本例における一対の突起部24の先端24A間の距離とは、突起部24の先端24A間の距離のうち、チップキャパシタ50(キャパシタ本体51)の短手方向の距離(つまり、側面51Aと平行な成分における距離)のことである。このため、各突起部24の先端24Aは、対向するキャパシタ本体51の側面51Aに接触(当接)されていない。また、一対の突起部24の先端24A間の距離L1は、キャパシタ本体51の短手方向に沿った断面の対角線の距離L3、つまり側面51Aの対角線の距離よりも短く設定されている。さらに、図5に示すように、突起部24は、コア基板21において上面21Aから下面21Bに向かって先端24Aが連続するように形成されている。
なお、上記距離L1は、上記距離L2よりも10〜20%長く設定されている。例えば、距離L1は550μm程度とすることができ、距離L2は500μm程度とすることができる。
そして、これら突起部23,24は、コア基板21と同じ材料、つまり硬化された樹脂により形成され、ガラスクロスなどの補強材を含む。
図2に示すように、貫通孔22内には、絶縁材25が充填されている。絶縁材25は、貫通孔22内に充填可能な粘度を有する樹脂を、貫通孔22内に充填後に硬化して形成されている。絶縁材25の材料としては、例えばエポキシ樹脂、ポリイミド樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
図1及び図2に示すように、コア基板21の上面21A側には、配線層31と絶縁層32と配線層33がこの順番で形成されている。同様に、コア基板21の下面21B側には、配線層41と絶縁層42と配線層43がこの順番で形成されている。配線層31の一部のパターンは、絶縁層32を貫通して形成されたビア34を介してチップキャパシタ50の接続端子52に接続されている。また、各配線層31,33,41,43の一部のパターンは、コア基板21及び絶縁層32,42を貫通して形成されたスルーホール35を介して互いに電気的に接続されている。スルーホール35は筒状に形成され、そのスルーホール35の内部には絶縁材36が充填されている。絶縁材36は、スルーホール35内に充填可能な粘度を有する樹脂を、スルーホール35内に充填後に硬化することにより得られる。なお、図示は省略するが、配線層31と配線層33の一部のパターンは絶縁層32を貫通して形成されたビアを介して互いに接続され、配線層41と配線層43の一部のパターンは絶縁層42を貫通して形成されたビアを介して互いに接続されている。また、コア基板21の両面に形成された配線層31と配線層41とを、コア基板21に形成された貫通電極を介して電気的に接続してもよい。
なお、配線層31,33,41,43の材料としては、例えば銅や銅合金を用いることができる。絶縁層32,42及び絶縁材36の材料としては、例えばエポキシ樹脂、ポリイミド樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
絶縁層32及び配線層33は、ソルダレジスト層37により被覆されている。ソルダレジスト層37には、配線層33の一部を接続用のパッド33Pとして露出するための開口部37Xが形成されている。
絶縁層42及び配線層43は、ソルダレジスト層44により被覆されている。ソルダレジスト層44には、配線層43の一部を外部接続用のパッド43Pとして露出するための開口部44Xが形成されている。
なお、ソルダレジスト層37,44の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
パッド33Pには、半導体チップ10のバンプ11が接続される。したがって、半導体チップ10は、バンプ11、パッド33P(配線層33)及びビア34を介してチップキャパシタ50と接続されている。なお、図示は省略するが、パッド43Pは、外部接続端子(はんだボール等)を介してマザーボード等の実装基板に接続される。
次に、配線基板20の製造方法を説明する。
図7に示すように、コア基板21の上下両面に形成された金属箔をエッチング等によりパターニングして配線層31,41を形成する。このとき、図1等に示す貫通孔22に応じて配線層31,41に開口部31X,41Xを形成する。
次に、図8(a)及び図8(b)に示すように、コア基板21に貫通孔22及び突起部23,24を形成する。貫通孔22及び突起部23,24の形成には、例えばプレス装置やレーザ加工機を用いることができる。
続いて、図9(a)及び図9(b)に示すように、コア基板21に形成した貫通孔22内にチップキャパシタ50を挿入する。このとき、チップキャパシタ50の各接続端子52の側面を対向する突起部23の先端に当接させながらチップキャパシタ50を貫通孔22内に挿入する。但し、図9(b)に示すように、突起部24は、チップキャパシタ50(具体的には、当該突起部24に対向するキャパシタ本体51の側面51B)に接触しない。そして、貫通孔22内に挿入されたチップキャパシタ50は、一対の突起部23のみによって支持される。また、本工程では、コア基板21を平坦な基準面を有する治具上に載置し、チップキャパシタ50を基準面に押し当てるように貫通孔22内に挿入しても良い。これにより、チップキャパシタ50が傾いた状態で突起部23に支持されることを抑制することができる。また、コア基板21の第1面(図1における上面)21Aに対して、チップキャパシタ50の接続端子52の主面(貫通孔22内に配置されたチップキャパシタ50において露出する面)が平行(略同一平面上)となるようにそのチップキャパシタ50を配置することが可能となる。
次いで、図10に示すように、コア基板21の上下両面に絶縁層32,42を形成する。例えば、コア基板21及びチップキャパシタ50の上面と下面のそれぞれを樹脂フィルムにより覆う。樹脂フィルムの材料は熱硬化性樹脂である。また、この樹脂フィルムは、例えばB−ステージ状態(半硬化状態)のものである。これらの樹脂フィルムを、減圧雰囲気(例えば真空中)にてプレス装置等によりコア基板21に向かって両面側から加圧することで、貫通孔22の内面とチップキャパシタ50との間に樹脂を充填する。このとき、2つの突起部23のみでチップキャパシタ50が支持されているため、貫通孔22内に樹脂を供給する圧力がチップキャパシタ50に加わると、そのチップキャパシタ50が貫通孔22内で回転する場合がある。例えば、図11(a)に示すように、チップキャパシタ50が、チップキャパシタ50(キャパシタ本体51)の厚さ方向の略中心に位置する回転支点A1を中心として貫通孔22内で回転する場合がある(図中の矢印参照)。このとき、一対の突起部24の先端24A間の距離L1が、キャパシタ本体51の短手方向に沿った断面の対角線の距離L3(図6参照)よりも短く設定されている。このため、図11(b)に示すように、チップキャパシタ50が回転する途中でキャパシタ本体51が突起部24の先端24Aに係合されることになる。この係合によって、チップキャパシタ50の回転を止めることができる。すなわち、貫通孔22の内面に形成された突起部24によってチップキャパシタ50の回転を抑制することができ、チップキャパシタ50の姿勢が変化(傾斜)することを抑制することができる。
その後、加熱処理により樹脂を硬化させ、絶縁材25及び絶縁層32,42を形成する。
次に、図12に示すように、絶縁層32に、チップキャパシタ50の接続端子52の一部を露出するように開口部32Xを形成する。なお、図12では、図10以前の工程に対して、上下を反転して示している。この開口部32Xの形成には、例えばレーザ加工機が用いられる。このとき、上述したように突起部24(図11参照)によってチップキャパシタ50の回転が抑制されるため、チップキャパシタ50の接続端子52の主面(ここでは、上面)がコア基板21の上面21Aと略平行な姿勢が維持されている。したがって、接続端子52を覆う絶縁層32の厚みにおける所望の厚み(例えば設計値)に対する誤差が少ない。このため、本工程において接続端子52の上面を確実に露出させることができ、次工程で形成するビア34(図1参照)を確実に接続することができる。
なお、図示は省略するが、ビア34及び配線層33,43は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法により形成することができる。また、スルーホール35は、レーザ加工機やドリル機により形成した貫通孔に無電解めっきや電解めっきを施すことにより形成することができる。そして、例えば感光性樹脂のフィルムを所定の形状にパターニングしてソルダレジスト層37,44が形成される。
次に、配線基板20の作用を説明する。
一対の突起部24は、貫通孔22の内面のうち対向する内面からチップキャパシタ50の接続端子52から露出されたキャパシタ本体51の側面51Bに向かって突出するように形成されている。また、一対の突起部24の先端24A間の距離L1は、キャパシタ本体51の短手方向の距離L2よりも長く設定されている。これにより、接続端子52の上面とコア基板21の上面21Aとが略平行な状態では、キャパシタ本体51は突起部24と接触しないため、キャパシタ本体51において支持の際の応力等が加わらない。このため、キャパシタ本体51における割れ等の損傷が抑制される。さらに、一対の突起部24の先端24A間の距離L1は、キャパシタ本体51の短手方向に沿った断面(又は、側面51A)の対角線の距離L3よりも短く設定されている。このため、貫通孔22内でチップキャパシタ50が回転する場合であっても、その回転の途中でキャパシタ本体51が突起部24の先端24Aに係合され、チップキャパシタ50の回転が停止される。具体的には、貫通孔22内でチップキャパシタ50が回転する場合であっても、上記一対の突起部24によって、チップキャパシタ50の接続端子52の上面が貫通孔22のコア基板21の上面21A側の開口端に露出された状態で、チップキャパシタ50の回転が停止される。すなわち、一対の突起部24によってチップキャパシタ50の回転を抑制することができる。ここで、チップキャパシタ50の回転は、例えば接続端子52に対するビア34の接続不良の要因となる。このため、チップキャパシタ50の回転を抑制することで、接続端子52に対するビア34の接続不良が低減する。
ここで、キャパシタ本体51における寸法誤差は、接続端子52における寸法誤差よりも小さい。このため、このようなキャパシタ本体51の側面51Bに向かって突出される突起部24の寸法誤差とキャパシタ本体51の寸法誤差とに起因してキャパシタ本体51が回転していない状態で該キャパシタ本体51と突起部24とが接触することを好適に抑制することができる。換言すると、寸法誤差の小さいキャパシタ本体51に向かって回転防止用の突起部24を突出させることにより、チップキャパシタ50(キャパシタ本体51)と突起部24との不要な接触を抑制している。
以上説明した本実施形態によれば、以下の効果を奏することができる。
(1)一対の突起部24は、接続端子52から露出されたキャパシタ本体51の側面51Bと対向する貫通孔22の内面にそれぞれ形成され、上記側面51Bに向かって突出するように形成されている。また、一対の突起部24の先端24A間の距離L1を、キャパシタ本体51の短手方向の距離L2よりも長く、且つキャパシタ本体51の側面51Aの対角線の距離よりも短く設定するようにした。これにより、キャパシタ本体51における割れ等の損傷を抑制することができ、貫通孔22内におけるチップキャパシタ50の回転を抑制することができる。
(2)突起部24を、コア基板21の厚さ方向に沿って先端が連続するように形成した。これにより、コア基板21の厚さ方向の一部に突起部24を形成する場合に比べて、チップキャパシタ50の回転による変位量を小さくすることができる。
(3)突起部23を、コア基板21の厚さ方向に沿って先端が連続するように形成し、接続端子52の側面に対して、コア基板21の厚さ方向に直線状に延びる突起部23の先端を当接するようにした。これにより、コア基板21の厚さ方向の一部に突起部23を形成する場合に比べて、突起部23によってチップキャパシタ50を好適に支持することができる。
(4)ところで、コア基板に形成した貫通孔内に電子部品を配置した配線基板の製造方法としては、以下のような方法が知られている。すなわち、電子部品よりも大きな貫通孔が形成されたコア基板の片面に、貫通孔を塞ぐように仮止めテープを貼付し、貫通孔内に電子部品を配置した後、テープを貼付していないコア基板の面に絶縁層を形成し、テープを剥離する。このような製造方法によっても、コア基板の貫通孔内に電子部品を配置した配線基板を得ることができる。しかし、このような製造方法では、仮止めのためのテープがコア基板に貼付された状態で絶縁層を形成すると、絶縁層を形成する際の圧力によりテープが強固に接着されてしまう。このため、コア基板からテープを剥離する際に、テープを固定するための粘着剤等がコア基板の面に残ってしまう。
これに対し、本実施形態の製造方法では、チップキャパシタ50が、貫通孔22の内面に形成された突起部23により支持される。このため、貫通孔22内にチップキャパシタ50を保持するために仮止め用のテープを必要としない。したがって、コア基板21の両面に粘着剤等が残らないため、粘着剤等に起因して生じうる配線基板20の反りや絶縁層32,42の剥離等の発生を抑制することができる。
(他の実施形態)
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態における突起部23の形状を適宜変更してもよい。例えば、図13に示すように、貫通孔22の内面に形成される各突起部23を、その突起部23の先端と対向する接続端子52(図3参照)との距離が、コア基板21の厚さ方向に沿って徐々に変化するように形成してもよい。図14に示す例では、一対の突起部23の先端間の距離が、コア基板21の上面21Aから下面21Bに向かって徐々に長くなる。これにより、貫通孔22内にチップキャパシタ50を挿入し易くなる。すなわち、チップキャパシタ50を貫通孔22内に挿入するために必要な押圧力が、貫通孔22にテーパを形成しない場合よりも小さくなる。これにより、チップキャパシタ50のキャパシタ本体51に加わる応力等を小さくすることができるため、キャパシタ本体51の破損を抑制することができる。
また、この場合には、コア基板21の上面21A側において一対の突起部23の先端間の距離が最も狭くなる最狭部が形成され、その最狭部における一対の突起部23の先端によってチップキャパシタ50が支持される。このため、この場合には、図15(a)に示すように、チップキャパシタ50の回転支点A2が該チップキャパシタ50の厚さ方向の中心付近からチップキャパシタ50の端部(ここでは、上面)側に変位する。このようにチップキャパシタ50の回転支点A2をチップキャパシタ50の上面側に近づけることで、図15(b)に示すように、貫通孔22内におけるチップキャパシタ50の回転を好適に抑制することができる。詳述すると、先の図11(b)と図15(b)を比較して明らかなように、チップキャパシタ50の上面側に回転支点A2を近づけた場合のチップキャパシタ50の回転角度θ2は、チップキャパシタ50の中心付近に回転支点A1が位置する場合のチップキャパシタ50の回転角度θ1よりも小さくなる。このため、チップキャパシタ50の中心付近から端部(上面又は下面)側に回転支点A2を近づけるほど、チップキャパシタ50の回転が抑制され、その回転によるチップキャパシタ50の変位量を小さくすることができる。
・上記実施形態では、各突起部24を平面視略三角形状に形成するようにしたが、チップキャパシタ50の回転を止めることが可能な形状であれば、各突起部24の形状を適宜変更してもよい。例えば図13に示すように、各突起部24を、その突起部24の先端と対向するキャパシタ本体51(図3参照)との距離が、コア基板21の厚さ方向に沿って徐々に変化するように形成してもよい。
また、例えば図16(a)及び図16(b)に示すように、各突起部24を平面視略台形状に形成するようにしてもよい。具体的には、各突起部24を、矩形状に形成された貫通孔22の長辺を底辺(下底)とする平面視略台形状に形成するようにしてもよい。この場合には、各突起部24の先端部が、線状ではなく、面状に形成されることになる。すなわち、この場合の各突起部24の先端部には、キャパシタ本体51の側面51Bと対向した断面視略矩形状の先端面24Bが形成されている。このような貫通孔22内においてチップキャパシタ50が回転した場合には、キャパシタ本体51が突起部24の先端面24Bに接触される。このため、キャパシタ本体51と突起部24との接触面積を増大させることができる。したがって、チップキャパシタ50の回転時に、キャパシタ本体51に加わる応力等を小さくすることができるため、キャパシタ本体51の破損を抑制することができる。
また、図17(a)及び図17(b)に示すように、各突起部24の先端24Aを、丸みを帯びた形状に形成するようにしてもよい。例えば、各突起部24全体を平面視略円弧状に形成するようにしてもよいし、各突起部24の先端24Aのみを湾曲状に形成するようにしてもよい。いずれの場合にも、各突起部24の先端24Aが面取りされた状態となる。そして、チップキャパシタ50が回転したときに、そのキャパシタ本体51と上記面取りされた突起部24の先端24Aとが接触される。このため、キャパシタ本体51と突起部24との接触面積を増大させることができる。したがって、キャパシタ本体51の破損を抑制することができる。さらに、キャパシタ本体51が面取りされた先端24Aに接触されるため、キャパシタ本体51の損傷をさらに抑制することができる。
・上記実施形態では、各突起部23,24を、貫通孔22の各内面全面から突出するように形成するようにしたが、突起部23,24を形成する位置を適宜変更してもよい。例えば図18(a)及び図18(b)に示すように、貫通孔22の内面22Aの一部から貫通孔22内に突出する突起部23,24を形成するようにしてもよい。具体的には、図18(b)に示すように、各突起部23を、接続端子52の側面と対向する貫通孔22の内面22Aの一部(ここでは、貫通孔22の短辺の中心付近)から接続端子52に向かって突出するように形成してもよい。また、各突起部24を、キャパシタ本体51の側面51Bと対向する貫通孔22の内面22Aの一部(ここでは、貫通孔22の長辺の中心付近)か上記側面51Bに向かって突出するように形成してもよい。
・また、上記実施形態及び上記各変形例では、一対の突起部24の先端24A(又は先端面24B)を対向させるように形成した。これに限らず、例えば図18(c)に示すように、貫通孔22の対向する内面22Aにおいて、一対の突起部24の先端24Aを貫通孔22の長辺方向に互いにずれた位置に形成するようにしてもよい。この場合であっても、各突起部24は、接続端子52から露出されたキャパシタ本体51の側面51Bに向かって貫通孔22の内面22Aから突出するように形成される。また、一対の突起部24の先端24A間の距離のうち、キャパシタ本体51の短手方向の距離L1(つまり、側面51Aと平行な成分における距離)は、キャパシタ本体51の短手方向の幅の長さL2よりも長く、且つキャパシタ本体51の短手方向に沿った断面の対角線の距離L3(図6参照)よりも短く設定される。
・あるいは、図18(c)に示した変形例において、キャパシタ本体51の側面51Bと対向する貫通孔22の各内面22Aに複数の突起部24を形成するようにしてもよい。この場合には、対向する内面22Aに形成された2つの突起部24の先端24A間の距離のうち側面51Aと平行な成分における距離が、キャパシタ本体51の短手方向の幅の長さL2よりも長く、且つキャパシタ本体51の短手方向に沿った断面の対角線の距離L3(図6参照)よりも短く設定される(条件1)。但し、複数の突起部24のうち少なくとも一対の突起部24が上記条件1を満たせば、上記実施形態と同様の効果を奏することができる。すなわち、2つの突起部24の先端24A間の距離のうち側面51Aと平行な成分における最も狭い距離が条件1を満たせば、上記実施形態と同様の効果を奏することができる。
・上記実施形態では、突起部23,24をコア基板21の上面21Aから下面21Bに向かって先端が連続するように形成した。これに限らず、例えば突起部23,24をコア基板21の厚さ方向の一部に形成するようにしてもよい。
・上記実施形態では、キャパシタ本体51の長手方向の両端部に接続端子52を形成するようにした。これに限らず、例えば図19に示すように、チップキャパシタ60において、キャパシタ本体61の短手方向の両端部に接続端子62を形成するようにしてもよい。この場合には、キャパシタ本体61の短手方向の端面である側面61A全面が接続端子62によって被覆され、キャパシタ本体61の長手方向の端面である側面61Bの少なくとも一部が接続端子62から露出される。また、キャパシタ本体61の側面61Aを被覆する接続端子62の側面と対向する貫通孔22の内面に突起部23が形成され、キャパシタ本体61の側面61Bと対向する貫通孔22の内面に突起部24が形成される。このとき、各突起部24は、接続端子62から露出されたキャパシタ本体61の側面61Bに向かって突出するように形成される。さらに、一対の突起部24の先端24A間の距離は、キャパシタ本体61の長手方向の幅の長さ(つまり、キャパシタ本体61の側面61B間の距離)よりも長く、側面61Aの対角線の距離よりも短く設定される。なお、本変形例における一対の突起部24の先端24A間の距離とは、突起部24の先端24A間の距離のうち、キャパシタ本体61の長手方向の距離(つまり、側面61Aと平行な成分における距離)のことである。このような構造であっても、上記実施形態の(1)〜(4)の効果と同様の効果を奏することができる。
・上記実施形態では、接続端子52の上面がコア基板21の上面21Aと略同一平面上に形成されるようにチップキャパシタ50を貫通孔22内に配置するようにした。これに限らず、例えば図20(a)及び図20(b)に示すように、接続端子52の上面が配線層31の上面と略同一平面上に形成されるようにチップキャパシタ50を貫通孔22内に配置するようにしてもよい。
・上記実施形態では、キャパシタ本体51の平面形状を長方形状としたが、これに限らず、キャパシタ本体51の平面形状を、例えば正方形状や五角形以上の多角形状に形成するようにしてもよい。
・上記実施形態におけるキャパシタ本体51の短手方向に沿った断面形状(側面51Aの外形形状)を長方形状としたが、これに限らず、キャパシタ本体51の短手方向に沿った断面形状を正方形状や台形状に形成するようにしてもよい。また、キャパシタ本体51の短手方向に沿った断面形状(側面51Aの外形形状)を、五角形以上の多角形状に形成するようにしてもよい。但し、この場合には、突起部24の先端24A間の距離L1を、側面51Aの外形上の任意の2点を結ぶ直線のうち最も長い直線の距離よりも短くなるように設定する。
・図21(a)及び図21(b)に示すように、貫通孔22内に充填した絶縁材25と絶縁層32,42を別の工程において形成するようにしてもよい。また、貫通孔22内に充填した絶縁材25と、絶縁層32,42を互いに異なる材料により形成してもよい。
・上記実施形態における配線層及び絶縁層の層数は適宜変更してもよい。
・上記実施形態の配線基板20では、スルーホール35内に絶縁材36を充填したが、導電材(例えば、銅)を充填した、所謂フィルドビアスルーホールとしてもよい。
・上記実施形態では、貫通孔22内に、2つの接続端子52を有するチップキャパシタ50を収容したが、3つ以上の接続端子52を有するキャパシタなどの電子部品を貫通孔22内に収容してもよい。
・上記実施形態では、貫通孔22内にチップキャパシタ50を収容したが、チップ抵抗、インダクタ、半導体装置(LSI)等の電子部品を収容するようにしてもよい。
20 配線基板
21 コア基板
22 貫通孔
23 突起部(第1突起部)
24 突起部(第2突起部)
24A 先端
24B 先端面
25 絶縁材
31,33,41,43 配線層
32 絶縁層(第1絶縁層)
42 絶縁層(第2絶縁層)
50,60 チップキャパシタ(電子部品)
51,61 キャパシタ本体(本体部)
51A,61A 側面(第1側面)
51B,61B 側面(第2側面)
52,62 接続端子

Claims (8)

  1. 第1面から該第1面と反対側の第2面までを貫通する貫通孔が形成されたコア基板と、
    前記貫通孔内に配置され、本体部と前記本体部の対向する第1側面を被覆する接続端子とを有する電子部品と、
    前記第1側面と対向する前記貫通孔の内面から各々の前記接続端子に当接するように突出し、前記電子部品を支持する第1突起部と、
    前記接続端子から露出された前記本体部の対向する第2側面に向かって前記貫通孔の内面から突出する第2突起部と、
    前記貫通孔の内面と前記電子部品との間に充填された絶縁材と、
    を有し、
    前記貫通孔において対向する2つの内面にそれぞれ形成された前記第2突起部の先端間の距離のうち、前記第1側面と平行な成分における距離が、前記本体部の前記対向する第2側面間の距離よりも長く、且つ、前記本体部の前記第1側面の外形上の任意の2点を結ぶ直線のうち最も長い直線の距離よりも短く設定されていることを特徴とする配線基板。
  2. 前記第1突起部及び前記第2突起部は、前記コア基板において前記第1面から前記第2面に向かって連続するように形成されていることを特徴とする請求項1に記載の配線基板。
  3. 前記第1突起部は、前記第1突起部の先端と対向する前記接続端子との間の距離が、前記第1面から前記第2面に向かって徐々に変化するように形成されていることを特徴とする請求項1又は2に記載の配線基板。
  4. 前記第2突起部の平面形状が台形状に形成されていることを特徴とする請求項1〜3のいずれか1項に記載の配線基板。
  5. 前記第2突起部の先端が丸みを帯びた形状に形成されていることを特徴とする請求項1〜3のいずれか1項に記載の配線基板。
  6. 前記電子部品は、直方体状に形成された前記本体部を有し、
    前記第1側面は、前記本体部の長手方向の端面であり、
    前記第2側面は、前記本体部の短手方向の端面であり、
    前記接続端子は、前記本体部の長手方向の端部全体を被覆するように形成されていることを特徴とする請求項1〜5のいずれか1項に記載の配線基板。
  7. 前記電子部品はチップキャパシタであることを特徴とする請求項1〜6のいずれか1項に記載の配線基板。
  8. 前記コア基板の第1面及び前記電子部品を被覆する第1絶縁層と、
    前記コア基板の第2面及び前記電子部品を被覆する第2絶縁層と、を有し、
    前記絶縁材は、前記第1絶縁層及び前記第2絶縁層と同じ熱硬化性樹脂であり、前記貫通孔の内面と前記電子部品との間に充填されたものであることを特徴とする請求項1〜7のいずれか1項に記載の配線基板。
JP2012228210A 2012-10-15 2012-10-15 配線基板 Active JP5968753B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012228210A JP5968753B2 (ja) 2012-10-15 2012-10-15 配線基板
KR1020130118347A KR20140048042A (ko) 2012-10-15 2013-10-04 배선 기판
US14/050,505 US8804361B2 (en) 2012-10-15 2013-10-10 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012228210A JP5968753B2 (ja) 2012-10-15 2012-10-15 配線基板

Publications (3)

Publication Number Publication Date
JP2014082276A JP2014082276A (ja) 2014-05-08
JP2014082276A5 JP2014082276A5 (ja) 2015-11-05
JP5968753B2 true JP5968753B2 (ja) 2016-08-10

Family

ID=50475136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012228210A Active JP5968753B2 (ja) 2012-10-15 2012-10-15 配線基板

Country Status (3)

Country Link
US (1) US8804361B2 (ja)
JP (1) JP5968753B2 (ja)
KR (1) KR20140048042A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102105403B1 (ko) * 2013-11-28 2020-04-28 삼성전기주식회사 전자소자 내장 기판 및 그 제조 방법
JP6384118B2 (ja) * 2014-05-13 2018-09-05 日立化成株式会社 半導体装置の製造方法、半導体装置及び半導体装置製造用部材
KR101591749B1 (ko) 2014-08-13 2016-02-05 주식회사 뉴마이크로 칼라 샤프심 제조용 식물성 가소제 및 이의 제조방법
KR101591752B1 (ko) 2014-08-13 2016-02-12 주식회사 뉴마이크로 칼라 샤프심
KR101591750B1 (ko) 2014-08-13 2016-02-11 주식회사 뉴마이크로 칼라 샤프심의 제조방법
KR101591751B1 (ko) 2014-08-13 2016-02-05 주식회사 뉴마이크로 컬러 샤프심 제조용 가공 수지, 및 이의 제조방법
KR101609264B1 (ko) 2014-12-09 2016-04-05 삼성전기주식회사 전자소자 내장 기판 및 그 제조 방법
JP6639934B2 (ja) * 2016-02-08 2020-02-05 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9743526B1 (en) 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
JP6678090B2 (ja) * 2016-10-04 2020-04-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
US11445596B2 (en) 2018-12-27 2022-09-13 Unimicron Technology Corp. Circuit board having heat-dissipation block and method of manufacturing the same
TWI694756B (zh) * 2018-12-27 2020-05-21 欣興電子股份有限公司 一種具有散熱塊的電路板及其製造方法
US10790241B2 (en) 2019-02-28 2020-09-29 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
US20200279814A1 (en) * 2019-02-28 2020-09-03 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
KR20220001634A (ko) * 2020-06-30 2022-01-06 삼성전기주식회사 인쇄회로기판

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6724638B1 (en) * 1999-09-02 2004-04-20 Ibiden Co., Ltd. Printed wiring board and method of producing the same
JP2005116943A (ja) * 2003-10-10 2005-04-28 Seiko Epson Corp プリント配線基板、実装基板モジュール、プリント配線基板の製造方法、およびそれを用いた電気光学装置、電子機器
JP2006073763A (ja) * 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
JP4882880B2 (ja) 2007-06-12 2012-02-22 株式会社デンソー プリント基板の製造方法およびプリント基板
JP2012079994A (ja) * 2010-10-05 2012-04-19 Yamaichi Electronics Co Ltd 部品内蔵プリント配線板およびその製造方法

Also Published As

Publication number Publication date
US8804361B2 (en) 2014-08-12
KR20140048042A (ko) 2014-04-23
JP2014082276A (ja) 2014-05-08
US20140104797A1 (en) 2014-04-17

Similar Documents

Publication Publication Date Title
JP5968753B2 (ja) 配線基板
JP6007044B2 (ja) 配線基板
US7884484B2 (en) Wiring board and method of manufacturing the same
JP6133549B2 (ja) 配線基板及び配線基板の製造方法
JP6752553B2 (ja) 配線基板
JP6173781B2 (ja) 配線基板及び配線基板の製造方法
JP5395360B2 (ja) 電子部品内蔵基板の製造方法
TWI594345B (zh) 超微細間距層疊封裝(PoP)無核心封裝
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US20140144686A1 (en) Wiring board with built-in electronic component and method for manufacturing wiring board with built-in electronic component
JP5096855B2 (ja) 配線基板の製造方法及び配線基板
KR101056156B1 (ko) 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
KR20070024374A (ko) 배선 기판의 제조 방법
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101038482B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2014067741A (ja) 配線基板
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6293436B2 (ja) 配線基板の製造方法
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
JP2007080976A (ja) 多層回路基板及びその製造方法ならびに電子部品パッケージ
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
KR101219929B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160706

R150 Certificate of patent or registration of utility model

Ref document number: 5968753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150