JP5968753B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP5968753B2 JP5968753B2 JP2012228210A JP2012228210A JP5968753B2 JP 5968753 B2 JP5968753 B2 JP 5968753B2 JP 2012228210 A JP2012228210 A JP 2012228210A JP 2012228210 A JP2012228210 A JP 2012228210A JP 5968753 B2 JP5968753 B2 JP 5968753B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- protrusion
- wiring board
- capacitor
- core substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを省略している。
図4に示すように、チップキャパシタ50は、直方体状に形成されたキャパシタ本体51と、そのキャパシタ本体51の長手方向の両端に形成された一対の接続端子52を有している。キャパシタ本体51は、キャパシタ本体51の長手方向の両端面である側面51Aと、長手方向と平面視で直交するキャパシタ本体51の短手方向の両端面である側面51Bと、側面51A,51Bと直交する上面51C及び下面51Dとを有している。各接続端子52は、キャパシタ本体51の長手方向の両端部を全体的に被覆するように形成されている。具体的には、各接続端子52は、キャパシタ本体51の側面51A全面と、側面51Bの一部と、上面51Cの一部と、下面51Dの一部を被覆するように形成されている。なお、キャパシタ本体51は、例えば、主としてセラミックと銅等の電極により形成されている。接続端子52の材料としては、例えば銅や銅合金を用いることができる。キャパシタ本体51の大きさは、例えば平面視で1000μm×500μm程度とすることができる。キャパシタ本体51の厚さは、例えば150〜600μm程度とすることができる。また、接続端子52の厚さは、例えば50μm程度とすることができる。
図2に示すように、貫通孔22内には、絶縁材25が充填されている。絶縁材25は、貫通孔22内に充填可能な粘度を有する樹脂を、貫通孔22内に充填後に硬化して形成されている。絶縁材25の材料としては、例えばエポキシ樹脂、ポリイミド樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
パッド33Pには、半導体チップ10のバンプ11が接続される。したがって、半導体チップ10は、バンプ11、パッド33P(配線層33)及びビア34を介してチップキャパシタ50と接続されている。なお、図示は省略するが、パッド43Pは、外部接続端子(はんだボール等)を介してマザーボード等の実装基板に接続される。
図7に示すように、コア基板21の上下両面に形成された金属箔をエッチング等によりパターニングして配線層31,41を形成する。このとき、図1等に示す貫通孔22に応じて配線層31,41に開口部31X,41Xを形成する。
次に、図12に示すように、絶縁層32に、チップキャパシタ50の接続端子52の一部を露出するように開口部32Xを形成する。なお、図12では、図10以前の工程に対して、上下を反転して示している。この開口部32Xの形成には、例えばレーザ加工機が用いられる。このとき、上述したように突起部24(図11参照)によってチップキャパシタ50の回転が抑制されるため、チップキャパシタ50の接続端子52の主面(ここでは、上面)がコア基板21の上面21Aと略平行な姿勢が維持されている。したがって、接続端子52を覆う絶縁層32の厚みにおける所望の厚み(例えば設計値)に対する誤差が少ない。このため、本工程において接続端子52の上面を確実に露出させることができ、次工程で形成するビア34(図1参照)を確実に接続することができる。
一対の突起部24は、貫通孔22の内面のうち対向する内面からチップキャパシタ50の接続端子52から露出されたキャパシタ本体51の側面51Bに向かって突出するように形成されている。また、一対の突起部24の先端24A間の距離L1は、キャパシタ本体51の短手方向の距離L2よりも長く設定されている。これにより、接続端子52の上面とコア基板21の上面21Aとが略平行な状態では、キャパシタ本体51は突起部24と接触しないため、キャパシタ本体51において支持の際の応力等が加わらない。このため、キャパシタ本体51における割れ等の損傷が抑制される。さらに、一対の突起部24の先端24A間の距離L1は、キャパシタ本体51の短手方向に沿った断面(又は、側面51A)の対角線の距離L3よりも短く設定されている。このため、貫通孔22内でチップキャパシタ50が回転する場合であっても、その回転の途中でキャパシタ本体51が突起部24の先端24Aに係合され、チップキャパシタ50の回転が停止される。具体的には、貫通孔22内でチップキャパシタ50が回転する場合であっても、上記一対の突起部24によって、チップキャパシタ50の接続端子52の上面が貫通孔22のコア基板21の上面21A側の開口端に露出された状態で、チップキャパシタ50の回転が停止される。すなわち、一対の突起部24によってチップキャパシタ50の回転を抑制することができる。ここで、チップキャパシタ50の回転は、例えば接続端子52に対するビア34の接続不良の要因となる。このため、チップキャパシタ50の回転を抑制することで、接続端子52に対するビア34の接続不良が低減する。
(1)一対の突起部24は、接続端子52から露出されたキャパシタ本体51の側面51Bと対向する貫通孔22の内面にそれぞれ形成され、上記側面51Bに向かって突出するように形成されている。また、一対の突起部24の先端24A間の距離L1を、キャパシタ本体51の短手方向の距離L2よりも長く、且つキャパシタ本体51の側面51Aの対角線の距離よりも短く設定するようにした。これにより、キャパシタ本体51における割れ等の損傷を抑制することができ、貫通孔22内におけるチップキャパシタ50の回転を抑制することができる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態における突起部23の形状を適宜変更してもよい。例えば、図13に示すように、貫通孔22の内面に形成される各突起部23を、その突起部23の先端と対向する接続端子52(図3参照)との距離が、コア基板21の厚さ方向に沿って徐々に変化するように形成してもよい。図14に示す例では、一対の突起部23の先端間の距離が、コア基板21の上面21Aから下面21Bに向かって徐々に長くなる。これにより、貫通孔22内にチップキャパシタ50を挿入し易くなる。すなわち、チップキャパシタ50を貫通孔22内に挿入するために必要な押圧力が、貫通孔22にテーパを形成しない場合よりも小さくなる。これにより、チップキャパシタ50のキャパシタ本体51に加わる応力等を小さくすることができるため、キャパシタ本体51の破損を抑制することができる。
・上記実施形態の配線基板20では、スルーホール35内に絶縁材36を充填したが、導電材(例えば、銅)を充填した、所謂フィルドビアスルーホールとしてもよい。
21 コア基板
22 貫通孔
23 突起部(第1突起部)
24 突起部(第2突起部)
24A 先端
24B 先端面
25 絶縁材
31,33,41,43 配線層
32 絶縁層(第1絶縁層)
42 絶縁層(第2絶縁層)
50,60 チップキャパシタ(電子部品)
51,61 キャパシタ本体(本体部)
51A,61A 側面(第1側面)
51B,61B 側面(第2側面)
52,62 接続端子
Claims (8)
- 第1面から該第1面と反対側の第2面までを貫通する貫通孔が形成されたコア基板と、
前記貫通孔内に配置され、本体部と前記本体部の対向する各第1側面を被覆する接続端子とを有する電子部品と、
前記第1側面と対向する前記貫通孔の内面から各々の前記接続端子に当接するように突出し、前記電子部品を支持する第1突起部と、
前記接続端子から露出された前記本体部の対向する各第2側面に向かって前記貫通孔の内面から突出する第2突起部と、
前記貫通孔の内面と前記電子部品との間に充填された絶縁材と、
を有し、
前記貫通孔において対向する2つの内面にそれぞれ形成された前記第2突起部の先端間の距離のうち、前記第1側面と平行な成分における距離が、前記本体部の前記対向する第2側面間の距離よりも長く、且つ、前記本体部の前記第1側面の外形上の任意の2点を結ぶ直線のうち最も長い直線の距離よりも短く設定されていることを特徴とする配線基板。 - 前記第1突起部及び前記第2突起部は、前記コア基板において前記第1面から前記第2面に向かって連続するように形成されていることを特徴とする請求項1に記載の配線基板。
- 前記第1突起部は、前記第1突起部の先端と対向する前記接続端子との間の距離が、前記第1面から前記第2面に向かって徐々に変化するように形成されていることを特徴とする請求項1又は2に記載の配線基板。
- 前記第2突起部の平面形状が台形状に形成されていることを特徴とする請求項1〜3のいずれか1項に記載の配線基板。
- 前記第2突起部の先端が丸みを帯びた形状に形成されていることを特徴とする請求項1〜3のいずれか1項に記載の配線基板。
- 前記電子部品は、直方体状に形成された前記本体部を有し、
前記第1側面は、前記本体部の長手方向の端面であり、
前記第2側面は、前記本体部の短手方向の端面であり、
前記接続端子は、前記本体部の長手方向の端部全体を被覆するように形成されていることを特徴とする請求項1〜5のいずれか1項に記載の配線基板。 - 前記電子部品はチップキャパシタであることを特徴とする請求項1〜6のいずれか1項に記載の配線基板。
- 前記コア基板の第1面及び前記電子部品を被覆する第1絶縁層と、
前記コア基板の第2面及び前記電子部品を被覆する第2絶縁層と、を有し、
前記絶縁材は、前記第1絶縁層及び前記第2絶縁層と同じ熱硬化性樹脂であり、前記貫通孔の内面と前記電子部品との間に充填されたものであることを特徴とする請求項1〜7のいずれか1項に記載の配線基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012228210A JP5968753B2 (ja) | 2012-10-15 | 2012-10-15 | 配線基板 |
KR1020130118347A KR20140048042A (ko) | 2012-10-15 | 2013-10-04 | 배선 기판 |
US14/050,505 US8804361B2 (en) | 2012-10-15 | 2013-10-10 | Wiring substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012228210A JP5968753B2 (ja) | 2012-10-15 | 2012-10-15 | 配線基板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014082276A JP2014082276A (ja) | 2014-05-08 |
JP2014082276A5 JP2014082276A5 (ja) | 2015-11-05 |
JP5968753B2 true JP5968753B2 (ja) | 2016-08-10 |
Family
ID=50475136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012228210A Active JP5968753B2 (ja) | 2012-10-15 | 2012-10-15 | 配線基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8804361B2 (ja) |
JP (1) | JP5968753B2 (ja) |
KR (1) | KR20140048042A (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102105403B1 (ko) * | 2013-11-28 | 2020-04-28 | 삼성전기주식회사 | 전자소자 내장 기판 및 그 제조 방법 |
JP6384118B2 (ja) * | 2014-05-13 | 2018-09-05 | 日立化成株式会社 | 半導体装置の製造方法、半導体装置及び半導体装置製造用部材 |
KR101591749B1 (ko) | 2014-08-13 | 2016-02-05 | 주식회사 뉴마이크로 | 칼라 샤프심 제조용 식물성 가소제 및 이의 제조방법 |
KR101591752B1 (ko) | 2014-08-13 | 2016-02-12 | 주식회사 뉴마이크로 | 칼라 샤프심 |
KR101591750B1 (ko) | 2014-08-13 | 2016-02-11 | 주식회사 뉴마이크로 | 칼라 샤프심의 제조방법 |
KR101591751B1 (ko) | 2014-08-13 | 2016-02-05 | 주식회사 뉴마이크로 | 컬러 샤프심 제조용 가공 수지, 및 이의 제조방법 |
KR101609264B1 (ko) | 2014-12-09 | 2016-04-05 | 삼성전기주식회사 | 전자소자 내장 기판 및 그 제조 방법 |
JP6639934B2 (ja) * | 2016-02-08 | 2020-02-05 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
US9743526B1 (en) | 2016-02-10 | 2017-08-22 | International Business Machines Corporation | Wiring board with stacked embedded capacitors and method of making |
JP6678090B2 (ja) * | 2016-10-04 | 2020-04-08 | 新光電気工業株式会社 | 電子部品内蔵基板及びその製造方法と電子部品装置 |
US11445596B2 (en) | 2018-12-27 | 2022-09-13 | Unimicron Technology Corp. | Circuit board having heat-dissipation block and method of manufacturing the same |
TWI694756B (zh) * | 2018-12-27 | 2020-05-21 | 欣興電子股份有限公司 | 一種具有散熱塊的電路板及其製造方法 |
US10790241B2 (en) | 2019-02-28 | 2020-09-29 | Advanced Semiconductor Engineering, Inc. | Wiring structure and method for manufacturing the same |
US20200279814A1 (en) * | 2019-02-28 | 2020-09-03 | Advanced Semiconductor Engineering, Inc. | Wiring structure and method for manufacturing the same |
KR20220001634A (ko) * | 2020-06-30 | 2022-01-06 | 삼성전기주식회사 | 인쇄회로기판 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6239485B1 (en) * | 1998-11-13 | 2001-05-29 | Fujitsu Limited | Reduced cross-talk noise high density signal interposer with power and ground wrap |
US6724638B1 (en) * | 1999-09-02 | 2004-04-20 | Ibiden Co., Ltd. | Printed wiring board and method of producing the same |
JP2005116943A (ja) * | 2003-10-10 | 2005-04-28 | Seiko Epson Corp | プリント配線基板、実装基板モジュール、プリント配線基板の製造方法、およびそれを用いた電気光学装置、電子機器 |
JP2006073763A (ja) * | 2004-09-01 | 2006-03-16 | Denso Corp | 多層基板の製造方法 |
JP4882880B2 (ja) | 2007-06-12 | 2012-02-22 | 株式会社デンソー | プリント基板の製造方法およびプリント基板 |
JP2012079994A (ja) * | 2010-10-05 | 2012-04-19 | Yamaichi Electronics Co Ltd | 部品内蔵プリント配線板およびその製造方法 |
-
2012
- 2012-10-15 JP JP2012228210A patent/JP5968753B2/ja active Active
-
2013
- 2013-10-04 KR KR1020130118347A patent/KR20140048042A/ko not_active Application Discontinuation
- 2013-10-10 US US14/050,505 patent/US8804361B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8804361B2 (en) | 2014-08-12 |
KR20140048042A (ko) | 2014-04-23 |
JP2014082276A (ja) | 2014-05-08 |
US20140104797A1 (en) | 2014-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5968753B2 (ja) | 配線基板 | |
JP6007044B2 (ja) | 配線基板 | |
US7884484B2 (en) | Wiring board and method of manufacturing the same | |
JP6133549B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP6752553B2 (ja) | 配線基板 | |
JP6173781B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP5395360B2 (ja) | 電子部品内蔵基板の製造方法 | |
TWI594345B (zh) | 超微細間距層疊封裝(PoP)無核心封裝 | |
JP6158676B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US20140144686A1 (en) | Wiring board with built-in electronic component and method for manufacturing wiring board with built-in electronic component | |
JP5096855B2 (ja) | 配線基板の製造方法及び配線基板 | |
KR101056156B1 (ko) | 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법 | |
KR20070024374A (ko) | 배선 기판의 제조 방법 | |
KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US20150156883A1 (en) | Printed circuit board and manufacturing method thereof | |
JP2009252942A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
KR101038482B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
JP2014067741A (ja) | 配線基板 | |
JP6368635B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6293436B2 (ja) | 配線基板の製造方法 | |
US20150156882A1 (en) | Printed circuit board, manufacturing method thereof, and semiconductor package | |
JP7247046B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2007080976A (ja) | 多層回路基板及びその製造方法ならびに電子部品パッケージ | |
JP2017143096A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
KR101219929B1 (ko) | 인쇄회로기판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150911 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5968753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |