JP2015061106A - 歪補償装置、送信装置および歪補償方法 - Google Patents
歪補償装置、送信装置および歪補償方法 Download PDFInfo
- Publication number
- JP2015061106A JP2015061106A JP2013191765A JP2013191765A JP2015061106A JP 2015061106 A JP2015061106 A JP 2015061106A JP 2013191765 A JP2013191765 A JP 2013191765A JP 2013191765 A JP2013191765 A JP 2013191765A JP 2015061106 A JP2015061106 A JP 2015061106A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- address
- distortion compensation
- temperature
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3227—Adaptive predistortion based on amplitude, envelope or power level feedback from the output of the main amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
【解決手段】LUT204aは、入力信号を増幅する増幅部の歪みを補償するための歪補償係数を異なる2つのアドレスの組合せに対応付けて記憶する。第1アドレス生成部202aは、現在の入力信号を基にして第1アドレスを生成する。第2アドレス生成部202bは、過去の前記入力信号の移動平均値であって、温度取得部によって取得された温度情報に応じたパラメータを用いて算出した移動平均値を基にして第1アドレスとは異なる第2アドレスを生成する。歪補償部(乗算部201)は、第1アドレスおよび第2アドレスの組合せに対応する歪補償係数をLUT204aから取得し、取得した歪補償係数を用いて増幅部に入力される入力信号に対してプリディストーション処理を行う。
【選択図】図2B
Description
(送信装置の一例)
図1Aは、送信装置の一例を示すブロック図である。図1Bは、図1Aに示した送信装置における信号の流れの一例を示す図である。図1A、図1Bに示す送信装置100は、送信信号生成部101と、温度取得部102と、プリディストーション(PD:Pre−Distortion)部103と、D/A(Digital to Analog)変換部104と、A/D(Analog to Digital)変換部105と、増幅器106と、アンテナ107と、を有する。
図2Aは、PD部の一例を示すブロック図である。図2Bは、図2Aに示したPD部における信号の流れの一例を示す図である。PD部103は、たとえば適応LMS(Least Mean Square)を用いて、増幅器106による信号の歪を補償する。図2A、図2Bに示すように、PD部103は、乗算部201と、アドレス生成部202と、遅延部203と、テーブル管理部204と、遅延部205と、遅延部206と、減算部207と、係数演算部208と、加算部209と、を備えている。以下の説明において、x,y,z,h,u,eは複素数である。また、*は共役複素数を示す。tは時間を示す。
ここで、Idsq(ドレイン電流)ドリフトの時間変化の一例について説明する。図3は、Idsqドリフトの時間変化の一例を示す説明図である。GaN(窒化ガリウム)高電子移動度トランジスタを用いたデバイスでは、高電力信号が入力されると、Idsqドリフトと呼ばれる過度応答が発生する。
図4は、Idsqドリフトが発生しているときのゲインの時間変化の一例を示す説明図である。図4において、横軸は時間を示しており、縦軸は増幅器106のゲイン[dB]を示している。区間302は、Idsq変化区間である。グラフ400に示すように、Idsqドリフトが発生していると、電流が流れにくくなるため、増幅器106のゲインが低下し、時間とともに回復する。
図5は、Idsqドリフトが発生しているときの理想的なゲインの補正カーブの一例を示す説明図である。図5において、横軸は時間を示しており、縦軸は増幅器106の補正ゲイン[dB]を示している。区間502は、Idsq変化区間(図4の区間302)と同等の期間であり、ゲインの補正が行われる移動平均測定区間である。
図6は、温度によるIdsqドリフトの時間変化の一例を示す説明図である。図6において、横軸は時間を示しており、縦軸はIdsqを示している。グラフ600は、低温時のIdsqドリフトの時間変化を示している。なお、本実施の形態では、たとえば、50℃以上を高温とし、50℃未満を低温とする。低温時では、グラフ600に示すように、低温時Idsq変化区間601において電流が流れにくくなり、時間とともに回復する。
図7は、低温時において、高温時の移動平均測定区間で補正した際のゲイン補正カーブの一例を示す説明図である。図7において、横軸は時間を示しており、縦軸は増幅器106の補正ゲイン[dB]を示している。低温時移動平均測定区間701は、図6の低温時Idsq変化区間601と同等の期間である。高温時移動平均測定区間721は、図6の高温時Idsq変化区間611と同等の期間である。
図8は、高温時において、高温時移動平均測定区間でゲインを補正した際の補正カーブの一例を示す説明図である。図9は、高温時において、低温時移動平均測定区間でゲインを補正した際の補正カーブの一例を示す説明図である。図8および図9において、横軸は時間を示しており、縦軸は増幅器106の補正ゲイン[dB]を示している。
図10Aは、アドレス生成部の一例を示すブロック図である。図10Bは、図10Aに示したアドレス生成部における信号の流れの一例を示す図である。図10A、図10Bに示すように、アドレス生成部202(図2A、図2B参照)は、パワー算出部1001と、遅延部1002と、X軸アドレス算出部1003と、メモリ1004(0),1004(1),1004(2),…,1004(n−1)と、加算部1005と、Y軸アドレス算出部1006と、アドレス算出部1007と、移動平均区間変更部1008と、を備えている。
図11は、移動平均区間変更テーブルの一例を示す説明図である。図11に示すように、移動平均区間変更テーブル1100は、メモリ1004(0)〜(n−1)毎に、高温時における採否および低温時における採否を記憶している。移動平均区間変更テーブル1100において、「1」はY軸方向アドレスの算出に用いられることを示している。また、「0」はY軸方向アドレスの算出に用いられないことを示している。
図12は、本実施の形態にかかる送信装置がゲインを補正する際のゲイン補正カーブの一例を示す説明図である。図12において、横軸は時間を示しており、縦軸は増幅器106の補正ゲイン[dB]を示している。グラフ1200は、低温時において、Idsqドリフトの発生により低下したゲイン(図6のグラフ600参照)を補正する際の補正ゲインを示している。グラフ1200は、低温時移動平均測定区間701における補正ゲインを示している。グラフ1200は、図7に示した低温時における理想的なカーブであるグラフ710と同様のカーブである。
図13Aは、アドレス生成部の変形例1を示す説明図である。図13Bは、図13Aに示したアドレス生成部における信号の流れの一例を示す図である。図13A、図13Bにおいて、図10A、図10Bに示した構成と同様の構成については同一の符号を付して説明を省略する。変形例1は、第2アドレス生成部202b(図2参照)が、温度情報に応じた長さの移動平均測定区間と温度情報に依拠しない重み付け係数とを用いて算出した加重移動平均値を基にして第2アドレスを生成する構成である。
図14Aは、アドレス生成部の変形例2を示す説明図である。図14Bは、図14Aに示したアドレス生成部における信号の流れの一例を示す図である。図14A、図14Bにおいて、図10A、図10Bおよび図13A、図13Bに示した構成と同様の構成については同一の符号を付して説明を省略する。
図15は、重み付け係数テーブルの一例を示す説明図である。図15に示すように、重み付け係数テーブル1500は、高温時および低温時におけるTap(0〜n−1)毎の重み付け係数を記憶している。重み付け係数テーブル1500に示すように、高温時および低温時のいずれにおいても、Tap数が小さいものほど(現在に近いものほど)、重み付け係数は大きい値になっている。
図16Aは、アドレス生成部の変形例3を示す説明図である。図16Bは、図16Aに示したアドレス生成部における信号の流れの一例を示す図である。図16A、図16Bにおいて、図10A、図10Bに示した構成と同様の構成については同一の符号を付して説明を省略する。
図17Aは、アドレス生成部の変形例4を示す説明図である。図17Bは、図17Aに示したアドレス生成部における信号の流れの一例を示す図である。変形例4のアドレス生成部202は、現在の送信信号の電力値に対する被加算値の算出手法が変形例3と異なる。図17A、図17Bにおいて、図16A、図16Bに示した構成と同様の構成については同一の符号を付して説明を省略する。
入力信号を増幅する増幅部の歪みを補償するための歪補償係数を、異なる2つのアドレスの組合せに対応付けて記憶する歪補償係数記憶部と、
温度を示す温度情報を取得する取得部と、
現在の前記入力信号を基にして第1アドレスを生成する第1アドレス生成部と、
過去の前記入力信号の平均値であって、前記取得部によって取得された前記温度情報に応じたパラメータを用いて算出した平均値を基にして前記第1アドレスとは異なる第2アドレスを生成する第2アドレス生成部と、
前記第1アドレスおよび前記第2アドレスの組合せに対応する歪補償係数を前記歪補償係数記憶部から取得し、取得した歪補償係数を用いて前記増幅部に入力される前記入力信号に対してプリディストーション処理を行う歪補償部と、
を有することを特徴とする歪補償装置。
前記増幅部の歪みを補償するための歪補償係数を、異なる2つのアドレスの組合せに対応付けて記憶する歪補償係数記憶部と、
温度を示す温度情報を取得する取得部と、
現在の前記入力信号を基にして第1アドレスを生成する第1アドレス生成部と、
過去の前記入力信号の平均値であって、前記取得部によって取得された前記温度情報に応じたパラメータを用いて算出した平均値を基にして前記第1アドレスとは異なる第2アドレスを生成する第2アドレス生成部と、
前記第1アドレスおよび前記第2アドレスの組合せに対応する歪補償係数を前記歪補償係数記憶部から取得し、取得した歪補償係数を用いて前記増幅部に入力される前記入力信号に対してプリディストーション処理を行う歪補償部と、
前記増幅部によって増幅された信号を送信する送信部と、
を有することを特徴とする送信装置。
温度を示す温度情報を取得し、
現在の前記入力信号を基にして第1アドレスを生成し、
過去の前記入力信号の平均値であって、取得した前記温度情報に応じたパラメータを用いて算出した平均値を基にして前記第1アドレスとは異なる第2アドレスを生成し、
前記第1アドレスおよび前記第2アドレスの組合せに対応する歪補償係数を前記歪補償係数記憶部から取得し、取得した歪補償係数を用いて前記増幅部に入力される前記入力信号に対してプリディストーション処理を行う、
ことを特徴とする歪補償方法。
101 送信信号生成部
102 温度取得部
103 PD部
104 D/A変換部
105 A/D変換部
106 増幅器
107 アンテナ
201 乗算部
202 アドレス生成部
202a 第1アドレス生成部
202b 第2アドレス生成部
203 遅延部
204 テーブル管理部
204a ルックアップテーブル
205 遅延部
206 遅延部
207 減算部
208 係数演算部
209 加算部
1001 パワー算出部
1002 遅延部
1003 X軸アドレス算出部
1004 メモリ
1005 加算部
1006 Y軸アドレス算出部
1007 アドレス算出部
1008 移動平均区間変更部
1301 メモリ
1302 乗算部
1601 Aビット左シフト部
1602 加算部
1603 遅延部
1604 Aビット右シフト部
1605 加算部
1606 Aビット右シフト部
1610 時定数変更部
1701 乗算部
1702 加算部
1703 遅延部
1704 除算部
1705 加算部
1706 除算部
Claims (6)
- 送信装置に用いられる歪補償装置であって、
入力信号を増幅する増幅部の歪みを補償するための歪補償係数を、異なる2つのアドレスの組合せに対応付けて記憶する歪補償係数記憶部と、
温度を示す温度情報を取得する取得部と、
現在の前記入力信号を基にして第1アドレスを生成する第1アドレス生成部と、
過去の前記入力信号の平均値であって、前記取得部によって取得された前記温度情報に応じたパラメータを用いて算出した平均値を基にして前記第1アドレスとは異なる第2アドレスを生成する第2アドレス生成部と、
前記第1アドレスおよび前記第2アドレスの組合せに対応する歪補償係数を前記歪補償係数記憶部から取得し、取得した歪補償係数を用いて前記増幅部に入力される前記入力信号に対してプリディストーション処理を行う歪補償部と、
を有することを特徴とする歪補償装置。 - 前記第2アドレス生成部は、前記温度情報に応じた長さの時間区間によって算出した平均値を基にして前記第2アドレスを生成することを特徴とする請求項1に記載の歪補償装置。
- 前記第2アドレス生成部は、前記温度情報に応じた重み付け係数を用いて算出した加重移動平均値を基にして前記第2アドレスを生成することを特徴とする請求項1または2に記載の歪補償装置。
- 前記第2アドレス生成部は、前記温度情報に応じた平滑化係数を用いて算出した指数移動平均値を基にして前記第2アドレスを生成することを特徴とする請求項1に記載の歪補償装置。
- 入力信号を増幅する増幅部と、
前記増幅部の歪みを補償するための歪補償係数を、異なる2つのアドレスの組合せに対応付けて記憶する歪補償係数記憶部と、
温度を示す温度情報を取得する取得部と、
現在の前記入力信号を基にして第1アドレスを生成する第1アドレス生成部と、
過去の前記入力信号の平均値であって、前記取得部によって取得された前記温度情報に応じたパラメータを用いて算出した平均値を基にして前記第1アドレスとは異なる第2アドレスを生成する第2アドレス生成部と、
前記第1アドレスおよび前記第2アドレスの組合せに対応する歪補償係数を前記歪補償係数記憶部から取得し、取得した歪補償係数を用いて前記増幅部に入力される前記入力信号に対してプリディストーション処理を行う歪補償部と、
前記増幅部によって増幅された信号を送信する送信部と、
を有することを特徴とする送信装置。 - 入力信号を増幅する増幅部の歪みを補償するための歪補償係数を、異なる2つのアドレスの組合せに対応付けて記憶する歪補償係数記憶部を有する歪補償装置の歪補償方法において、
温度を示す温度情報を取得し、
現在の前記入力信号を基にして第1アドレスを生成し、
過去の前記入力信号の平均値であって、取得した前記温度情報に応じたパラメータを用いて算出した平均値を基にして前記第1アドレスとは異なる第2アドレスを生成し、
前記第1アドレスおよび前記第2アドレスの組合せに対応する歪補償係数を前記歪補償係数記憶部から取得し、取得した歪補償係数を用いて前記増幅部に入力される前記入力信号に対してプリディストーション処理を行う、
ことを特徴とする歪補償方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013191765A JP6197518B2 (ja) | 2013-09-17 | 2013-09-17 | 歪補償装置、送信装置および歪補償方法 |
US14/484,074 US9548703B2 (en) | 2013-09-17 | 2014-09-11 | Distortion compensation apparatus, transmission apparatus, and distortion compensation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013191765A JP6197518B2 (ja) | 2013-09-17 | 2013-09-17 | 歪補償装置、送信装置および歪補償方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015061106A true JP2015061106A (ja) | 2015-03-30 |
JP6197518B2 JP6197518B2 (ja) | 2017-09-20 |
Family
ID=52667430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013191765A Expired - Fee Related JP6197518B2 (ja) | 2013-09-17 | 2013-09-17 | 歪補償装置、送信装置および歪補償方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9548703B2 (ja) |
JP (1) | JP6197518B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180025948A (ko) * | 2015-07-02 | 2018-03-09 | 자일링크스 인코포레이티드 | 이동 평균 및 크기 이중 경로 디지털 전치왜곡 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6176012B2 (ja) * | 2013-09-11 | 2017-08-09 | 富士通株式会社 | 非線形歪み補償装置及び方法並びに通信装置 |
CN105024960B (zh) * | 2015-06-23 | 2018-11-09 | 大唐移动通信设备有限公司 | 一种dpd*** |
JP2017050694A (ja) * | 2015-09-01 | 2017-03-09 | 富士通株式会社 | 無線通信装置及びバースト歪み補正方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010050592A1 (en) * | 1999-07-13 | 2001-12-13 | Wright Andrew S. | Amplifier measurement and modeling processes for use in generating predistortion parameters |
JP2004336750A (ja) * | 2003-04-30 | 2004-11-25 | Lucent Technol Inc | 拡張された予歪方法および装置 |
JP2006505160A (ja) * | 2002-10-31 | 2006-02-09 | 深▲川▼市中▲興▼通▲訊▼股▲分▼有限公司 | 広帯域プリディストーション線形化の方法およびシステム |
US20060033569A1 (en) * | 2004-08-16 | 2006-02-16 | Mobin Mohammad S | Method and apparatus for performing digital pre-distortion |
WO2008053535A1 (fr) * | 2006-10-31 | 2008-05-08 | Panasonic Corporation | Circuit de compensation de distorsion |
JP2011176689A (ja) * | 2010-02-25 | 2011-09-08 | Fujitsu Ltd | 算出装置、歪み補正装置、増幅装置および算出方法 |
JP2012039235A (ja) * | 2010-08-04 | 2012-02-23 | Fujitsu Ltd | 送信信号電力制御装置、送信信号電力制御方法及び通信装置 |
JP2013026631A (ja) * | 2011-07-14 | 2013-02-04 | Fujitsu Ltd | 歪補償装置、送信機および歪補償方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6882221B2 (en) | 2003-09-22 | 2005-04-19 | Northrop Grumman Corporation | Digital predistortion for power amplifier |
WO2007004252A1 (ja) | 2005-06-30 | 2007-01-11 | Fujitsu Limited | 歪補償回路を有する電力増幅器 |
JP5160344B2 (ja) | 2008-08-25 | 2013-03-13 | 日本無線株式会社 | プリディストータ |
-
2013
- 2013-09-17 JP JP2013191765A patent/JP6197518B2/ja not_active Expired - Fee Related
-
2014
- 2014-09-11 US US14/484,074 patent/US9548703B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010050592A1 (en) * | 1999-07-13 | 2001-12-13 | Wright Andrew S. | Amplifier measurement and modeling processes for use in generating predistortion parameters |
JP2006505160A (ja) * | 2002-10-31 | 2006-02-09 | 深▲川▼市中▲興▼通▲訊▼股▲分▼有限公司 | 広帯域プリディストーション線形化の方法およびシステム |
JP2004336750A (ja) * | 2003-04-30 | 2004-11-25 | Lucent Technol Inc | 拡張された予歪方法および装置 |
US20060033569A1 (en) * | 2004-08-16 | 2006-02-16 | Mobin Mohammad S | Method and apparatus for performing digital pre-distortion |
WO2008053535A1 (fr) * | 2006-10-31 | 2008-05-08 | Panasonic Corporation | Circuit de compensation de distorsion |
JP2011176689A (ja) * | 2010-02-25 | 2011-09-08 | Fujitsu Ltd | 算出装置、歪み補正装置、増幅装置および算出方法 |
JP2012039235A (ja) * | 2010-08-04 | 2012-02-23 | Fujitsu Ltd | 送信信号電力制御装置、送信信号電力制御方法及び通信装置 |
JP2013026631A (ja) * | 2011-07-14 | 2013-02-04 | Fujitsu Ltd | 歪補償装置、送信機および歪補償方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180025948A (ko) * | 2015-07-02 | 2018-03-09 | 자일링크스 인코포레이티드 | 이동 평균 및 크기 이중 경로 디지털 전치왜곡 |
JP2018521581A (ja) * | 2015-07-02 | 2018-08-02 | ザイリンクス インコーポレイテッドXilinx Incorporated | 移動平均およびマグニチュード・デュアルパス・デジタル・プリディストーション |
KR102565373B1 (ko) * | 2015-07-02 | 2023-08-08 | 자일링크스 인코포레이티드 | 이동 평균 및 크기 이중 경로 디지털 전치왜곡 |
Also Published As
Publication number | Publication date |
---|---|
US20150077179A1 (en) | 2015-03-19 |
JP6197518B2 (ja) | 2017-09-20 |
US9548703B2 (en) | 2017-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7864881B2 (en) | Digital predistortion transmitter | |
JP5751056B2 (ja) | 歪補償装置、送信機および歪補償方法 | |
JP4308163B2 (ja) | 歪補償装置 | |
JP4786644B2 (ja) | 歪補償装置 | |
TWI430562B (zh) | 傳送器、降低輸出訊號失真的方法以及產生用來降低輸出訊號失真之複數個預失真參數的方法 | |
US8451055B2 (en) | Distortion compensating apparatus, transmitting apparatus, and distortion compensating method | |
JP5505001B2 (ja) | 歪補償装置、増幅装置、送信装置および歪補償方法 | |
JP6197518B2 (ja) | 歪補償装置、送信装置および歪補償方法 | |
JP5505002B2 (ja) | 歪補償装置、増幅装置、送信装置および歪補償方法 | |
JP2010016821A (ja) | ベースバンド・プレディストーション装置及び方法 | |
JP5056490B2 (ja) | 歪み補償係数更新装置および歪み補償増幅器 | |
JP5707999B2 (ja) | 歪補償装置、送信機及び歪補償方法 | |
JPWO2011086752A1 (ja) | 増幅装置及び信号処理装置 | |
JP5850150B2 (ja) | 歪補償装置及び歪補償方法 | |
JP5482561B2 (ja) | 歪補償増幅装置及び歪補償方法 | |
JP4935677B2 (ja) | 歪補償装置 | |
JP6015386B2 (ja) | 歪補償装置及び歪補償方法 | |
JP2010130666A (ja) | プリディストータ | |
JP2016127577A (ja) | 歪補償装置及び歪補償方法 | |
JP5071168B2 (ja) | 歪み補償係数更新装置および歪み補償増幅器 | |
JP6758544B2 (ja) | 歪み補償回路及び無線送信機 | |
KR20070106761A (ko) | 왜곡 보상 장치 | |
JP5228521B2 (ja) | 歪補償回路、送信装置および通信システムならびに歪補償方法 | |
JP2021132253A (ja) | 無線通信装置及び係数更新方法 | |
JP5115979B2 (ja) | プリディストータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6197518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |