JP2010130666A - プリディストータ - Google Patents

プリディストータ Download PDF

Info

Publication number
JP2010130666A
JP2010130666A JP2008306806A JP2008306806A JP2010130666A JP 2010130666 A JP2010130666 A JP 2010130666A JP 2008306806 A JP2008306806 A JP 2008306806A JP 2008306806 A JP2008306806 A JP 2008306806A JP 2010130666 A JP2010130666 A JP 2010130666A
Authority
JP
Japan
Prior art keywords
distortion compensation
signal
coefficient
polynomial
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008306806A
Other languages
English (en)
Other versions
JP5299958B2 (ja
Inventor
Takaki Shibata
孝基 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2008306806A priority Critical patent/JP5299958B2/ja
Publication of JP2010130666A publication Critical patent/JP2010130666A/ja
Application granted granted Critical
Publication of JP5299958B2 publication Critical patent/JP5299958B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

【課題】追従速度、および収束速度を速くすることもでき、十分な歪補償精度を得ることもできるプリディストータを提供することを目的とする。
【解決手段】本発明に係るプリディストータは、入力信号を歪補償多項式に代入して生成した予歪補償信号を被補償回路401へ出力する歪補償回路11と、入力信号X及び被補償回路401の出力信号Yが入力され、歪補償多項式に入力信号Aを代入して生成した信号と歪補償多項式に出力信号Yを代入して生成した信号との差分及び可変な更新係数に基づいて歪補償多項式の係数値を更新する制御部13と、を備える。
【選択図】図1

Description

本発明は、信号増幅器などの被補償回路のメモリ効果による歪を補償するプリディストータに関するものである。
従来のプリディストータは、歪補償用のプリディストーション信号を生成するためのルックアップテーブルを備えており、ルックアップテーブルの歪補償値をアドレス毎に更新している(例えば、特許文献1を参照。)。特許文献1のプリディストータは、適応信号処理を用いてアドレス毎にルックアップテーブルの歪補償値の更新をするため、アドレス数(入力信号の振幅又は電力を量子化した値の数)に比例してメモリ量及び計算量が大幅に増えることになる。
このため、適応信号処理による歪補償値の計算量及びメモリ量を減らす目的で、更新する際にアドレス数を減らして歪補償値を算出し、後にアドレスの間の歪補償値を補間するプリディストータが知られている(例えば、特許文献2を参照。)。また、複数の入力信号と出力信号の組から算出したルックアップテーブルの歪補償値を入力信号の強度(電力、または振幅)に対応するアドレス毎に平均化し、その平均化されたルックアップテーブルのアドレスと歪補償値の関係から歪補償多項式を推定し、その歪補償多項式から改めて歪補償値を推定し、高精度かつアドレス間の歪補償値を補間したルックアップテーブルを作成し、入力信号の強度から歪補償値を引用するプリディストータも知られている(例えば、特許文献3を参照。)。
特許第3560398号 特開2002−223171号公報 特開2006−093947号公報
従来のプリディストータは、歪補償多項式の係数値を更新する際に用いている更新係数μは一定(固定値)である。このため、更新係数μを大きくすると、追従速度、および収束速度は速いものの雑音の影響が誤差に直接反映されるので歪補償の精度を高くできず、逆に更新係数μを小さくすると歪補償の精度を高くできるものの収束が遅くなるという課題があった。
そこで、本発明は、上記課題を解決するためになされたもので、追従速度、および収束速度を速くすることもでき、十分な歪補償精度を得ることもできるプリディストータを提供することを目的とする。
前記目的を達成するために、本発明に係るプリディストータは、歪補償多項式の係数値を更新する際に用いる更新係数μを固定値ではなく可変値とした。
具体的には、本発明に係るプリディストータは、入力信号を歪補償多項式に代入して生成した予歪補償信号を被補償回路へ出力する歪補償回路と、前記入力信号及び前記被補償回路の出力信号が入力され、歪補償多項式に前記入力信号を代入して生成した信号と前記歪補償多項式に前記出力信号を代入して生成した信号との差分及び可変な更新係数に基づいて前記歪補償多項式の係数値を更新する制御部と、を備える。
また、本発明に係る他のプリディストータは、入力信号を歪補償多項式に代入して生成した予歪補償信号を被補償回路へ出力する歪補償回路と、前記予歪補償信号及び前記被補償回路の出力信号が入力され、前記予歪補償信号と前記歪補償多項式に前記出力信号を代入して生成した信号との差分及び可変な更新係数に基づいて前記歪補償多項式の係数値を更新する制御部と、を備える。
本発明に係るプリディストータは、更新係数μを大きくすることで追従速度、および収束速度を速くすることができ、更新係数μを小さくすることで十分な歪補償精度を得ることができる。
本発明に係るプリディストータの前記制御部は、前記歪補償回路が前記歪補償値を更新した回数に基づいて前記歪補償多項式の係数を更新する際に用いる前記更新係数を決定することが好ましい。更新開始時には更新係数の値を大きくしておき、更新が進むにつれて更新係数の値を小さくすると、収束速度が速く、かつ収束後の歪補償の精度を高める制御が可能となる。
本発明に係るプリディストータの前記制御部は、前記入力信号と前記被補償回路の出力信号との差分に基づいて前記歪補償多項式の係数を更新する際に用いる前記更新係数を決定することとしてもよい。入力信号と出力信号との誤差が大きいときは更新係数を大きくして追従速度、および収束速度が速くなるように動作し、誤差が小さいときは更新係数を小さくして歪補償の精度を高める制御が可能となる。
本発明は、追従速度、および収束速度を速くすることもでき、十分な歪補償精度を得ることもできるプリディストータを提供することができる。
添付の図面を参照して本発明の実施の形態を説明する。以下に説明する実施の形態は本発明の構成の例であり、本発明は、以下の実施の形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。また、枝番号を付さない符号での説明は該符号に枝番号を付した構成要素や信号全てに共通する説明である。
図1は、本実施例のプリディストータ301の構成を説明するブロック図である。プリディストータ301は、入力信号Xに対して歪補償多項式を用いて生成した予歪補償信号Aを被補償回路401へ出力する歪補償回路11と、入力信号X及び被補償回路401の出力信号Yが入力され、歪補償多項式に入力信号Aを代入して生成した信号と歪補償多項式に出力信号Yを代入して生成した信号との差分及び可変な更新係数に基づいて歪補償多項式の係数値を更新する制御部13と、を備える。
図2は、本実施例のプリディストータ302の構成を説明するブロック図である。プリディストータ302は、入力信号Xに対して歪補償多項式を用いて生成した予歪補償信号Aを被補償回路401へ出力する歪補償回路11と、予歪補償信号A及び被補償回路401の出力信号Yが入力され、予歪補償信号Aと歪補償多項式に出力信号Yを代入して生成した信号との差分及び可変な更新係数に基づいて歪補償多項式の係数値を更新する制御部13と、を備える。
例えば、被補償回路401は増幅器である。以下の説明は、被補償回路401が増幅器として説明する。
図3は、プリディストータ301及びプリディストータ302の歪補償回路11を説明するブロック図である。歪補償回路11は、入力信号Xを用いて予歪補償信号Aを算出する。予歪補償信号Aは、被補償回路401の歪特性の逆歪特性(歪補償特性)が加えられているので、被補償回路401の出力信号Yの歪を小さくすることができる。
制御部13は、図3に図示されない歪補償多項式に入力信号Xを代入して生成した信号又は予歪補償信号Aと歪補償多項式に出力信号Yを代入して生成した信号との差分が0に近づくように歪補償多項式の係数値を更新する。また、制御部13は、歪補償値の更新時に0より大きく、且つ1以下の更新係数を乗算して制御不能の状態に陥ることを回避する。例えば、制御部13は、歪補償回路11で用いる歪補償多項式の係数値を更新した回数に基づいて、歪補償多項式の係数値を更新する際に用いる更新係数を決定する。また、制御部13は、入力信号Xと被補償回路401の出力信号Yとの差分に基づいて歪補償多項式の係数値を更新する際に用いる更新係数を決定してもよい。
(更新量の算出の説明)
複数の増幅器で構成された増幅器は、図4のようにモデル化できる。入力信号Xを周期Tでサンプリングした離散時間信号をx(nT)とし、出力信号Yを周期Tでサンプリングした離散時間信号をy(nT)とし、表記を簡単にするためにそれぞれをx(n),y(n)で表すこととする。また、x(n)及びy(n)は実数成分と虚数成分を持つ複素数信号であり、x(n)及びy(n)に対する乗算及び加算は、それぞれ複素乗算及び複素加算を示すものとする。すなわち、先に説明した図1および図2においては歪補償回路11と被補償回路401との間には図示しない直交変調器、D/A変換器、およびアップコンバータがあり、被補償回路401と制御部の間には図示しないダウンコンバータ、A/D変換器、および直交復調器がある。このとき、増幅器を構成する要素増幅器513の歪特性を表す歪特性多項式をそれぞれ
Figure 2010130666
とおく。ここで、jは要素増幅器513の番号であり、Jは要素増幅器513の個数である。また、dは入力信号の正規化先行時間、または正規化遅延時間を表し、D1はj番目の要素増幅器の最大正規化先行時間、D2はj番目の要素増幅器の最大正規化遅延時間、kは次数であり、Kはj番目の要素増幅器の歪成分の最大次数を表す。
また、要素増幅器513を合成する比率を入力信号Xの振幅値の関数(合成多項式)
Figure 2010130666
とおく。ここで、rは入力信号の正規化先行時間、または正規化遅延時間を表し、R1はj番目の要素増幅器に対する合成する比率において関係する入力信号の最大正規化先行時間、R2はj番目の要素増幅器に対する合成する比率において関係する入力信号の最大正規化遅延時間、lは次数であり、Lはj番目の要素増幅器に対する合成する比率において関係する入力信号の最大次数から1次高い次数を表す。このとき、増幅器の出力は
Figure 2010130666
ここで、数式3を整理する。まず、異なる増幅器(異なるj)の同じ項をまとめると
Figure 2010130666
である。ここで、max(c,c,…,c)はc,c,…,cの最大値を表す。
次に、数式4のr=dの項をまとめると
Figure 2010130666
である。
また、数式5は、
Figure 2010130666
更に、
Figure 2010130666
すなわち、図4のようにモデル化できる増幅器の歪特性を推定するには、複素数係数h’d,k、係数h’r,d,l、および係数h’r,d,l,kを算出すれば良い。係数h’d,k、係数h’r,d,l、および係数h’r,d,l,kを算出するには入力信号Xおよび出力信号Yを数式7のモデルに適用して最小二乗法を用いればよい。
(歪補償方法)
次に、図4のモデルに基づいた増幅装置の歪補償方法について説明する。増幅装置全体の入出力信号の関係は
Figure 2010130666

となり、線形であるのが理想的である。但し、Gは増幅装置の利得を表す実数定数である。ここでは、以降の議論を簡単にする目的で、G=1とおくこととする。
しかし、実際の増幅装置では、入力信号の振幅(もしくは電力)が大きくなると入出力信号の関係は線形ではなく数式3または数式7で表現されるように非線形となる。一方、数式3又は数式7において入力信号と出力信号の関係が理想的になるときy(n)=x(n)の関係が成立する。従って、図4のモデルに基づいた増幅回路を歪補償するには、図4のモデルを数式で表現した歪特性多項式である数式3または数式7において入力信号Xと出力信号Yを入れ替えた歪補償多項式
Figure 2010130666
である。
数式3から数式7に整理したのと同様に、数式9を整理すると、
Figure 2010130666
この数式10の複素数係数w’d,k、w’r,d,l、及びw’r,d,l,kを最小二乗法を用いて推定し、入力信号Xを歪補償多項式に従って補償すればよい。最小二乗法により複素数係数w’d,k、w’r,d,l、及びw’r,d,l,kを算出するに際しては、複素数係数w’d,k、w’r,d,l、及びw’r,d,l,kの総数よりも多くの入力信号X及び出力信号Yをサンプリングしたx(n)とy(n)の組を用いる。
すなわち、最小2乗法を用いて得られた数式10の係数を用いて増幅装置の入出力関係を線形にする目的で、増幅装置の前段に設けてある増幅装置の非線形な歪特性(歪値)に対する逆歪特性(歪補償値)を生成するプリディストータ301、あるいは302において、入力信号Xに歪補償値を予め与えた予歪補償信号Aを生成して増幅装置に入力する。このとき、増幅装置の出力信号Yがy(n)=x(n)となる予歪補償信号Aを得るために、プリディストータ301、あるいは302は、数式11で表される歪補償多項式で入力信号Xに歪補償値を予め与えて予歪補償信号Aを生成して増幅装置に入力する。
Figure 2010130666
図4のモデルを数式で表現した歪特性多項式である数式3または数式7で与えられる非線形な歪を補償する逆歪特性(歪補償特性)を与える予歪補償信号A、すなわち数式11のa(n)を得るには、数式3または数式7においてx(n)とy(n)を入れ替えた数式9または数式10の関係を満たす係数w’j,r,d,l,k、または、係数w’d,k、w’r,d,l、及びw’r,d,l,kを得ればよい。
(歪補償多項式の係数の算出方法)
ここで、数式10を利用して歪補償多項式の係数を求める方法について説明する。但し、ここでは、表現の簡単のためにDa=0、R1=0、D1=0とおく。複素数係数w’d,k、w’r,d,l、及びw’r,d,l,kをすべて並べた係数のベクトルを
Figure 2010130666
とおく。ここで、Tは行列の転置を表す。
次に、w、w、・・・、wを求める方法について説明する。数式12の歪補償多項式の係数w0,w1,・・・,wを求めるには、異なるnにおけるQ+1個以上の数式10が必要である。ここで、数式10を行列表現すると数式13となる。
Figure 2010130666
但し、
Figure 2010130666
歪補償多項式の係数を推定する際に使用する異なるnに対する数式10の個数はN(N≧Q+1)であり、数式10をN個まとめると数式13は数式15の連立方程式となる。
Figure 2010130666
Figure 2010130666
数式15又は数式17の連立方程式を解くことで、係数w,w,・・・,wが求まる。数式15又は数式17の連立方程式を解くには掃き出し法を用いても良いし、最小二乗法を用いて数式18としても良い。
Figure 2010130666
Figure 2010130666
但し、Hは行列の複素共役転置を表す。このようにして得られた係数w,w,・・・,wをa(n)に適用し、x(n)に応じた歪補償値を算出すれば歪補償ができる。
歪補償回路11は、制御部13が算出した係数を受け取り、歪補償多項式に適用する。プリディストータ301は、この係数を適用した歪補償多項式で入力信号Xから予歪補償信号Aを生成する。歪補償回路11が記憶する歪補償多項式は被補償回路401を適切にモデル化し、そのモデルの歪特性から得られたものであるため、プリディストータ301は少ない計算量で歪補償値を算出でき、歪補償の精度を高くすることができる。但し、プリディストータ301の係数である数式12の初期値は、
Figure 2010130666
である。
(更新アルゴリズム)
歪補償多項式の係数を1回で正確に求めるには、想定している入力信号の振幅(または電力)の全てを網羅するような信号を実際に増幅装置に入力した際の入力信号と、入力信号に対応する出力信号の組を用いて歪補償多項式の係数を最小二乗法を用いて算出する必要があり、計算量が膨大なものとなる問題がある。すなわち、歪補償多項式の係数を正確に算出するには、サンプリングした入力信号と出力信号を非常に多く用いる必要がある。
また、温度、および湿度、並びに経年変化により増幅装置の歪補償多項式の係数も変化する問題がある。さらに、増幅装置の歪補償をしながら歪補償多項式の係数を時刻の経過とともに更新していく必要がある。そこで、歪補償多項式の係数を時刻の経過とともに更新する更新アルゴリズムをここで示す。
増幅装置の歪補償をしながら歪補償多項式の係数を更新する場合、増幅装置への入力信号はx(n)ではなく、増幅装置の出力信号Yであるy(n)をx(n)に近づけるように歪補償した数式11の予歪補償信号Aが入力信号になっている。
このとき、正確に増幅装置の歪補償がなされていれば、y(n)=x(n)が成立するので、数式11において
Figure 2010130666
も成立する。ここで、
Figure 2010130666
とおく。但し、w’d,k(i)、w’r,d,l(i)、およびw’r,d,l,k(i)はi回目の更新で得られた係数w’d,k、w’r,d,l、およびw’r,d,l,kをそれぞれ表す。
もし、増幅装置の歪補償が十分でなければ、y(n)=x(n)とはならず、
Figure 2010130666
とおくと、誤差
Figure 2010130666
が得られる。この誤差e(n)が零になるように歪補償多項式の係数を更新する。
すなわち、増幅装置全体の入出力関係を線形とする条件y(n)=x(n)を満たす係数w’d,k(i)、w’r,d,l(i)、およびw’r,d,l,k(i)は数式10を満たす。ここで、係数w’d,k、w’r,d,l、およびw’r,d,l,kを全て並べた係数は数式12によりw、w、・・・、wで表されるので、i回目の更新で得られた係数w、w、・・・、wをそれぞれw(i)、w(i)、・・・、w(i)とおくと、増幅回路全体の入出力関係を線形とする条件y(n)=x(n)を満たす係数w(i)、w(i)、・・・、w(i)は数式10を満たす。従って、a’(n)とa”(n)が一致するように、w(i)、w(i)、・・・、w(i)を求めればよい。
ここで、w,w,・・・wの更新について説明する。
Figure 2010130666
とおく。但し、i≧0である。なお、数式24の係数w(i)の初期値としては、w(0)=(1,0,・・・,0)を用いるか、同じ被補償部に対して十分な取り込み点数Nのときに数式15、数式17または数式18を用いて予め求めておいた係数wをw(0)=wとして用いるか、同じ被補償部に対して十分に更新回数を確保して予め求めておいた係数の行列w(∞)をw(0)=w(∞)として用いればよい。
ここでは、表現の簡単のためにDa=0、R1=0、D1=0とおいた場合、w(i),w(i),・・・,w(i)に対応した入力信号X及び出力信号Yの行列は、それぞれ数式25及び数式29とおくことができる。
Figure 2010130666
である。
また、行x(i)を構成するベクトルx1(i)、x2(i)およびx3(i)はそれぞれ数式26、数式27及び数式28で表せる。
Figure 2010130666
Figure 2010130666
Figure 2010130666
Figure 2010130666
Figure 2010130666
である。
また、行y(i)を構成するベクトルy1(i)、y2(i)およびy3(i)はそれぞれ数式30、数式31及び数式32で表せる。
Figure 2010130666
Figure 2010130666
Figure 2010130666
Figure 2010130666
但し、Nは歪補償値を推定する際に使用する入出力信号の取り込み点数、Mは次の多項式係数の更新時に用いる入出力信号の取り込み開始までのサンプリング間隔数である。
また、
Figure 2010130666
Figure 2010130666
Figure 2010130666
とおくと、連立方程式
Figure 2010130666
によりw(i)を更新すればよい。但し、μは0<μ≦1.0を満たす更新係数である。
本発明では更新回数、または誤差信号e(i)の電力に応じて更新係数μを適応的に変化させる。例えば、本発明の例として更新係数μを更新回数に応じて変化させる場合には、更新係数を
Figure 2010130666
とする(図5)。但し、0<μMIN<μMAX≦1.0であり、0≦IMIN<IMAXである。このように、更新開始時には更新係数の値を大きくしておき、更新が進むにつれて更新係数の値を小さくすると、収束速度が速く、かつ収束後の歪補償の精度を高める制御が可能となる。尚、数式37は更新係数μを適応的に変える関数の一例であり、更新係数μを適応的に変える関数としては更新の回数iを変数とした関数であれば他の形でもよい。
また、本発明の別の例として更新係数μを誤差e(i(N+M)+n)の電力|e(i(N+M)+n)|に応じて変化させる場合には、誤差電力の総和を下式とおくと、
Figure 2010130666
更新係数を数式38の関数である
Figure 2010130666
とする(図6)。但し、0<μMIN<μMAX≦1.0であり、0<STH1≦STH2である。このように、更新係数μを誤差電力の関数として誤差電力に応じて更新係数を変化させると誤差電力が大きいときは更新係数を大きくして追従速度、および収束速度が速くなるように動作し、誤差電力が小さいときは更新係数を小さくして歪補償の精度を高める制御が可能となる。尚、数式39は更新係数μを適応的に変える関数の一例であり、更新係数μを適応的に変える関数としては誤差信号e(i(N+M)+n)の電力|e(i(N+M)+n)|を変数とした関数であれば他の形でもよい。
本発明に係るプリディストータは、移動体通信基地局などに用いられる無線送信機の電力増幅器に適用することができる。
本発明に係るプリディストータの構成を説明するブロック図である。 本発明に係るプリディストータの構成を説明するブロック図である。 本発明に係るプリディストータの歪補償回路を説明するブロック図である。 複数の増幅器で構成された増幅回路をモデル化した図である。 数式37を説明する図である。 数式39を説明する図である。
符号の説明
301、302:プリディストータ
11:歪補償回路
13:制御部
401:被補償回路
511:遅延素子
512−j:振幅値関数(jは自然数)
513:要素増幅器
514:複素乗算器
515:積算器
X:入力信号
Y:出力信号
A:予歪補償信号

Claims (4)

  1. 入力信号を歪補償多項式に代入して生成した予歪補償信号を被補償回路へ出力する歪補償回路と、
    前記入力信号及び前記被補償回路の出力信号が入力され、歪補償多項式に前記入力信号を代入して生成した信号と前記歪補償多項式に前記出力信号を代入して生成した信号との差分及び可変な更新係数に基づいて前記歪補償多項式の係数値を更新する制御部と、
    を備えるプリディストータ。
  2. 入力信号を歪補償多項式に代入して生成した予歪補償信号を被補償回路へ出力する歪補償回路と、
    前記予歪補償信号及び前記被補償回路の出力信号が入力され、前記予歪補償信号と前記歪補償多項式に前記出力信号を代入して生成した信号との差分及び可変な更新係数に基づいて前記歪補償多項式の係数値を更新する制御部と、
    を備えるプリディストータ。
  3. 前記制御部は、前記歪補償回路が前記歪補償値を更新した回数に基づいて前記歪補償多項式の係数を更新する際に用いる前記更新係数を決定することを特徴とする請求項1又は2に記載のプリディストータ。
  4. 前記制御部は、前記入力信号と前記被補償回路の出力信号との差分に基づいて前記歪補償多項式の係数を更新する際に用いる前記更新係数を決定することを特徴とする請求項1又は2に記載のプリディストータ。
JP2008306806A 2008-12-01 2008-12-01 プリディストータ Active JP5299958B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008306806A JP5299958B2 (ja) 2008-12-01 2008-12-01 プリディストータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008306806A JP5299958B2 (ja) 2008-12-01 2008-12-01 プリディストータ

Publications (2)

Publication Number Publication Date
JP2010130666A true JP2010130666A (ja) 2010-06-10
JP5299958B2 JP5299958B2 (ja) 2013-09-25

Family

ID=42330656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008306806A Active JP5299958B2 (ja) 2008-12-01 2008-12-01 プリディストータ

Country Status (1)

Country Link
JP (1) JP5299958B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012095005A (ja) * 2010-10-25 2012-05-17 Japan Radio Co Ltd プリディストータ
WO2012086379A1 (ja) * 2010-12-22 2012-06-28 住友電気工業株式会社 増幅回路及び無線通信装置
JP2015076720A (ja) * 2013-10-09 2015-04-20 富士通株式会社 歪補償装置および歪補償方法
JP2017509179A (ja) * 2013-12-26 2017-03-30 大唐移▲動▼通信▲設▼▲備▼有限公司 デジタルプリディストーションパラメーターの求め方法及びプリディストーションシステム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223171A (ja) * 2001-01-29 2002-08-09 Fujitsu Ltd 歪補償係数を補正及び補間する非線形歪補償送信装置
JP2003188656A (ja) * 2001-12-21 2003-07-04 Nec Corp 歪補償回路
JP2006270246A (ja) * 2005-03-22 2006-10-05 Fujitsu Ltd 歪補償装置
JP2008125133A (ja) * 1999-12-28 2008-05-29 Fujitsu Ltd 歪補償装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008125133A (ja) * 1999-12-28 2008-05-29 Fujitsu Ltd 歪補償装置
JP2002223171A (ja) * 2001-01-29 2002-08-09 Fujitsu Ltd 歪補償係数を補正及び補間する非線形歪補償送信装置
JP2003188656A (ja) * 2001-12-21 2003-07-04 Nec Corp 歪補償回路
JP2006270246A (ja) * 2005-03-22 2006-10-05 Fujitsu Ltd 歪補償装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6012031237; D.R.Morgan, Z.Ma, J.Kim, M.G.Zierdt, J.Pastalan: '"A Generalized Memory Polynomial Model for Digital Predistortion of RF Power Amplifiers"' IEEE TRANSACTION ON SIGNAL PROCESSING VOL.54, NO.10, 200610, Page 3852-3860, IEEE *
JPN6012044580; M.A.Nizamuddin,P.J.Balister, W.H.Tranter, J.H.Reed: '"Nonlinear Tapped Delay Line Digital Predistorter for Power Amplifiers with Memory"' Wireless Communications and Networking,2003 Vol.1, 2003, page(s):607-611, IEEE *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012095005A (ja) * 2010-10-25 2012-05-17 Japan Radio Co Ltd プリディストータ
WO2012086379A1 (ja) * 2010-12-22 2012-06-28 住友電気工業株式会社 増幅回路及び無線通信装置
US9257943B2 (en) 2010-12-22 2016-02-09 Sumitomo Electric Industries, Ltd. Amplifier circuit and wireless communication equipment
JP2015076720A (ja) * 2013-10-09 2015-04-20 富士通株式会社 歪補償装置および歪補償方法
JP2017509179A (ja) * 2013-12-26 2017-03-30 大唐移▲動▼通信▲設▼▲備▼有限公司 デジタルプリディストーションパラメーターの求め方法及びプリディストーションシステム

Also Published As

Publication number Publication date
JP5299958B2 (ja) 2013-09-25

Similar Documents

Publication Publication Date Title
JP4909261B2 (ja) 電力増幅器におけるモデルに基づく歪み低減
US8787494B2 (en) Modeling digital predistorter
JP4255849B2 (ja) べき級数型ディジタルプリディストータ
US20070237260A1 (en) Digital predistortion transmitter
JP2010136123A (ja) 歪補償装置
JP2009213113A (ja) 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ
JP2013542696A (ja) タップ出力の正規化を伴う非線形モデル
JP2009177668A (ja) 歪補償装置及びこれを備えた電力増幅装置
JP2012090158A (ja) 電力増幅装置及びその歪補償係数更新方法及び送信装置
KR101386239B1 (ko) 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
JP5299958B2 (ja) プリディストータ
JP5336134B2 (ja) プリディストータ
JP5160344B2 (ja) プリディストータ
US20150077179A1 (en) Distortion compensation apparatus, transmission apparatus, and distortion compensation method
JP5238461B2 (ja) プリディストータ
JP5260335B2 (ja) プリディストータ
JP5221260B2 (ja) プリディストータ
KR100865886B1 (ko) 고주파 증폭기의 비선형성을 보정하기 위한 장치
JP5290698B2 (ja) プリディストータ
JP2016001846A (ja) 歪み補償装置及び歪み補償方法
JP5238564B2 (ja) プリディストータ
KR100991494B1 (ko) 디지털 전치왜곡 방법 및 그 장치
JP5706129B2 (ja) プリディストータ
JP5115979B2 (ja) プリディストータ
JP2010114655A (ja) プリディストータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130612

R150 Certificate of patent or registration of utility model

Ref document number: 5299958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150