JP2018521581A - 移動平均およびマグニチュード・デュアルパス・デジタル・プリディストーション - Google Patents

Abstract

装置（１００）は概して入力信号（１０１）をプリコンディショニングすることに関する。本装置においては、第１のデジタル・プリディストーション・モジュール（１１０）および第２のデジタル・プリディストーション・モジュール（１２０）は入力信号（１０１）を受信して第１のプリディストーション済み信号（１１１）および第２のプリディストーション済み信号（１１２）をそれぞれ提供するためのものである。結合器（１３０）は、第１のプリディストーション済み信号（１１１）と第２のプリディストーション済み信号（１１２）とを結合して出力信号（１０２）を提供するためのものである。第１のデジタル・プリディストーション・モジュール（１１０）は、入力信号（１０１）を受信して移動平均信号（１１４）を提供するための移動平均ブロック（１１２）を含む。第１のデジタル・プリディストーション・モジュール（１１０）はさらに、入力信号（１０１）および移動平均信号（１１４）を受信して第１のプリディストーション済み信号（１１１）を提供するためのデジタル・プリディストータ（１１３）を含む。

Description

以下の説明は集積回路装置（integrated circuit device：「ＩＣ」）に関する。より特定的には、以下の説明は、ＩＣのための移動平均およびマグニチュード・デュアルパス・デジタル・プリディストーションに関する。

背景
セルラーまたは無線通信では、たとえば４ＧまたはＬＴＥシステムで用いられる変調によって、たとえば２Ｇ変調よりも基地局電力増幅器における飽和レベルが高くなっていた。この飽和は、たとえば約３０ｄＢの減衰といった、かなりの量の減衰を有するキャビティフィルタを使用しなければならないことを意味していた。したがって、これは、４Ｇシステムにおいてより高価なキャビティフィルタを使用しなければならないことを意味していた。

さらに、マルチ無線アプリケーションを含むがこれに限定されないマルチキャリア／マルチバンドアプリケーションについては、このような飽和は、帯域毎に別個の電力増幅器およびキャビティフィルタパスを使用しなければならないことを意味していた。これらの方針に沿って、増幅器飽和ロールオフは場合によっては大き過ぎるため、同じキャビティフィルタエンベロープ内に２つの帯域を有することが実際的でない場合がある。

したがって、上述の限定の１つ以上を克服するかまたは軽減する、電力増幅器への入力の前に信号プリコンディショニングを提供することが所望され、かつ有用である。

要約
装置は概して入力信号をプリコンディショニングすることに関する。このような装置においては、第１のデジタル・プリディストーション・モジュールおよび第２のデジタル・プリディストーション・モジュールは、入力信号を受信して第１のプリディストーション済み信号および第２のプリディストーション済み信号をそれぞれ提供するためのものである。結合器は、第１のプリディストーション済み信号と第２のプリディストーション済み信号とを結合して出力信号を提供するためのものである。第１のデジタル・プリディストーション・モジュールは、入力信号を受信して移動平均信号を提供するための移動平均ブロックを含む。第１のデジタル・プリディストーション・モジュールはさらに、入力信号および移動平均信号を受信して第１のプリディストーション済み信号を提供するためのデジタル・プリディストータを含む。

システムは概して伝送に関する。このようなシステムにおいては、信号プリコンディショニング・ブロックは、入力信号を受信して出力信号を提供するためのものである。出力信号は、入力信号のデジタル的にプリディストーションされたバージョンである。信号変換フロントエンドは、出力信号を受信してアナログ信号を提供するためのものである。電力増幅器は、アナログ信号を受信して増幅信号を提供するためのものである。キャビティフィルタは、増幅信号を受信してフィルタリング済み信号を提供するためのものである。信号適合ブロックは、増幅信号および入力信号を受信して第１のフィードバック信号および第２のフィードバック信号を信号プリコンディショニング・ブロックに提供するためのものである。第１のフィードバック信号は、入力信号の移動平均についての第１のプリディストーション係数を更新するためのものである。第２のフィードバック信号は、入力信号の瞬時振幅マグニチュードについての第２のプリディストーション係数を更新するためのものである。

方法は概してデータ伝送に関する。このような方法においては、第１のデジタル・プリディストーション・モジュールによって入力信号および第１のフィードバック信号が受信されて、第１のデジタル・プリディストーション・モジュールによって第１のプリディストーション済み信号が提供される。第２のデジタル・プリディストーション・モジュールによって入力信号および第２のフィードバック信号が受信されて、第２のデジタル・プリディストーション・モジュールによって第２のプリディストーション済み信号が提供される。結合器は第１のプリディストーション済み信号と第２のプリディストーション済み信号とを結合して出力信号を提供する。第１のプリディストーション済み信号は、第１のデジタル・プリディストーション・モジュールの移動平均ブロックによって入力信号を受信して移動平均信号を提供することと、第１のデジタル・プリディストーション・モジュールのデジタル・プリディストータによって入力信号および移動平均信号を受信して第１のプリディストーション済み信号を提供することとによって提供される。

以下の詳細な説明および特許請求の範囲を考慮することによって他の特徴が認識されるであろう。

添付の図面は例示的な装置および／または方法を示す。しかし、添付の図面は特許請求の範囲を限定すると解釈すべきでなく、説明および理解のために過ぎない。

例示的な信号プリコンディショニング・ブロックを図示するブロック図である。 データ伝送のための例示的な伝送システムを図示するブロック図である。 例示的な信号適合ブロックを図示するブロック図である。 例示的なシングルバンドフィルタリング済み信号を図示する信号図である。 例示的なマルチキャリア／マルチバンドフィルタリング済み信号を図示する信号図である。 例示的なデータ伝送フローを図示するフロー図である。 図５のデータ伝送フローについての例示的なデータ伝送フローを図示するフロー図である。 例示的な列状フィールドプログラマブルゲートアレイ（Field Programmable Gate Array：「ＦＰＧＡ」）アーキテクチャを図示する簡略化したブロック図である。

詳細な説明
以下の説明においては、多数の具体的な詳細は、この明細書中に記載される具体例をより十分に説明するために記載されている。しかしながら、１つ以上の他の例および／またはこれらの例の変形例が以下に記載のすべての具体的な詳細なしでも実施され得ることが、当業者にとって明らかになるはずである。他の例においては、周知の特徴は、この明細書中における例の説明を不明瞭にすることを避けるために詳細に記載されていない。例示を容易にするために、同じ構成要素を参照するために異なる図面においても同じ番号の標識を用いている。しかしながら、代替例においては、構成要素が異なる場合もある。

いくつかの図で例示的に示されている例を説明する前に、概略紹介が、さらなる理解のために提供される。

デジタル・プリディストーションは、無線基地局または他の送信機などの電力増幅器による増幅の前に入力信号をプリディストーションするために用いられる。たとえば、従来のデジタル・プリディストータでは、伝送波形エンベロープの瞬時マグニチュードが、すなわち信号エンベロープの値が、複雑な入力信号自体とともに非線形フィルタに送出されてデジタル・プリディストーション機能を実現していた。このようなデジタル・プリディストータの係数は、このような入力信号および電力増幅器出力からのサンプリングデータによって決定される最小二乗平均法に基づいて周期的に適合されていた。したがって、デジタル・プリディストータのプリディストーション係数をポピュレートして更新するための最小二乗平均（Least Mean Square：「ＬＭＳ」）フィードバックは、比較のための、すなわちこのようなフィルタ係数の誤差を求めるための、電力増幅器の出力からのフィードバックを用いる入力信号の振幅の瞬時絶対値についてのみであった。多くの企業が、デジタル・プリディストーションを提供するためのＡＳＳＰ、ＳｏＣ、および他のＩＣを製造している。残念ながら、このデジタル・プリディストーションを用いても、４ＧまたはＬＴＥ変調入力信号についての電力増幅器の出力の飽和は、たとえば２Ｇ変調信号の飽和よりも実質的に大きかった。

しかし、以下により詳細に説明するように、デジタル・プリディストーションは、振幅の瞬時絶対値およびそれについての移動平均の両方を並列に用いて提供されて、デジタル的にプリディストーションされた信号を提供する。これらの方針に沿って、ＲＦ信号を電力増幅器に送出するためのＲＦ信号チェーンは、このような電力増幅器の線形化パフォーマンスに影響され得る。電力増幅器線形性の一次効果は、電力増幅器の「メモリ」と称されるものの量であり得る。電力増幅器におけるメモリ効果の原因の例として、入力信号電力レベルの変化に応答した電力増幅器の１つ以上の電力トランジスタ内の接合加熱／冷却、不完全なデカップリングに関連するトランジスタドレイン変調効果、ならびに／またはこのような電力増幅器における不完全な入力および／もしくは出力伝送線整合ネットワークがあり得る。

スペクトル再成長の減少を定量化するデジタル・プリディストーション・パフォーマンス・メトリックは、隣接チャネル漏洩電力比（Adjacent Channel Leakage Ratio：「ＡＣＬＲ」）として公知である。以下により詳細に説明するように２つのデジタル・プリディストーション・データパスを有することによって、プリディストーション・データパス全体が効果的に拡張されて電力増幅器メモリへの適応が向上する。このような第１のデータパスと並列に動作する第２のデータパスの第２の非線形フィルタを追加すると、この適応によって電力増幅器飽和が実質的に減少し得る。たとえば、４Ｇ変調信号についての電力増幅器の出力は、ほぼ２Ｇ変調信号の電力増幅器出力の飽和レベル以下にあり得る。

この出力飽和レベルの低下によって、より安価なキャビティフィルタが可能になる。さらに、従来は、キャビティフィルタは電力増幅器のアプリケーション毎に手動でチューニングされていた。しかし、電力増幅器出力の飽和が実質的に減少するため、キャビティフィルタのこの手動のチューニングが回避され得るか、または少なくとも実質的に減少され得る。

上記の一般的な理解を念頭において、信号プリコンディショニングのためのさまざまな構成を以下に一般的に説明する。

図１は、例示的な信号プリコンディショニング・ブロック１００を図示するブロック図である。信号プリコンディショニング・ブロック１００は、本明細書に記載のようにデュアルデータパス・デジタル・プリディストーションを用いて入力信号１０１をプリコンディショニングするためのものである。

信号プリコンディショニング・ブロック１００は、入力信号１０１を受信してプリディストーション済み信号１１１およびプリディストーション済み信号１２１をそれぞれ提供するためのデジタル・プリディストーション・モジュール１１０およびデジタル・プリディストーション・モジュール１２０を含む。信号プリコンディショニング・ブロック１００は、プリディストーション済み信号１１１とプリディストーション済み信号１２１とを結合して出力信号１０２を提供するための信号結合器（「結合器」）１３０を含む。

デジタル・プリディストーション・モジュール１１０およびデジタル・プリディストーション・モジュール１２０は、以下により詳細に説明するように、入力ノード１０４および出力ノード１０５において共通結合されて、デュアルデジタル・プリディストーション・データパスを提供し得る。入力信号１０１および出力信号１０２はそれぞれデジタル信号である。

デジタル・プリディストーション・モジュール１１０は、入力信号１０１を受信して移動平均信号１１４を提供するための移動平均ブロック１１２と、入力信号１０１および移動平均信号１１４を受信してプリディストーション済み信号１１１を提供するためのデジタル・プリディストータ１１３とを含む。デジタル・プリディストーション・モジュール１２０は、入力信号１０１を受信してマグニチュード信号１２４を提供するための絶対値ブロック１２２と、入力信号１０１およびマグニチュード信号１２４を受信してプリディストーション済み信号１２１を提供するためのデジタル・プリディストータ１２３とを含む。デジタル・プリディストーション・モジュール１２０は従来のものであるため、デジタル・プリディストーション・モジュール１２０は本明細書では不必要に詳細に説明しない。

デジタル・プリディストータ（digital predistorter：「ＤＰＤ」）１１３はルックアップテーブル１１５を含み、ルックアップテーブル１１５は、移動平均信号１１４をルックアップテーブル１１５へのインデックスとして受信してプリディストーション済み信号１１１を提供する。デジタル・プリディストータ１２３はルックアップテーブル（lookup table：「ＬＵＴ」）１２５を含み、ルックアップテーブル１２５は、マグニチュード信号１２４をルックアップテーブル１２５へのインデックスとして受信してプリディストーション済み信号１２１を提供する。デジタル・プリディストータ１１３およびデジタル・プリディストータ１２３はそれぞれ非線形フィルタとして実現され得る。

これらの方針に沿って、ＬＵＴ１１５は１セットのプリディストーション係数を記憶し得、これは、たとえばボルテラ（Volterra）非線形フィルタなどの非線形フィルタのフィルタ係数である。同様に、ＬＵＴ１２５は別の１セットのプリディストーション係数を記憶し得、これは、たとえば別のボルテラ非線形フィルタなどの別の非線形フィルタのフィルタ係数である。ある実現例では、ＤＰＤ１１３およびＤＰＤ１２３はそれぞれプルーニングされたボルテラ非線形フィルタであり得る。

移動平均ブロック１１２は、入力信号１０１のＮ個のサンプルまたは値についての移動平均信号１１４を提供するように構成される。たとえば、入力信号ｘ、１０１の振幅マグニチュードの、走行平均とも称される移動平均が、デジタル信号ｘ（ｎ）の−Ｎ／２からＮ／２個のサンプルからｋについて得られ得るため、移動平均＜｜ｘ｜＞はＮ個のサンプルで除算した項の合計｜ｘ（ｎ−ｋ）｜と等しくてもよい。たとえば、移動平均ブロック１１２は、Ｎ個のサンプルをカウントするように結合されたカウンタと、入力信号１０１をサンプリングしてｘの振幅の絶対値を提供するように結合された絶対値回路と、ｘの絶対値を累算してその和を提供するように結合されたアキュムレータと、このようなアキュムレータの出力をこのようなカウンタからのＮ出力で除算するように結合されたデバイダとを用いて実現され得る。したがって、このような移動平均ブロック１１２は、入力信号ｘ、１０１のＮ個の絶対サンプル値にわたる移動平均信号を提供するように構成され得る。ｘの絶対値および入力信号ｘ、１０１を用いることによって、ＤＰＤ１１３、およびＤＰＤ１２３は、入力信号ｘ、１０１、および入力信号ｘ、１０１の複雑なエンベロープの両方に対して動作する。

移動平均信号１１４によって移動平均ブロック１１２から移動平均値が出力され得る。移動平均信号１１４のこのような移動平均値は、ＬＵＴ１１５に記憶されているプリディストーション係数のセットのうちの１セットのプリディストーション係数へのインデックスまたはポインタとして用いられ得る。ゆえに、このようなインデックスまたはポインタ値に応答して、１セットのプリディストーション係数またはフィルタ係数がＬＵＴ１１５から選択され得る。

ＬＵＴ１１５および１２５は同一構造を有していてもよいが、このようなＬＵＴに記憶されている係数のセットは、それぞれＤＰＤ１１３および１２３を実現するために用いられる非線形フィルタのこれらの異なるインスタンス毎に異なる。さらに、ＤＰＤ１１３のフィルタ関数は移動平均｜＜ｘ＞｜変数についてのものであり、ＤＰＤ１２３のフィルタ関数は絶対値｜ｘ｜、すなわち入力信号ｘ、１０１の振幅の瞬時マグニチュードについてのものである。

ＤＰＤ１１３および１２３は電力増幅器に結合されるので、ＬＵＴ１１５および１２５内のそれぞれの係数は誤差を調整するように更新され得る。したがって、ＬＵＴ１１５および１２５にそれぞれ入力されるフィードバック信号２０１および２０２は、以下により詳細に説明するように、更新情報を提供し得る。さらに、電力増幅器の可変性の程度またはアプリケーションの許容差も同様に、用いられるサンプルの数Ｎに変換され得る。

一般に、移動平均値は入力信号ｘ、１０１の短期平均についてのものであり得る。これらの方針に沿って、用いられる絶対サンプル値は、電力増幅器パラメータと関連付けられているような約４から２０の範囲内の整数Ｎについてのものであり得る。この短期平均は、ある意味では電力増幅器の増幅器メモリのプロキシである。別の実現例では、用いられるこのような絶対サンプル値は、電力増幅器パラメータと関連付けられているような約２から３００の範囲内の整数Ｎについてのものであり得る。

ゆえに、プリディストーション済み信号１１１および１２１は異なるプリディストーション結果を有し得、これらの異なる結果が結合器１３０によって結合されて、入力信号１０１のプリディストーション済みバージョンである出力信号１０２が提供され得る。しかし、出力信号１０２は従来のプリディストーション済み信号と同一ではなく、すなわちプリディストーション済み信号１２１と同一ではない。理論に縛られることは望まないが、出力信号１０２は場合によっては、有意な「広帯域」メモリ効果を示すＡＣＬＲ電力増幅器の最大４ｄＢの向上を達成し得ると考えられる。これは、０．５ｄＢ程度の向上が有意であると考えられる分野では大幅な増加である。

無線基地局などにおける効率、すなわち電力増幅器（power amplifier：「ＰＡ」）によって入力ＤＣ電力をＲＦエネルギに変換する有効性は、無線インフラストラクチャ製造業者およびオペレータにとって重要な考慮事項であり得る。ＰＡ効率は、ＣＡＰＥＸ、ＯＰＥＸ、物理的サイズ、および基地局無線が提供するカバレッジと密接な関係がある。デジタル・プリディストーションはたとえばリモート無線装置（remote radio unit：ＲＲＵ）によって用いられて、効率を向上させ、コスト、電力、カバレッジ、およびサイズを伴うトレードオフを行なうためのオプションを提供し得る。たとえば電力付加効率および隣接チャネル電力比（adjacent channel power ratio：ＡＣＰＲ）の向上の観点で測定される線形化パフォーマンスは、信号処理チェーンおよび／または出力電力レベルの関数であり得、このような線形化パフォーマンスは用いられる電力増幅器の特性に緊密に関連し得る。いくつかの電力増幅器は他の電力増幅器よりも線形化が容易であり、いくつかの電力増幅器は、そのためのキャビティフィルタの手動チューニングを含む有意なチューニングを伴う。しかし、信号プリコンディショニング・ブロック１００を用いて、４Ｇレベルから２ＧレベルへといったＰＡ出力飽和の実質的な減少を提供することによって、そのための電力増幅器および／またはキャビティフィルタの手動チューニングを減らすことができる。

図２は、データ伝送のための例示的な伝送システム２００を図示するブロック図である。伝送システム２００は、入力信号１０１を受信して出力信号１０２を提供するための信号プリコンディショニング・ブロック１００を含み、出力信号１０２は上述のように入力信号１０のデジタル的にプリディストーションされたバージョンである。

伝送システム２００は、出力信号１０２を受信してアナログ信号２１１を提供するための信号変換フロントエンド２１０と、アナログ信号２１１を受信して増幅信号２２１を提供するための電力増幅器２２０と、増幅信号２２１を受信してフィルタリング済み信号２３１を提供するためのキャビティフィルタ２３０と、増幅信号２２１および入力信号１０１を受信してフィードバック信号２０１およびフィードバック信号２０２を信号プリコンディショニング・ブロック１００に提供するための信号適合ブロック２４０とを含む。図１および図２を同時に参照して伝送システム２００をさらに説明する。

信号プリコンディショニング・ブロック１００の出力ノード１０５とＰＡ２２０への入力との間の信号変換フロントエンド２１０は従来のものであってもよい。これらの方針に沿って、信号変換フロントエンド２１０は、デジタル出力信号１０２をアナログ信号に変換するためのデジタル−アナログ変換器（digital-to-analog converter：「Ｄ／Ａ」）を含んでいてもよい。信号変換フロントエンド２１０は、ＲＦミキサおよびＲＦ変調器、ならびに他の公知の構成要素を含んでいてもよい。したがって、信号変換フロントエンド２１０は、限定するためではなく明確にするために本明細書では不必要に詳細に説明しない。

信号変換フロントエンド２１０から出力されてＰＡ２１１に入力されるアナログ信号２１１は、増幅信号２２１としてＲＦエネルギに変換されるＤＣ入力であり得る。キャビティフィルタ２３０は増幅信号２２１をフィルタリングして、キャビティフィルタリング済み信号（「フィルタリング済み信号」）２３１をその後の伝送のために提供し得る。

図４−１は、例示的なシングルバンドフィルタリング済み信号２３１を図示する信号図である。この例では、ｘ軸４０１は周波数についてであり、ｙ軸４０２は振幅についてである。この例では、入力信号１０１はシングルバンドの信号であるため、フィルタリング済み信号２３１は、キャビティエンベロープ４１１内に、周波数ｆ₀を中心とする周波数帯域４１０によって全体的に表わされる１つの帯域を有する。しかし、ＰＡ飽和のために、飽和ロールオフ４１２によって、周波数帯域４１０が、すなわちデータ通信のために伝送される伝送スペクトルが、理想よりも大きくなる。キャビティフィルタ２３０は、この飽和ロールオフを制限して帯域間干渉を制限または回避するキャビティエンベロープ４１１を提供する。

しかし、飽和ロールオフは、はるかに高い４Ｇレベルと比較して２Ｇレベル以下にあり得るため、キャビティフィルタ２３０はこのような飽和ロールオフを抑制するために提供する抑制が実質的に小さい場合がある。従来は、キャビティフィルタは約３０ｄＢの抑制を提供し得るが、キャビティフィルタ２３０は、４Ｇ変調したフィルタリング済み信号２３１について約１０ｄＢ以下のロールオフ抑制を提供し得る。これらの方針に沿って、キャビティフィルタ２３０は、いくつかのアプリケーションについては約５ｄＢのロールオフ抑制または減衰キャビティフィルタであり得る。

図４−２は、例示的なマルチキャリア／マルチバンドフィルタリング済み信号２３１を図示する信号図である。この例では、ｘ軸４０１は周波数についてであり、ｙ軸４０２は振幅についてである。この例では、入力信号１０１はダブルバンドの信号であるため、フィルタリング済み信号２３１は第１の帯域４１０−１および第２の帯域４１０−２を有する。この例では、このような帯域は、同一のキャリア上に複数の帯域を有するためなどで、周波数ｆ₀から離れて変換され得る。さらに、このような他の帯域は、たとえばマルチキャリア／マルチバンド無線についてのものなどの、同一のまたは異なる変調および／または帯域幅についてのものであり得る。

フィルタリング済み信号２３１はキャビティエンベロープ４２１によって境界を付けられ得る。しかし、ＰＡ飽和のために、飽和ロールオフ４１２によって周波数帯域４１０−１および４１０−２が理想よりも大きくなる。キャビティフィルタ２３０は、上述のように、この飽和ロールオフを制限して帯域間干渉を制限または回避するキャビティエンベロープ４２１を提供する。しかし、このようなＰＡ飽和は実質的に小さくなるため、１つのキャビティフィルタ２３０およびそれとペアリングされた１つのＰＡがマルチキャリア／マルチバンド入力信号１０１について用いられ得る。これらの方針に沿って、このように実質的に減少したＰＡ飽和ロールオフ４１２について、たとえば周波数帯域４１０−１および４１０−２などの隣接帯域についての帯域間干渉領域４２０は、外側飽和ロールオフ４１２を含むフィルタリング済み信号２３１の帯域幅４３０全体が１つのキャビティフィルタに好適であり得るように、十分狭くてもよい。

図２のシステム２００に戻って、ＰＡ２２０およびキャビティフィルタ２３０は、４Ｇ変調のためにマルチキャリア／マルチバンド入力信号１０１を処理するためのシステム２００のそれぞれの単一インスタンスであり得る。ゆえに、飽和ロールオフまたは非線形性漏洩４１２は、帯域毎にＰＡキャビティフィルタ伝送パスを有するのではなく、マルチキャリア／マルチバンド入力信号１０１のための１つのＰＡキャビティフィルタ伝送パスをもたらし得る。ゆえに、より安価なキャビティフィルタ２３０を用いることができるだけでなく、マルチキャリア／マルチバンドアプリケーションのために用いるＰＡキャビティフィルタペアの数が少なくて済む。２つの帯域のみを例示的に示したが、入力信号１０１について２つよりも多い帯域が用いられてもよい。

図１および図２を同時に参照して、ＬＵＴ１１５および１２５は当初はプリディストーション係数でポピュレートされなくてもよい。しかし、信号プリコンディショニング・ブロック１００とともに使用されるＰＡの予備知識を用いて、ＬＵＴ１１５および１２５はいくつかの初期開始セットのプリディストーション係数でポピュレートされてもよい。しかし、ＬＵＴ１１５および１２５が当初はポピュレートされないと仮定すれば、ＬＵＴ１１５および１２５の各々は、互いに異なる少なくとも１セットのプリディストーション係数でポピュレートされてもよい。したがって、ＬＵＴ１１５および１２５を更新することは、初期プリディストーション係数がない状態から、ＬＵＴ１１５および１２５の各々について初期セットのプリディストーション係数を適合的に提供することを含み得る。初期プリディストーション係数は続いてフィードバック信号２０１および２０２を用いて更新され得る。

これらの方針に沿って、図３は例示的な信号適合ブロック２４０を図示するブロック図である。信号適合ブロック２４０は、少なくとも１つの最小二乗平均（「ＬＭＳ」）フィルタブロック３１０およびアナログ−デジタル変換器（「Ａ／Ｄ」）を含み得る。信号適合ブロック２４０は、信号プリコンディショニング・ブロック１００内の移動平均ブロック１１２および絶対値ブロック１２２のインスタンスとは別のそれらのインスタンスを含み得る。しかし、別の実現例では、移動平均信号１１４およびマグニチュード信号１２４はそれぞれ信号プリコンディショニング・ブロック１００をソースとしてもよい。図１から図３を同時に参照して、信号適合ブロック２４０をさらに説明する。

増幅信号２２１はＰＡ２２０の出力からＡ／Ｄ３２０への入力にフィードバックされて、デジタル出力信号ｙ、３３０が提供され得る。Ａ／Ｄ３２０は、公知のように、増幅信号２２１をデジタル出力信号ｙ、３３０に変換するための他の公知の構成要素を含んでいてもよく、これは公知であるため、限定するためではなく明確にするために説明しない。

この例では、デジタル入力信号ｘ、１０１、および対応するデジタル出力信号ｙ、３３０が統合ＬＭＩＳフィルタブロック３１０に入力される。関連付けられた信号間の対応を有するための遅延は、限定するためではなく明確にするために図示していない。入力信号ｘ、１０１は移動平均ブロック１１２および絶対値ブロック１２２に入力されて、それぞれデジタル入力信号ｘ、１０１に対応するデジタル移動平均信号１１４およびデジタルマグニチュード１２４、ならびにデジタル出力信号ｙ、３３０が得られて統合ＬＭＩＳフィルタブロック３１０に入力される。ここでも、関連付けられた信号間の対応を有するための遅延は、限定するためではなく明確にするために図示していない。

この例では、ＬＭＳフィルタブロック３１０はフィードバック信号２０１および２０２の両方を提供するように構成されているが、別の実現例では、１つのＬＭＳフィルタブロック３１０の以下の説明からより詳細に認識されるように、別個のＬＭＳフィルタブロック３１０を用いてデジタル移動平均信号１１４およびデジタルマグニチュード信号１２４を別々に処理してもよい。

フィードバック信号２０１は入力信号ｘ、１０１の移動平均３２６についてのプリディストーション係数３２２を更新するためのものであり得、フィードバック信号２０２は入力信号１０１の瞬時振幅マグニチュード３２５についてのプリディストーション係数３２１を更新するためのものであり得る。これらの方針に沿って、出力信号ｙは入力信号ｘを乗算したフィルタ係数ｗと等しくてもよく、すなわちｙ＝ｗｘであってもよい。ゆえに、誤差は入力信号ｘと出力信号ｙとの差として記述されてもよく、すなわちｅｒｒ＝ｘ−ｙとして記述されてもよい。この誤差は、信号プリコンディショニング・ブロック１０１で用いられるプリディストーション係数がＰＡ２２０に適合するためにどのように調整または更新されるかを反映し得る。

ＬＭＳフィルタブロック３１０は、ボルテラ非線形フィルタなどの非線形フィルタを用いるＬＭＳフィルタを提供するように構成され得る。これらの方針に沿って、ＬＭＳフィルタブロック３１０はフィルタ関数３１１を提供するように構成され得、ここでｗ₁およびｗ₂は、それぞれ非線形フィルタ関数３２３および３２４について互いに異なるそれぞれのセットのフィルタまたはプリディストーション係数３２１および３２２である。フィルタ関数３１１は、非線形フィルタ関数ｇ₂、３２４を、移動平均信号１１４と関連付けられたプリディストーション係数３２２に乗算するための移動平均信号１１４から得られる移動平均の関数｜＜ｘ＞｜、３２６として有するように構成され得る。フィルタ関数３１１はさらに、非線形フィルタ関数ｇ₁、３２３を、プリディストーション係数３２１に乗算するためのマグニチュード信号１２４から得られる瞬時振幅マグニチュードの関数｜ｘ｜、３２５の関数として有するように構成され得る。ここでも、移動平均３２６は入力信号１０１の振幅マグニチュードの走行平均についてのものである。

したがって、ｘ、ｙ、｜＜ｘ＞｜および｜ｘ｜はすべて実際値であり得るため、フィルタ関数３１１のこのような同等を用いて、このような同等に基づいて出力信号ｙ３３０を提供するために用いられるプリディストーション係数の更新を含むプリディストーション係数ｗ₁、３２１およびプリディストーション係数ｗ₂、３２２が生成され得る。換言すれば、ｘ＝ｙを満たす、または少なくとも互いにほぼ等しいｗ₁およびｗ₂の値が求められ得る。このように求められたプリディストーション係数３２１はフィードバック信号２０２としてフィードバックされ得、このように求められたプリディストーション係数３２２はフィードバック信号２０１としてフィードバックされ得る。換言すれば、ｗ₁ｇ₁（｜ｘ｜）およびｗ₂ｇ₂（＜｜ｘ｜＞）は、それぞれ｜ｘ｜および＜｜ｘ｜＞の関数としてのＰＡ２２０のそれぞれの非線形ゲインである。

図５は、例示的なデータ伝送フロー５００を図示するフロー図である。データ伝送フロー５００は本明細書に記載のようなデータの伝送のために用いられ得る。

５０１において、入力信号１０１がその後の伝送のために受信され得る。５０２において、５０１で受信されたこのような入力信号１０１が、本明細書の他の箇所で上述したように、このような入力信号１０１のマグニチュードの移動平均を用いることを含んでプリディストーションされ得る。５０３において、５０２で得られたこのようなプリディストーション済み入力信号が、その後の伝送のために変換され増幅され得る。５０４において、５０３で得られたこのような変換増幅信号が送信され得る。

図６は、例示的なデータ伝送フロー６００を図示するフロー図である。データ伝送フロー６００は図５のデータ伝送フロー５００の実現例であるが、データ伝送フロー５００の別の実現が本明細書中の説明に従って用いられてもよい。図１から図６を同時に参照してデータ伝送フロー６００をさらに説明する。

６０１において、デジタル・プリディストーション・モジュール１１０によって入力信号１０１およびフィードバック信号２０１が受信されて、デジタル・プリディストーション・モジュール１１０によってプリディストーション済み信号１１１が提供され得る。概して同時に、６０２において、デジタル・プリディストーション・モジュール１２０によって入力信号１０１およびフィードバック信号２０２が受信されて、デジタル・プリディストーション・モジュール１２０によってプリディストーション済み信号１２１が提供され得る。

６０３において、プリディストーション済み信号１１１およびプリディストーション済み信号１２１が結合器１３０で結合されて出力信号１０２が提供され得る。これらの方針に沿って、６０３における動作は、プリディストーション済み信号１１１を提供するための動作６１１および６１２を含み得る。６１１において、入力信号１０１がデジタル・プリディストーション・モジュール１１０の移動平均ブロック１１２によって受信されて移動平均信号１１４が提供され得る。６１２において、入力信号１０１および移動平均信号１１４がデジタル・プリディストーション・モジュール１１０のデジタル・プリディストータ１１３によって受信されてプリディストーション済み信号１１１が提供され得る。

６０４において、出力信号１０２が信号変換フロントエンド２１０によって受信されてアナログ信号２１１が提供され得る。６０５において、アナログ信号２１１が電力増幅器２２０によって受信されて増幅信号２２１が提供され得る。

６０６において、増幅信号２２１がキャビティフィルタ２３０によって受信されてフィルタリング済み信号２３１が提供され得る。概して同時に、６０７において、増幅信号２２１および入力信号１０１が信号適合ブロック２４０によって受信されてフィードバック信号２０１およびフィードバック信号２０２が提供され得る。増幅信号２２１は信号適合ブロック２４０にフィードバックされ得るが、増幅信号２２１は信号適合ブロック２１０によって必ずしも連続的にサンプリングされない。これらの方針に沿って、信号適合ブロック２４０は、増幅信号２２１を周期的にサンプリングしてデジタル出力信号ｙ、３３０を提供し得る。

６０８において、フィードバック信号２０１を用いて、プリディストーション係数３２２が、入力信号１０１の移動平均３２６についてのデジタル・プリディストータ１１３について更新され得る。概して同時に、６０９において、フィードバック信号２０２を用いて、プリディストーション係数３２１が、入力信号１０１の瞬時振幅マグニチュード３２５についてのデジタル・プリディストータ１２３について更新され得る。

６０８におけるプリディストーション係数３２２の更新、および６０９におけるプリディストーション係数３２１の更新は動作６１３を含み得る。６１３において、プリディストーション係数３２２およびプリディストーション係数３２１に、非線形フィルタ関数３２４および非線形フィルタ関数３２３がそれぞれ乗算され得る。

非線形フィルタ関数３２３は非線形フィルタ関数３２４とは異なっていてもよい。これらの方針に沿って、非線形フィルタ関数３２４は移動平均３２６の関数であり、非線形フィルタ関数３２３は瞬時振幅マグニチュード３２５の関数である。ここでも、移動平均３２６は入力信号１０１の振幅マグニチュードについてのものである。

本明細書に記載の例の１つ以上はＦＰＧＡにおいて実現され得るので、このようなＩＣの詳細な説明を提供する。しかし、他の種類のＩＣも本明細書に記載の技術から利益を得る可能性があることが理解されるはずである。

プログラマブルロジックデバイス（programmable logic device：「ＰＬＤ」）は、指定された論理関数を実行するようにプログラミング可能である周知のタイプの集積回路である。一種のＰＬＤであるフィールドプログラマブルゲートアレイ（「ＦＰＧＡ」）は典型的には一連のプログラマブルタイルを含む。これらのプログラマブルタイルは、たとえば、入力／出力ブロック（input/output block：「ＩＯＢ」）、コンフィギュラブルロジックブロック（configurable logic block：「ＣＬＢ」）、専用のランダムアクセスメモリブロック（dedicated random access memory block：「ＢＲＡＭ」）、乗算器、デジタル信号処理ブロック（digital signal processing：「ＤＳＰ」）、プロセッサ、クロックマネージャ、遅延ロックループ（delay lock loop：「ＤＬＬ」）などを含み得る。この明細書中において用いられる場合、「含む」および、「含んでいる」は、限定ではなく、含むことを意味する。

各々のプログラマブルタイルは、典型的には、プログラマブルインターコネクトおよびプログラマブルロジックの両者を含む。プログラマブルインターコネクトは、典型的には、プログラマブルインターコネクトポイント（programmable interconnect point：「ＰＩＰ」）によって相互接続された様々な長さの多数のインターコネクトラインを含む。プログラマブルロジックは、たとえば、関数生成器、レジスタ、算術論理などを含み得るプログラマブル素子を用いてユーザ設計のロジックを実現する。

プログラマブルインターコネクトおよびプログラマブルロジックは、典型的には、プログラマブル素子がどのように構成されるかを規定する内部構成メモリセルにコンフィギュレーションデータのストリームをロードすることによってプログラムされる。コンフィギュレーションデータは外部デバイスによりメモリから（たとえば外部ＰＲＯＭから）読み出されたりＦＰＧＡに書き込まれたりし得る。次いで、個別のメモリセルの集合的な状態によってＦＰＧＡの機能が決定される。

別の種類のＰＬＤはコンプレックスプログラマブルロジックデバイスまたはＣＰＬＤである。ＣＰＬＤは、共に接続されるとともに、インターコネクトスイッチマトリックスによって入力／出力（Ｉ／Ｏ）リソースに接続された２つ以上の「機能ブロック」を含む。ＣＰＬＤの各々の機能ブロックは、プログラマブルロジックアレイ（Programmable Logic Array：「ＰＬＡ」）およびプログラマブルアレイロジック（Programmable Array Logic：「ＰＡＬ」）デバイスで用いられるものと同様の２レベルＡＮＤ／ＯＲ構造を含む。ＣＰＬＤにおいて、コンフィギュレーションデータは典型的には不揮発性メモリ内のチップ上に記憶される。いくつかのＣＰＬＤでは、コンフィギュレーションデータは不揮発性メモリ内のチップ上に記憶され、次に初期コンフィギュレーション（プログラミング）シーケンスの一部として揮発性メモリにダウンロードされる。

これらのプログラマブルロジックデバイス（ＰＬＤ）のすべてについて、デバイスの機能性は、その目的のためにデバイスに与えられるデータビットによって制御される。データビットは、揮発性メモリ（たとえばＦＰＧＡおよびいくつかのＣＰＬＤのようなスタティックメモリセル）、不揮発性メモリ（たとえばいくつかのＣＰＬＤにおけるようなＦＬＡＳＨメモリ）、またはいずれの他の種類のメモリセルにも記憶可能である。

他のＰＬＤは、デバイス上のさまざまな素子をプログラマブルに相互接続する金属層などの処理層を適用することによってプログラムされる。これらのＰＬＤはマスクプログラマブルデバイスとして公知である。ＰＬＤは、たとえば、ヒューズまたはアンチヒューズ技術を用いる他のやり方で実現することもできる。「ＰＬＤ」および「プログラマブルロジックデバイス」という用語はこれらの例示的なデバイスを含むがこれらに限定されるものではなく、部分的にしかプログラマブルでないデバイスも包含する。たとえば、１つの種類のＰＬＤは、ハードコードされたトランジスタロジックとハードコードされたトランジスタロジックをプログラマブルに相互接続するプログラマブルスイッチファブリックとの組合せを含む。

上述のように、高度なＦＰＧＡは、アレイ内のいくつかの異なる種類のプログラマブルロジックブロックを含み得る。たとえば、図７は、マルチギガビットトランシーバ（「ＭＧＴ」）７０１、コンフィギュラブルロジックブロック（「ＣＬＢ」）７０２、ランダムアクセスメモリブロック（「ＢＲＡＭ」）７０３、入力／出力ブロック（「ＩＯＢ」）７０４、コンフィギュレーションおよびクロッキングロジック（「ＣＯＮＦＩＧ／ＣＬＯＣＫＳ」）７０５、デジタル信号処理ブロック（「ＤＳＰ」）７０６、専用入力／出力ブロック（「Ｉ／Ｏ」）７０７（たとえばコンフィギュレーションポートおよびクロックポート）、ならびにデジタルクロックマネージャ、アナログ−デジタル変換器、システムモニタロジックなどの他のプログラマブルロジック７０８を含む多数の異なるプログラマブルタイルを含むＦＰＧＡアーキテクチャ７００を示す。いくつかのＦＰＧＡは専用プロセッサブロック（「ＰＲＯＣ」）７１０も含む。

いくつかのＦＰＧＡにおいて、各々のプログラマブルタイルは、各々の隣接するタイル中の対応のインターコネクト素子へのおよびそれからの標準化された接続部を有するプログラマブルインターコネクト素子（「ＩＮＴ」）７１１を含む。したがって、プログラマブルインターコネクト素子は、図示されるＦＰＧＡのためのプログラマブルインターコネクト構造を共に実現する。プログラマブルインターコネクト素子７１１は、図７の上部に含まれる例によって示されるように、同じタイル内にプログラマブルロジック素子へのおよびそれからの接続部も含む。

たとえば、ＣＬＢ７０２は、ユーザロジックを実現するようにプログラム可能なコンフィギュラブルロジック素子（「ＣＬＥ」）７１２の他に単一のプログラマブルインターコネクト素子（「ＩＮＴ」）７１１を含み得る。ＢＲＡＭ７０３は、１つ以上のプログラマブルインターコネクト素子に加えてＢＲＡＭロジック素子（「ＢＲＬ」）７１３を含み得る。典型的に、タイルに含まれるインターコネクト素子の数はタイルの高さに依存する。図示される実施形態では、ＢＲＡＭタイルは５つのＣＬＢと同じ高さを有するが、他の数（たとえば４つ）を用いることも可能である。ＤＳＰタイル７０６は適切な数のプログラマブルインターコネクト素子に加えてＤＳＰロジック素子（「ＤＳＰＬ」）７１４を含み得る。ＩＯＢ７０４は、たとえば、プログラマブルインターコネクト素子７１１の１つのインスタンスに加えて入力／出力ロジック素子（「ＩＯＬ」）７１５の２つのインスタンスを含み得る。当業者には明らかなように、たとえばＩ／Ｏロジック素子７１５に接続される実際のＩ／Ｏパッドは典型的に、入力／出力ロジック素子７１５の領域に閉じ込められていない。

図示される実施形態では、（図７に示される）ダイの中央近くの水平方向の領域がコンフィギュレーション、クロックおよび他の制御ロジックのために用いられる。この水平方向の領域または列から延在する垂直方向の列７０９は、ＦＰＧＡの幅に亘ってクロックおよびコンフィギュレーション信号を分配するのに用いられる。

図７に図示されるアーキテクチャを利用するいくつかのＦＰＧＡは、ＦＰＧＡの大きな部分を構成する規則的な列状構造を分断する付加的なロジックブロックを含む。付加的なロジックブロックはプログラマブルブロックおよび／または専用ロジックであり得る。たとえば、プロセッサブロック７１０は、ＣＬＢおよびＢＲＡＭのいくつかの列に跨っている。

なお、図７は例示的なＦＰＧＡアーキテクチャのみを図示することが意図されている。たとえば、１行の中のロジックブロックの数、行の相対的な幅、行の数および順番、行に含まれるロジックブロックの種類、ロジックブロックの相対的なサイズ、ならびに図７の上部に含まれるインターコネクト／ロジック実現例は純粋に例示的なものである。たとえば、実際のＦＰＧＡでは、ＣＬＢの１つよりも多くの隣接する行は典型的にＣＬＢが現れる場所であればどこでも含まれて、ユーザロジックの効率的な実現を容易にするが、隣接するＣＬＢ行の数はＦＰＧＡの全体的なサイズと共に変化する。

以下は、いくつかの付加的な例である。
入力信号をプリコンディショニングすることに関する装置が提供され得る。入力信号をプリコンディショニングするためのこのような装置は、入力信号を受信して第１のプリディストーション済み信号および第２のプリディストーション済み信号をそれぞれ提供するための第１のデジタル・プリディストーション・モジュールおよび第２のデジタル・プリディストーション・モジュールと、第１のプリディストーション済み信号と第２のプリディストーション済み信号とを結合して出力信号を提供するための結合器とを含み得、第１のデジタル・プリディストーション・モジュールは、入力信号を受信して移動平均信号を提供するための移動平均ブロックと、入力信号および移動平均信号を受信して第１のプリディストーション済み信号を提供するためのデジタル・プリディストータとを含む。

いくつかのこのような装置においては、デジタル・プリディストータは第１のデジタル・プリディストータであり得、第２のデジタル・プリディストーション・モジュールは、入力信号を受信してマグニチュード信号を提供するための絶対値ブロックと、入力信号およびマグニチュード信号を受信して第２のプリディストーション済み信号を提供するための第２のデジタル・プリディストータとを含み得る。

いくつかのこのような装置においては、入力信号および出力信号はそれぞれデジタル信号であり得る。

いくつかのこのような装置においては、第１のデジタル・プリディストータは第１のルックアップテーブルを含み得、第１のルックアップテーブルは、移動平均信号を第１のルックアップテーブルへの第１のインデックスとして受信して第１のプリディストーション済み信号を提供し、第２のデジタル・プリディストータは第２のルックアップテーブルを含み得、第２のルックアップテーブルは、マグニチュード信号を第２のルックアップテーブルへの第２のインデックスとして受信して第２のプリディストーション済み信号を提供する。

いくつかのこのような装置においては、第１のデジタル・プリディストータおよび第２のデジタル・プリディストータは、それぞれ第１の非線形フィルタおよび第２の非線形フィルタであり得る。

いくつかのこのような装置においては、第１の非線形フィルタおよび第２の非線形フィルタは、それぞれ第１のボルテラ非線形フィルタおよび第２のボルテラ非線形フィルタであり得る。

いくつかのこのような装置においては、第１のボルテラ非線形フィルタおよび第２のボルテラ非線形フィルタは、それぞれ第１のプルーニングされたボルテラ非線形フィルタおよび第２のプルーニングされたボルテラ非線形フィルタであり得る。

いくつかのこのような装置においては、移動平均ブロックは、入力信号のＮ個の絶対サンプル値にわたる移動平均信号を提供するように構成され得、Ｎは整数である。

いくつかのこのような装置においては、Ｎ個の絶対サンプル値は約２から３００の範囲内の整数Ｎについてのものであり得る。

別の例では、伝送のためのシステムが提供される。このような伝送のためのシステムは、入力信号を受信して出力信号を提供するための信号プリコンディショニング・ブロックを含み得、出力信号は入力信号のデジタル的にプリディストーションされたバージョンであり、システムはさらに、出力信号を受信してアナログ信号を提供するための信号変換フロントエンドと、アナログ信号を受信して増幅信号を提供するための電力増幅器と、増幅信号を受信してフィルタリング済み信号を提供するためのキャビティフィルタと、増幅信号および入力信号を受信して第１のフィードバック信号および第２のフィードバック信号を信号プリコンディショニング・ブロックに提供するための信号適合ブロックとを含み得、第１のフィードバック信号は、入力信号の移動平均についての第１のプリディストーション係数を更新するためのものであり得、第２のフィードバック信号は、入力信号の瞬時振幅マグニチュードについての第２のプリディストーション係数を更新するためのものであり得る。

いくつかのこのようなシステムにおいては、入力信号はマルチキャリアまたはマルチバンド信号であり得る。

いくつかのこのようなシステムにおいては、キャビティフィルタは、約１０ｄＢ未満のロールオフ抑制を有し得る。

いくつかのこのようなシステムにおいては、キャビティフィルタは、約５ｄＢのロールオフ抑制キャビティフィルタであり得る。

いくつかのこのようなシステムにおいては、信号適合ブロックは、少なくとも１つの最小二乗平均（「ＬＭＳ」）フィルタブロックを含み得る。

いくつかのこのようなシステムにおいては、少なくとも１つのＬＭＳフィルタブロックは、第１のプリディストーション係数に乗算するための移動平均の関数である第１の非線形フィルタ関数と、第２のプリディストーション係数に乗算するための瞬時振幅マグニチュードの関数である第２の非線形フィルタ関数とを含み得る。

いくつかのこのようなシステムにおいては、信号プリコンディショニング・ブロックは、入力信号および第１のフィードバック信号を受信して第１のプリディストーション済み信号を提供するための第１のデジタル・プリディストーション・モジュールと、入力信号および第２のフィードバック信号を受信して第２のプリディストーション済み信号を提供するための第２のデジタル・プリディストーション・モジュールと、第１のプリディストーション済み信号と第２のプリディストーション済み信号とを結合して出力信号を提供するための結合器とを含み得る。

別の例では、データ伝送のための方法が提供される。このようなデータ伝送のための方法は、第１のデジタル・プリディストーション・モジュールによって入力信号および第１のフィードバック信号を受信して、第１のデジタル・プリディストーション・モジュールによって第１のプリディストーション済み信号を提供することと、第２のデジタル・プリディストーション・モジュールによって入力信号および第２のフィードバック信号を受信して、第２のデジタル・プリディストーション・モジュールによって第２のプリディストーション済み信号を提供することと、結合器を用いて第１のプリディストーション済み信号と第２のプリディストーション済み信号とを結合して出力信号を提供することとを含み得、第１のプリディストーション済み信号は、第１のデジタル・プリディストーション・モジュールの移動平均ブロックによって入力信号を受信して移動平均信号を提供することと、第１のデジタル・プリディストーション・モジュールのデジタル・プリディストータによって入力信号および移動平均信号を受信して第１のプリディストーション済み信号を提供することとによって提供され得る。

いくつかのこのような方法においては、デジタル・プリディストータは第１のデジタル・プリディストータであり得、方法はさらに、信号変換フロントエンドによって出力信号を受信してアナログ信号を提供することと、電力増幅器によってアナログ信号を受信して増幅信号を提供することと、キャビティフィルタによって増幅信号を受信してフィルタリング済み信号を提供することと、信号適合ブロックによって増幅信号および入力信号を受信して第１のフィードバック信号および第２のフィードバック信号を提供することと、第１のフィードバック信号を用いて、入力信号の移動平均についての第１のデジタル・プリディストータの第１のプリディストーション係数を更新することと、第２のフィードバック信号を用いて、入力信号の瞬時振幅マグニチュードについての第２のデジタル・プリディストータの第２のプリディストーション係数を更新することとを含み得る。

いくつかのこのような方法においては、第１のプリディストーション係数を更新すること、および第２のプリディストーション係数を更新することは、第１のプリディストーション係数および第２のプリディストーション係数に、第１の非線形フィルタ関数および第２の非線形フィルタ関数をそれぞれ乗算することを含み、第１の非線形フィルタ関数は移動平均の関数であり得、第２の非線形フィルタ関数は瞬時振幅マグニチュードの関数であり得、移動平均は入力信号の振幅マグニチュードについてのものであり得る。

いくつかのこのような方法においては、入力信号はマルチキャリア／マルチバンド信号であり得る。

上述において例示的な装置および／または方法を記載してきたが、この明細書中に記載された１つ以上の局面に従った他の例およびさらなる例が、添付の特許請求の範囲およびその同等例によって決定される範囲から逸脱することなく、考案され得る。ステップを列挙する特許請求の範囲は、如何なる順序のステップをも示唆するものではない。商標はそれぞれの所有者の所有物である。

Claims (11)

1. 入力信号をプリコンディショニングするための装置であって、
   前記入力信号を受信して第１のプリディストーション済み信号および第２のプリディストーション済み信号をそれぞれ提供するための第１のデジタル・プリディストーション・モジュールおよび第２のデジタル・プリディストーション・モジュールと、
   前記第１のプリディストーション済み信号と前記第２のプリディストーション済み信号とを結合して出力信号を提供するための結合器とを備え、
   前記第１のデジタル・プリディストーション・モジュールは、
   前記入力信号を受信して移動平均信号を提供するための移動平均ブロックと、
   前記入力信号および前記移動平均信号を受信して前記第１のプリディストーション済み信号を提供するためのデジタル・プリディストータとを備え、前記デジタル・プリディストータは第１のデジタル・プリディストータであり、
   前記第２のデジタル・プリディストーション・モジュールは、
   前記入力信号を受信してマグニチュード信号を提供するための絶対値ブロックと、
   前記入力信号および前記マグニチュード信号を受信して前記第２のプリディストーション済み信号を提供するための第２のデジタル・プリディストータとを備える、装置。
2. 前記入力信号および前記出力信号はそれぞれデジタル信号である、請求項１に記載の装置。
3. 前記第１のデジタル・プリディストータは第１のルックアップテーブルを含み、前記第１のルックアップテーブルは、前記移動平均信号を前記第１のルックアップテーブルへの第１のインデックスとして受信して前記第１のプリディストーション済み信号を提供し、
   前記第２のデジタル・プリディストータは第２のルックアップテーブルを含み、前記第２のルックアップテーブルは、前記マグニチュード信号を前記第２のルックアップテーブルへの第２のインデックスとして受信して前記第２のプリディストーション済み信号を提供する、請求項１に記載の装置。
4. 前記第１のデジタル・プリディストータおよび前記第２のデジタル・プリディストータは、それぞれ第１の非線形フィルタおよび第２の非線形フィルタである、請求項１に記載の装置。
5. 前記第１の非線形フィルタおよび前記第２の非線形フィルタは、それぞれ第１のボルテラ非線形フィルタおよび第２のボルテラ非線形フィルタである、請求項４に記載の装置。
6. 前記第１のボルテラ非線形フィルタおよび前記第２のボルテラ非線形フィルタは、それぞれ第１のプルーニングされたボルテラ非線形フィルタおよび第２のプルーニングされたボルテラ非線形フィルタである、請求項５に記載の装置。
7. 前記移動平均ブロックは、前記入力信号のＮ個の絶対サンプル値にわたる前記移動平均信号を提供するように構成され、Ｎは整数である、請求項１に記載の装置。
8. 前記Ｎ個の絶対サンプル値は約２から３００の範囲についてのものである、請求項７に記載の装置。
9. データ伝送のための方法であって、
   第１のデジタル・プリディストーション・モジュールによって入力信号および第１のフィードバック信号を受信して、前記第１のデジタル・プリディストーション・モジュールによって第１のプリディストーション済み信号を提供することと、
   第２のデジタル・プリディストーション・モジュールによって前記入力信号および第２のフィードバック信号を受信して、前記第２のデジタル・プリディストーション・モジュールによって第２のプリディストーション済み信号を提供することと、
   結合器を用いて前記第１のプリディストーション済み信号と前記第２のプリディストーション済み信号とを結合して出力信号を提供することとを備え、
   前記第１のプリディストーション済み信号は、
   前記第１のデジタル・プリディストーション・モジュールの移動平均ブロックによって前記入力信号を受信して移動平均信号を提供することと、
   前記第１のデジタル・プリディストーション・モジュールのデジタル・プリディストータによって前記入力信号および前記移動平均信号を受信して前記第１のプリディストーション済み信号を提供することとによって提供され、前記デジタル・プリディストータは第１のデジタル・プリディストータであり、前記方法はさらに、
   信号変換フロントエンドによって前記出力信号を受信してアナログ信号を提供することと、
   電力増幅器によって前記アナログ信号を受信して増幅信号を提供することと、
   キャビティフィルタによって前記増幅信号を受信してフィルタリング済み信号を提供することと、
   信号適合ブロックによって前記増幅信号および前記入力信号を受信して前記第１のフィードバック信号および前記第２のフィードバック信号を提供することと、
   前記第１のフィードバック信号を用いて、前記入力信号の移動平均についての前記第１のデジタル・プリディストータの第１のプリディストーション係数を更新することと、
   前記第２のフィードバック信号を用いて、前記入力信号の瞬時振幅マグニチュードについての第２のデジタル・プリディストータの第２のプリディストーション係数を更新することとを備える、方法。
10. 前記第１のプリディストーション係数を更新すること、および前記第２のプリディストーション係数を更新することは、
    前記第１のプリディストーション係数および前記第２のプリディストーション係数に、第１の非線形フィルタ関数および第２の非線形フィルタ関数をそれぞれ乗算することを備え、
    前記第１の非線形フィルタ関数は前記移動平均の関数であり、
    前記第２の非線形フィルタ関数は前記瞬時振幅マグニチュードの関数であり、
    前記移動平均は前記入力信号の振幅マグニチュードについてのものである、請求項９に記載の方法。
11. 前記入力信号はマルチキャリア／マルチバンド信号である、請求項９に記載の方法。

Images