JP2015057827A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2015057827A
JP2015057827A JP2014187826A JP2014187826A JP2015057827A JP 2015057827 A JP2015057827 A JP 2015057827A JP 2014187826 A JP2014187826 A JP 2014187826A JP 2014187826 A JP2014187826 A JP 2014187826A JP 2015057827 A JP2015057827 A JP 2015057827A
Authority
JP
Japan
Prior art keywords
metal post
package
semiconductor package
solder
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014187826A
Other languages
English (en)
Other versions
JP6419500B2 (ja
JP2015057827A5 (ja
Inventor
スン キム、ドン
Dong Sun Kim
スン キム、ドン
ウク リュ、スン
Sung Wuk Ryu
ウク リュ、スン
ヘン リー、ジ
Ji Haeng Lee
ヘン リー、ジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130110974A external-priority patent/KR102109042B1/ko
Priority claimed from KR1020130115333A external-priority patent/KR102091619B1/ko
Priority claimed from KR1020130115332A external-priority patent/KR102093927B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2015057827A publication Critical patent/JP2015057827A/ja
Publication of JP2015057827A5 publication Critical patent/JP2015057827A5/ja
Application granted granted Critical
Publication of JP6419500B2 publication Critical patent/JP6419500B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】上下のパッケージ間の間隔を広げ、実装されるチップの数を増加させることにより高密度に実装でき、かつ上部パッケージと下部パッケージ間の接合信頼性が優れた半導体パッケージを提供する。
【解決手段】素子３７０が実装された下部パッケージ３００と、下部パッケージ３００に接続され、少なくとも一つの金属材料部を含む金属ポスト５００と、素子４３０が実装されてはんだボール５０１を介して金属ポスト５００に接続される上部パッケージ４００と、を含む。
【選択図】図１

Description

本発明は、半導体パッケージ(Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐａｃｋａｇｅ)に関する。
半導体技術の発展と共に使用者の要求に応じて電子機器はますます小型化及び軽量化されており、これにより、同一又は異種の半導体チップを一つの単位パッケージで実現するマルチチップパッケージング(Ｍｕｌｔｉ-Ｃｈｉｐ Ｐａｃｋｉｎｇ)技術が要求されてきた。マルチチップパッケージングは、それぞれの半導体チップをパッケージで実現することに比べ、パッケージのサイズや重さ及び実装に有利であり、特に、小型化と軽量化が要求される携帯用通信端末などに多く適用される。
このようなマルチチップパッケージングのうちパッケージ基板上にパッケージ基板を積層するスタック(ｓｔａｃｋ)タイプをパッケージオンパッケージ(Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ、以下、ＰｏＰとする。)という。近年は、半導体パッケージ技術の発達と共に、半導体パッケージの高容量、薄型化、及び小型化によって積層されるチップの数が多くなっている。
従来のパッケージオンパッケージは、はんだボール印刷及びリフロー工程により二つのパッケージを連結したり、先に下部パッケージをモールディングした後、モールディング部分をレーザドリル工程(Ｌａｓｅｒ Ｄｒｉｌｌｉｎｇ)により下部パッケージのＰｏＰパッドまでビア(Ｖｉａ)を形成して(Ｔｈｒｏｕｇｈ Ｍｏｌｄｅｄ Ｖｉａ方法)はんだボールをビア内に印刷してメモリダイが実装された上部パッケージをリフロー工程によって連結する方法を適用している。
しかしながら、最近はパッケージオンパッケージ製品において高集積及び高性能を実現するためにダイ(Ｄｉｅ)の実装数を増やしたり、受動素子を搭載するための試みが行われており、このために、パッケージ間の間隔をより広く確保することが重要な課題となっている。
しかしながら、従来技術に係る半導体パッケージは、パッケージ間の間隔を広げるために、はんだボール(ｓｏｌｄｅｒ ｂａｌｌ)の大きさ又は高さを大きくする場合、はんだボールにクラック(ｃｒａｃｋ)又は崩壊が発生するという問題点があった。
本発明は、上述した問題点を解決するためになされたものであって、本発明の目的は、上部パッケージと下部パッケージ間の間隔を広げて実装されるチップの数を増加させることで、高密度を実現し、上部パッケージと下部パッケージ間の接合信頼性が優れた半導体パッケージを提供することにある。
上述した問題点を解決するための本実施例に係る半導体パッケージは、素子が実装された下部パッケージと、前記下部パッケージに接続され、少なくとも一つの金属材料部を含む金属ポストと、素子が実装されてはんだボールを介して前記金属ポストに接続される上部パッケージと、を含む。
本発明の他の一実施例によると、前記金属材料部は、表面上に表面処理層を形成することができる。
本発明の他の一実施例によると、前記表面処理層は、前記金属ポストの上面及び側面に形成することができる。
本発明の他の一実施例によると、前記表面処理層は、金(Ａｕ)及びニッケル(Ｎｉ)のうち少なくともいずれか一つの金属材料で構成することができる。
本発明の他の一実施例によると、前記金属ポストは、前記はんだボールに接続される一端の幅を他端の幅よりも小さく形成することができる。
本発明の他の一実施例によると、前記金属ポストは、前記はんだボールに接続される一端から他端に行くほど次第に幅が増加するように形成することができる。
本発明の他の一実施例によると、前記金属ポストは、前記一端の幅が他端の幅の５０％〜９０％に形成することができる。
本発明の他の一実施例によると、前記金属ポストは、長さ方向の面が前記下部パッケージの基板の表面に対して５°〜４５°に傾斜するように形成することができる。
本発明の他の一実施例によると、前記金属ポストは、前記はんだボールに接続される一端を前記はんだボール内に引き込むことができる。
本発明の他の一実施例によると、前記金属ポストは、銅(Ｃｕ)、錫(Ｓｎ)、鉛(Ｐｂ)及び銀(Ａｇ)のうち少なくともいずれか一つの材料で構成することができる。
本発明の他の一実施例によると、前記金属ポストは、第１金属材料のはんだ部と、第２金属材料の金属材料部と、を含むことができる。
本発明の他の一実施例によると、前記はんだ部は、錫(Ｓｎ)と銅(Ｃｕ)の合金材料又は錫(Ｓｎ)と銀(Ａｇ)の合金材料で構成することができる。
本発明の他の一実施例によると、前記はんだ部は、２３０℃〜２５０℃の溶融点を有するように構成することができる。
本発明の他の一実施例によると、前記下部パッケージは、基板と、前記基板上に形成される第１シードパターン部と、を含み、前記金属ポストは前記第１シードパターン部上に形成することができる。
本発明の他の一実施例によると、前記第１シードパターン部上に、前記第１シードパターン部の上面の一部が露出されるように形成されるはんだレジストパターンを更に含むことができる。
本発明の実施例によると、上部パッケージと下部パッケージ間の間隔を広げて実装されるチップの数を増加させることで、高密度を実現し、上部パッケージと下部パッケージ間の接合信頼性が優れた半導体パッケージを提供することができる。
本発明の一実施例による半導体パッケージの断面図である。 本発明の一実施例による半導体パッケージの金属ポストの断面図である。 本発明の他の一実施例による半導体パッケージの金属ポストの断面図である。 本発明の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の他の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の他の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の他の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の他の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の他の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の他の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の他の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の他の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の他の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。 本発明の他の一実施例による半導体パッケージの金属ポストの断面図である。
以下、添付の図面を参照して本発明の望ましい実施例について詳しく説明する。但し、本発明はこれらの実施例により限定されるものではない。本明細書に亘って同じ構成要素に対しては同じ符号を付す。
図１は本発明の一実施例による半導体パッケージの断面図である。図１を参照すると、本発明の一実施例による半導体パッケージは、上部パッケージ４００が下部パッケージ３００上に積層されて、これらが互いに電気的に接続されたパッケージオンパッケージ(Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ；ＰＯＰ)タイプのパッケージで構成される。
半導体パッケージは、下部パッケージ３００、上部パッケージ４００、及び金属ポスト５００を含んで構成される。
下部パッケージ３００には下部パッケージ基板３１０上に少なくとも一つの下部素子３７０が実装され、上部パッケージ４００にも上部パッケージ基板４１０上に少なくとも一つの上部素子４３０が実装される。一方、前記素子４３０は半導体で構成することができる。
この際、前記下部パッケージ基板３１０と上部パッケージ基板４１０のうち少なくともいずれか一つはプリント回路基板(ＰＣＢ)で構成することができる。
一例として、下部パッケージ３００は、下部パッケージ基板３１０と、下部パッケージ基板上に実装された下部素子３７０とを含むことができる。下部素子３７０が複数で構成される場合には絶縁物質層を介して積層することができる。
下部パッケージ基板３１０の下面には、半導体パッケージを外部装置と電気的に接続させるはんだボール形態の外部端子３５０を備えることができる。
同様に、上部パッケージ４００は、上部パッケージ基板４１０と、そして上部パッケージ基板４１０の上面上に実装された上部素子４３０とを含むことができる。前記上部素子４３０が複数で構成される場合には絶縁性物質膜を介して積層することができる。
上部素子４３０と上部パッケージ基板４１０は、複数のボンディングワイヤ４４２によって互いに電気的に接続させることができる。
金属ポスト５００は、上記のように構成される下部パッケージ３００に接続される。
より詳しく説明すると、前記下部パッケージ３００の基板上に第１シードパターン部５３０が構成され、前記金属ポスト５００は前記第１シードパターン部５３０上に形成することができる。
前記金属ポスト５００は、少なくとも一つの金属材料部５１０を含んで構成することができ、この際、第１金属材料のはんだ部５１０と第２金属材料の金属材料部５２０で構成したり、表面処理層５２０と金属材料部５１０で構成することができる。
本発明の実施例によると、前記はんだ部５１０は、錫(Ｓｎ)と銅(Ｃｕ)の合金材料又は錫(Ｓｎ)と銀(Ａｇ)の合金材料で構成され、２３０℃〜２５０℃の溶融点を有する高融点のはんだ材料で形成することができ、前記金属材料部５２０は銅(Ｃｕ)材料で構成することができる。
従来の一般的なはんだ材料を用いる場合、一般的なはんだ材料は２１０℃〜２２０℃の溶融点を有するが、本発明の実施例でのように、はんだ部５１０が２３０℃〜２５０℃の高融点のはんだ材料で形成されると、接合信頼性が優れており、上部パッケージ４００の積層のときに安定的な工程の歩留りを確保できる効果がある。
又、はんだ部５１０は、図１に示すように、上面が下部パッケージ３００のはんだレジスト５４０よりも上部に突出されるように構成することができる。
上記のように構成された金属ポスト５００は、はんだボール５０１によって前記上部パッケージ４００と接続することができる。
高融点のはんだ材料のはんだ部５１０を含む金属ポスト５００を構成する場合、上部パッケージ４００の積層のときに安定的な工程の歩留りを確保できるのみでなく、上部パッケージ４００と下部パッケージ３００間の間隔を広げて半導体チップの高密度積層を可能にし、信頼度と安定性を向上させた半導体パッケージを構成することができる。
一方、金属ポスト５００が表面処理層５２０と金属材料部５１０で構成される場合、前記表面処理層５２０は、金属材料を用いたメッキ層で形成することができ、より詳しくは、表面処理層５２０は、金(Ａｕ)及びニッケル(Ｎｉ)のうち少なくともいずれか一つの材料で構成することができる。
本発明の実施例でのように金属ポスト５００の表面に表面処理層５２０を形成すると、上部パッケージ４００との接合信頼性を向上させることができ、上部パッケージ４００の積層のときに安定的な工程の歩留りを確保すると共に、金属ポスト５００の酸化を防止することができ、半導体パッケージの信頼性を確保することができる。
一方、前記金属ポスト５００は、前記下部パッケージ３００側に接続される端部の幅が前記上部パッケージ４００側に接続される端部の幅よりも大きく形成される。
より詳しく説明すると、図１に示すように、金属ポスト５００は、はんだボール５０１に接続される一端の幅を前記一端に対向する他端の幅よりも小さく形成することができ、この際、前記金属ポスト５００は、前記他端から前記一端に行くほど次第に幅が減少する形態で構成される。
即ち、前記金属ポスト５００は、前記下部パッケージ基板３１０に接続される側の幅から上部の幅が次第に減少する形態で構成することができる。
この際、金属ポスト５００の一端の幅を他端の幅の５０％以下のサイズに構成したり、金属ポスト５００が下部パッケージ基板３１０の表面から４５°以下の角度で傾斜するように構成すると、はんだボール５０１との接合信頼度に問題が発生する。
したがって、金属ポスト５００は、一端の幅を他端の幅の５０％〜９０％に構成したり、長さ方向の面が前記下部パッケージの基板の表面から垂直方向に成す角度(θ)を５°〜４５°に傾斜するように構成することで、金属ポスト５００とはんだボール５０１との接合信頼度を確保することができる。
この際、前記金属ポスト５００は銅(Ｃｕ)で形成することができる。
上記のように形成された金属ポスト５００は、はんだボール５０１を介して上部パッケージ４００に接続され、前記金属ポスト５００の上端の少なくとも一部がはんだボール５０１内に引き込まれる形態で接続される。
又、金属ポスト５００は、下部パッケージの基板３１０の表面から垂直方向に該当する面に段差がないように形成されるため、電気的特性を均一に維持しながらも、より少ないはんだボール５０１のみでも上部パッケージ４００に堅固に接合される効果がある。
このように本発明の一実施例によると、金属ポスト５００は、一端の幅ａが他端の幅ｂの５０％〜９０％に構成されたり、長さ方向の面が前記下部パッケージの基板の表面から垂直方向に成す角度(θ)が、５°〜４５°に傾斜するように構成されて、上部パッケージ４００の基板４１０上に形成されたはんだボール５０１の数を少なく用いることができ、前記金属ポスト５００をはんだボール５０１が覆う形態で接合されるので、接合信頼度がより向上する。
図２は、本発明の一実施例による半導体パッケージの金属ポストの断面図であって、図２の実施例は、金属ポストのはんだ部５１０がはんだレジストパターン５４０よりも上部に突出される構造である。
図２を参照して本発明の一実施例による半導体パッケージの金属ポストの構成を説明する。
図２に示すように、基板３１０上に第１シードパターン部５３０が構成され、第１シードパターン部５３０の周辺部上にははんだレジストパターン５４０が構成される。
前記はんだレジストパターン５４０上には前記第１シードパターン部５３０と連結される第２シードパターン部５３５が構成される。
一方、前記第２シードパターン部５３５上には金属ポスト５００が構成される。
この際、前記金属ポスト５００は、はんだ部５１０と金属材料部５２０とを含んで構成されたり、又は金属ポスト５１０の上部には表面処理層５２０が形成され、前記金属ポスト５００が前記はんだレジストパターン５４０よりも上部に突出される。
図３は、本発明の他の一実施例による半導体パッケージの金属ポストの断面図であって、図３の実施例は、金属ポストのはんだ部５１０がはんだレジストパターン５４０と同一の平面の高さに構成される構造である。
図３を参照して本発明の他の一実施例による半導体パッケージの金属ポストの構成を説明する。
図３に示すように、基板３１０上に第１シードパターン部５３０が構成され、第１シードパターン部５３０の周辺部上にははんだレジストパターン５４０が構成される。
前記はんだレジストパターン５４０上には前記第１シードパターン部５３０と連結される第２シードパターン部５３５が構成され、この際、前記第２シードパターン部５３５は、前記はんだレジストパターン５４０の上部面を除いた側面に構成される。
金属ポスト５００は、前記第２シードパターン部５３５上に形成され、この際、前記金属ポスト５００は、はんだ部５１０と金属材料部５２０とを含んで構成され、前記はんだ部５１０が前記はんだレジストパターン５４０と同一の平面の高さに構成される。
前記はんだ部５１０は、ＳｎとＣｕの合金材料又はＳｎとＡｇの合金材料の２３０℃〜２５０℃の溶融点を有する高融点のはんだ材料で構成することができ、前記金属材料部５２０は銅(Ｃｕ)材料で構成することができる。
図４〜図１２は、本発明の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図であって、図２の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。
図４に示すように、基板３１０上に第１シードパターン部５３０を形成し、前記形成された第１シードパターン部５３０上にはんだレジスト層５４１を形成する。
次に、前記第１シードパターン部５３０上に形成されたはんだレジスト層５４１をパターニングして、図５に示すように、はんだレジストパターン５４０を形成する。
上記のように形成されたはんだレジストパターン５４０上には、図６に示すように、第２シードパターン部５３５を形成する。
その後、図７に示すように、第２シードパターン部５３５上にフォトレジスト層６１０を形成し、フォトレジスト層６１０をラミネート、露光及び現像して、図８に示すように、フォトレジストパターン６１１形成する。
一方、前記フォトレジスト層６１０及びフォトレジストパターン６１１は、ＤＦＲ(Ｄｒｙ Ｆｉｌｍ ＰｈｏｔｏＲｅｓｉｓｔ)で形成することができる。
次に、図９に示すように、前記フォトレジストパターン６１１の間の第２シードパターン部５３５上に高融点のはんだ材料を用いてはんだ部５１０を形成したり、又は金属材料部５１０を形成することができる。
この際、本発明の一実施例によると、前記はんだ部５１０は、ＳｎとＣｕの合金材料又はＳｎとＡｇの合金材料の２３０℃〜２５０℃の溶融点を有する高融点のはんだ材料で構成することができる。
その後、図１０に示すように、前記はんだ部５１０上に金属材料を用いたメッキを行って金属材料部５２０を形成する。この際、前記金属材料部５２０は銅(Ｃｕ)材料で構成することができる。
次に、前記フォトレジストパターン６１１を除去して、図１１でのように、はんだレジスト層５４１上に第２シードパターン部５３５を露出させ、前記の露出される第２シードパターン部５３５を除去して、図１２に示すように、金属ポスト５００を完成する。
本発明の実施例によると、上記のように構成された金属ポスト５００によって上部パッケージと下部パッケージ間の間隔を広げ、半導体チップの高密度積層を可能にするのみでなく、信頼度と安定性を向上させた半導体パッケージを提供することができる。
図１３〜図２１は、本発明の他の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図であって、図３の一実施例による半導体パッケージの金属ポストの製造方法を説明するための図である。
図１３に示すように、基板３１０上に第１シードパターン部５３０を形成し、前記の形成された第１シードパターン部５３０上にはんだレジスト層５４１を形成し、前記第１シードパターン部５３０上に形成されたはんだレジスト層５４１をパターニングして、図１４に示すように、はんだレジストパターン５４０を形成する。
上記のように形成されたはんだレジストパターン５４０上には、図１５に示すように、第２シードパターン部５３５を形成し、図１６に示すように、第２シードパターン部５３５上にフォトレジスト層６１０を形成し、フォトレジスト層６１０をラミネート、露光及び現像して、図１７に示すように、フォトレジストパターン６１１を形成する。
この際、前記フォトレジスト層６１０及びフォトレジストパターン６１１は、ＤＦＲ(Ｄｒｙ Ｆｉｌｍ ＰｈｏｔｏＲｅｓｉｓｔ)で形成することができる。
次に、前記フォトレジストパターン６１１の間の第１シードパターン部５３０と第２シードパターン部５３５上に金属材料を入れて、図１８に示すように、金属ポスト５１０を形成し、前記金属ポスト５１０を形成する金属材料としては銅(Ｃｕ)を用いることができる。
その後、フォトレジストパターン６１１を除去し、図１９に示すように、第２シードパターン部５３５を露出させ、前記の露出される第２シードパターン部５３５を除去して、図２０に示すように、金属ポスト５１０を構成する。
次に、図２１でのように、前記金属ポスト５１０の上面及び側面の表面上に表面処理層５２０を形成する。
一方、前記表面処理層５２０を構成する金属材料としては、金(Ａｕ)及びニッケル(Ｎｉ)のうち少なくともいずれか一つの材料を用いることができる。
図２２は、本発明の他の一実施例による半導体パッケージの金属ポストの断面図である。
図２２に示すように、金属ポスト５１０は、はんだボール５２０に接続される一端の幅ａを前記一端に対向する他端の幅ｂよりも小さく形成することができ、この際、前記金属ポスト５１０は、前記他端から前記一端に行くほど次第に幅が減少する形態で構成される。
即ち、前記金属ポスト５１０は、前記下部パッケージ基板３１０に接続される側の幅ｂから上部の幅ａが次第に減少する形態で構成される。
この際、金属ポスト５１０の一端の幅ａを他端の幅ｂの５０％以下のサイズに構成したり、金属ポスト５１０が下部パッケージ基板３１０の表面から４５°以下の角度で傾斜するように構成すると、はんだボール５２０との接合信頼度に問題が発生する。
したがって、金属ポスト５１０は、一端の幅ａが他端の幅ｂの５０％〜９０％に構成されたり、長さ方向の面が前記下部パッケージの基板の表面から垂直方向に成す角度(θ)を５°〜４５°に傾斜するように構成することで、金属ポスト５１０とはんだボール５２０との接合信頼度を確保することができる。
この際、前記金属ポスト５１０は、銅(Ｃｕ)で形成され、前記上端金属ポスト５１１は、銅(Ｃｕ)、錫(Ｓｎ)、鉛(Ｐｂ)及び銀(Ａｇ)のうち少なくともいずれか一つの材料を含むように構成される。
上記のように形成された金属ポスト５１０は、はんだボール５２０を介して上部パッケージ４００に接続され、前記金属ポスト５１０の上端の少なくとも一部がはんだボール５２０内に引き込まれる形態で接続される。
又、金属ポスト５１０は、下部パッケージの基板３１０の表面から垂直方向に該当する面に段差がないように形成されるため、電気的特性を均一に維持しながらも、より少ないはんだボール５２０のみでも上部パッケージ４００に堅固に接合される効果がある。
このように本発明の一実施例によると、金属ポスト５１０は、一端の幅ａが他端の幅ｂの５０％〜９０％に構成されたり、長さ方向の面が前記下部パッケージの基板の表面から垂直方向に成す角度(θ)が、５°〜４５°に傾斜するように構成されて、上部パッケージ４００の基板４１０上に形成されたはんだボール５２０の数を少なく用いることができ、前記上端金属ポスト５１１をはんだボール５２０が覆う形態で接合されるので、接合信頼度がより向上する。
一方、前記金属ポスト５１０の高さは、前記下部パッケージ３００に実装される半導体チップ３７０の高さよりも高く形成されるが、この際、前記半導体チップ３７０のサイズを考慮して前記金属ポスト５１０の高さを５０〜４００μｍに形成することにより、前記金属ポスト５１０によって上部パッケージ４００と下部パッケージ３００間に発生する離隔空間内に前記半導体チップ３７０が配置されるようにし、前記半導体チップ３７０が前記上部パッケージ４００に接触されないようにすることができる。
３００ 下部パッケージ、 ３１０ 下部パッケージ基板、 ３５０ 外部端子、 ３７０ 下部素子、 ４００ 上部パッケージ、 ４１０ 上部パッケージ基板、 ４３０ 上部素子、 ５００ 金属ポスト。

Claims (15)

  1. 素子が実装された下部パッケージと、
    前記下部パッケージに接続され、少なくとも一つの金属材料部を含む金属ポストと、
    素子が実装されてはんだボールを介して前記金属ポストに接続される上部パッケージと、
    を含む半導体パッケージ。
  2. 前記金属材料部は、表面上に表面処理層が形成される請求項１に記載の半導体パッケージ。
  3. 前記表面処理層は、前記金属ポストの上面及び側面に形成される請求項２に記載の半導体パッケージ。
  4. 前記表面処理層は、金(Ａｕ)及びニッケル(Ｎｉ)のうち少なくともいずれか一つの金属材料で構成される請求項２に記載の半導体パッケージ。
  5. 前記金属ポストは、前記はんだボールに接続される一端の幅が他端の幅よりも小さい請求項１に記載の半導体パッケージ。
  6. 前記金属ポストは、前記はんだボールに接続される一端から他端に行くほど次第に幅が増加する請求項１に記載の半導体パッケージ。
  7. 前記金属ポストは、前記一端の幅が他端の幅の５０％〜９０％に形成される請求項１に記載の半導体パッケージ。
  8. 前記金属ポストは、長さ方向の面が前記下部パッケージの基板の表面に対して５°〜４５°に傾斜する請求項１に記載の半導体パッケージ。
  9. 前記金属ポストは、前記はんだボールに接続される一端が前記はんだボール内に引き込まれる請求項１に記載の半導体パッケージ。
  10. 前記金属ポストは、銅(Ｃｕ)、錫(Ｓｎ)、鉛(Ｐｂ)及び銀(Ａｇ)のうち少なくともいずれか一つの材料で構成される請求項１に記載の半導体パッケージ。
  11. 前記金属ポストは、
    第１金属材料のはんだ部と、
    第２金属材料の金属材料部と、
    を含む請求項１に記載の半導体パッケージ。
  12. 前記はんだ部は、錫(Ｓｎ)と銅(Ｃｕ)の合金材料又は錫(Ｓｎ)と銀(Ａｇ)の合金材料で構成される請求項２に記載の半導体パッケージ。
  13. 前記はんだ部は、２３０℃〜２５０℃の溶融点を有する請求項２に記載の半導体パッケージ。
  14. 前記下部パッケージは、
    基板と、
    前記基板上に形成される第１シードパターン部と、
    を含み、
    前記金属ポストは前記第１シードパターン部上に形成される請求項１に記載の半導体パッケージ。
  15. 前記第１シードパターン部上に、前記第１シードパターン部の上面の一部が露出されるように形成されるはんだレジストパターンをさらに含む請求項４に記載の半導体パッケージ。
JP2014187826A 2013-09-16 2014-09-16 半導体パッケージ Active JP6419500B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020130110974A KR102109042B1 (ko) 2013-09-16 2013-09-16 반도체 패키지
KR10-2013-0110974 2013-09-16
KR10-2013-0115332 2013-09-27
KR10-2013-0115333 2013-09-27
KR1020130115333A KR102091619B1 (ko) 2013-09-27 2013-09-27 반도체 패키지
KR1020130115332A KR102093927B1 (ko) 2013-09-27 2013-09-27 반도체 패키지

Publications (3)

Publication Number Publication Date
JP2015057827A true JP2015057827A (ja) 2015-03-26
JP2015057827A5 JP2015057827A5 (ja) 2017-10-26
JP6419500B2 JP6419500B2 (ja) 2018-11-07

Family

ID=51518709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014187826A Active JP6419500B2 (ja) 2013-09-16 2014-09-16 半導体パッケージ

Country Status (5)

Country Link
US (1) US9252112B2 (ja)
EP (1) EP2849226B1 (ja)
JP (1) JP6419500B2 (ja)
CN (1) CN104465580B (ja)
TW (1) TWI646639B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI517269B (zh) * 2013-09-27 2016-01-11 矽品精密工業股份有限公司 層疊式封裝結構及其製法
KR102152865B1 (ko) * 2014-02-06 2020-09-07 엘지이노텍 주식회사 인쇄회로기판, 이를 포함하는 패키지 기판 및 이의 제조 방법
JP2016171190A (ja) * 2015-03-12 2016-09-23 イビデン株式会社 パッケージ−オン−パッケージ用プリント配線板
KR102446861B1 (ko) 2017-09-21 2022-09-23 삼성전자주식회사 적층 패키지 및 그의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145327A (ja) * 1997-11-07 1999-05-28 Shinko Electric Ind Co Ltd 半導体装置および該半導体装置の実装構造
JP2009021329A (ja) * 2007-07-11 2009-01-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2010098098A (ja) * 2008-10-16 2010-04-30 Denso Corp 電子装置の製造方法
JP2010186847A (ja) * 2009-02-12 2010-08-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置
JP2012069761A (ja) * 2010-09-24 2012-04-05 Shinko Electric Ind Co Ltd 半導体素子、半導体素子実装体及び半導体素子の製造方法
JP2012231130A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd パッケージ基板及びその製造方法
JP2013182922A (ja) * 2012-02-29 2013-09-12 Fujitsu Ltd 配線構造、半導体装置及び配線構造の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP2007194436A (ja) * 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
JP4917874B2 (ja) * 2006-12-13 2012-04-18 新光電気工業株式会社 積層型パッケージ及びその製造方法
JP5003260B2 (ja) * 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
KR20100121231A (ko) * 2009-05-08 2010-11-17 삼성전자주식회사 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
US20110024899A1 (en) * 2009-07-28 2011-02-03 Kenji Masumoto Substrate structure for cavity package
US8482111B2 (en) * 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
JP5462777B2 (ja) * 2010-12-09 2014-04-02 日本特殊陶業株式会社 多層配線基板の製造方法
US8531021B2 (en) * 2011-01-27 2013-09-10 Unimicron Technology Corporation Package stack device and fabrication method thereof
US9368438B2 (en) * 2012-12-28 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package (PoP) bonding structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145327A (ja) * 1997-11-07 1999-05-28 Shinko Electric Ind Co Ltd 半導体装置および該半導体装置の実装構造
JP2009021329A (ja) * 2007-07-11 2009-01-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2010098098A (ja) * 2008-10-16 2010-04-30 Denso Corp 電子装置の製造方法
JP2010186847A (ja) * 2009-02-12 2010-08-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法、並びに電子装置
JP2012069761A (ja) * 2010-09-24 2012-04-05 Shinko Electric Ind Co Ltd 半導体素子、半導体素子実装体及び半導体素子の製造方法
JP2012231130A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd パッケージ基板及びその製造方法
JP2013182922A (ja) * 2012-02-29 2013-09-12 Fujitsu Ltd 配線構造、半導体装置及び配線構造の製造方法

Also Published As

Publication number Publication date
TW201517222A (zh) 2015-05-01
CN104465580A (zh) 2015-03-25
US20150076691A1 (en) 2015-03-19
CN104465580B (zh) 2017-08-04
JP6419500B2 (ja) 2018-11-07
TWI646639B (zh) 2019-01-01
US9252112B2 (en) 2016-02-02
EP2849226B1 (en) 2018-08-22
EP2849226A3 (en) 2015-04-29
EP2849226A2 (en) 2015-03-18

Similar Documents

Publication Publication Date Title
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US7706148B2 (en) Stack structure of circuit boards embedded with semiconductor chips
US8912642B2 (en) Packaging substrate and fabrication method thereof
KR20090130702A (ko) 반도체 패키지 및 그 제조방법
US20100314744A1 (en) Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
JP6419500B2 (ja) 半導体パッケージ
KR20130015393A (ko) 반도체 패키지 및 이의 제조 방법
US20120224328A1 (en) Inner-layer heat-dissipating board, multi-chip stack package structure having the inner layer heat-dissipating board and fabrication method thereof
JP2011054652A (ja) 半導体装置及びその製造方法
US10079222B2 (en) Package-on-package structure and manufacturing method thereof
KR20220045128A (ko) 반도체 패키지
JP2006202997A (ja) 半導体装置およびその製造方法
JP2013201218A (ja) 半導体装置とそれを用いた半導体モジュール
KR102472045B1 (ko) 반도체 패키지
KR102093927B1 (ko) 반도체 패키지
KR102029804B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
JP2013197341A (ja) 積層型半導体装置とその製造方法
KR102026227B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조방법
KR102549402B1 (ko) 반도체 패키지 및 이의 제조 방법
KR102109042B1 (ko) 반도체 패키지
KR102091619B1 (ko) 반도체 패키지
KR102019170B1 (ko) 반도체 기판 및 그 제조 방법, 그리고 반도체 패키지
KR20140077360A (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170914

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181010

R150 Certificate of patent or registration of utility model

Ref document number: 6419500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250