JP2015057815A - 回路モジュール - Google Patents
回路モジュール Download PDFInfo
- Publication number
- JP2015057815A JP2015057815A JP2014112605A JP2014112605A JP2015057815A JP 2015057815 A JP2015057815 A JP 2015057815A JP 2014112605 A JP2014112605 A JP 2014112605A JP 2014112605 A JP2014112605 A JP 2014112605A JP 2015057815 A JP2015057815 A JP 2015057815A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- circuit module
- mounting
- sealing body
- shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
- H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/0045—Casings being rigid plastic containers having a coating of shielding material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0215—Grounding of printed circuits by connection to external grounding means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0723—Shielding provided by an inner layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/1056—Metal over component, i.e. metal plate over component mounted on or embedded in PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
- H05K2203/108—Using a plurality of lasers or laser light with a plurality of wavelengths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】レーザー照射による回路基板の層内配線へのダメージが防止され、かつシールドと回路基板の表層導体の電気的接続が確保されている回路モジュールを提供すること。【解決手段】本発明に係る回路モジュールは、回路基板と、実装部品と、封止体と、シールドとを具備する。回路基板は、層内配線が形成された多層基板であって、実装面を有し、上記実装面側の上記層内配線上に実装面に表層導体が配設されている。実装部品は、実装面に実装されている。封止体は、実装面上に形成され、実装部品を被覆する封止体であって、封止体の主面から実装面に向けて形成され、表層導体上に位置し、表層導体に到達するレーザー照射によって形成された第1のトレンチ部分と、表層導体上に位置し、表層導体に到達しない第2のトレンチ部分とを有するトレンチを備える。シールドは、封止体を被覆する外部シールド部と、トレンチの内部に形成された内部シールド部とを有する。【選択図】図13
Description
本発明は、実装部品が回路基板に実装され、封止された回路モジュールに関する。
回路基板に実装された実装部品の周囲を、合成樹脂等からなる封止体によって封止した回路モジュールが利用されている。ここで、実装部品が無線通信素子である場合等に、封止体の表面を導電体で被覆し、電磁波に起因する障害(以下、電磁障害)に対するシールドとして利用するものが存在する。電磁障害には、例えば、干渉や不要輻射等がある。シールドを設けることによって、シールド内の実装部品が発する電磁波に起因するシールド外の電子機器等に対する電磁障害を防止し(Emission改善)、あるいはシールド内の実装部品に対するシールド外からの電磁波に起因する電磁障害が防止される(イミュニティ向上)。
さらに、回路基板に複数の実装部品が実装される場合、実装部品間の電磁障害を防止するため、実装部品の間を隔てるようにシールドを配設した回路モジュールも開発されている。実装部品は上述のように封止体によって被覆されているため、封止体を部分的に除去してトレンチ(溝)を形成し、当該トレンチ内に導電体を形成することにより実装部品間のシールドとすることができる。
例えば特許文献1には、実装部品を被覆する封止体に分割溝が形成され、分割溝内に金属膜が形成されたモジュール部品が開示されている。分割溝内の金属膜は回路基板上に形勢されたグランドパターンに接続され、シールドとして機能する。
封止層の除去は、封止体に対するレーザー照射によって行うことが可能である。例えば特許文献2には、封止層に対してレーザーを照射し、封止層に貫通孔を形成した回路モジュールが開示されている。貫通孔には導電性材料が充填され、スルーホール電極が構成されている。
ここで、トレンチをレーザー照射によって形成する場合、レーザーを封止体に照射し、走査することによって封止体が線状に除去され、トレンチが形成される。しかしながら、レーザーの照射によって、封止体の下層に位置する多層基板の層内配線にダメージが生じ、層内配線が断線するおそれがある。
一方で、層内配線へのダメージを防止するため、レーザーの照射エネルギー(封止体の一定面積に対してレーザーが与えるエネルギー)を小さくすると、トレンチの深さが不足する場合ある。回路モジュールの中には、シールドがトレンチを介して回路基板の表層導体に電気的に接続されるものが存在する。この場合、トレンチの深さが不足すると、シールドが表層導体に到達せず、シールドと表層導体が電気的に接続されない。
以上のような事情に鑑み、本発明の目的は、レーザー照射による回路基板の層内配線へのダメージが防止され、かつシールドと回路基板の表層導体の電気的接続が確保されている回路モジュールを提供することにある。
上記目的を達成するため、本発明の一形態に係る回路モジュールは、回路基板と、実装部品と、封止体と、シールドとを具備する。
上記回路基板は、層内配線が形成された多層基板であって、実装面を有し、上記実装面側の上記層内配線上に表層導体が配設されている。
上記実装部品は、上記実装面に実装されている。
上記封止体は、上記実装面上に形成され、上記実装部品を被覆する封止体であって、上記封止体の主面から上記実装面に向けて形成され、上記表層導体上に位置し、上記表層導体に到達するレーザー照射によって形成された第1のトレンチ部分と、上記表層導体上に位置し、上記表層導体に到達しない第2のトレンチ部分とを有するトレンチを備える。
上記シールドは、上記封止体を被覆する外部シールド部と、上記トレンチの内部に形成された内部シールド部とを有する。
上記回路基板は、層内配線が形成された多層基板であって、実装面を有し、上記実装面側の上記層内配線上に表層導体が配設されている。
上記実装部品は、上記実装面に実装されている。
上記封止体は、上記実装面上に形成され、上記実装部品を被覆する封止体であって、上記封止体の主面から上記実装面に向けて形成され、上記表層導体上に位置し、上記表層導体に到達するレーザー照射によって形成された第1のトレンチ部分と、上記表層導体上に位置し、上記表層導体に到達しない第2のトレンチ部分とを有するトレンチを備える。
上記シールドは、上記封止体を被覆する外部シールド部と、上記トレンチの内部に形成された内部シールド部とを有する。
本発明の一実施形態に係る回路モジュールは、回路基板と、実装部品と、封止体と、シールドとを具備する。
上記回路基板は、層内配線が形成された多層基板であって、実装面を有し、上記実装面側の上記層内配線上に表層導体が配設されている。
上記実装部品は、上記実装面に実装されている。
上記封止体は、上記実装面上に形成され、上記実装部品を被覆する封止体であって、上記封止体の主面から上記実装面に向けて形成され、上記表層導体上に位置し、上記表層導体に到達するレーザー照射によって形成された第1のトレンチ部分と、上記表層導体上に位置し、上記表層導体に到達しない第2のトレンチ部分とを有するトレンチを備える。
上記シールドは、上記封止体を被覆する外部シールド部と、上記トレンチの内部に形成された内部シールド部とを有する。
上記回路基板は、層内配線が形成された多層基板であって、実装面を有し、上記実装面側の上記層内配線上に表層導体が配設されている。
上記実装部品は、上記実装面に実装されている。
上記封止体は、上記実装面上に形成され、上記実装部品を被覆する封止体であって、上記封止体の主面から上記実装面に向けて形成され、上記表層導体上に位置し、上記表層導体に到達するレーザー照射によって形成された第1のトレンチ部分と、上記表層導体上に位置し、上記表層導体に到達しない第2のトレンチ部分とを有するトレンチを備える。
上記シールドは、上記封止体を被覆する外部シールド部と、上記トレンチの内部に形成された内部シールド部とを有する。
この構成によれば、シールドは、内部シールド部が第1のトレンチ部分を介して表層導体に当接するため、表層導体に電気的に接続される。一方で第2のトレンチ部分は表層導体に到達しないため、第2のトレンチ部分を形成するためのレーザー照射によって、回路基板に形成された層内配線はダメージを受けない。即ち、レーザー照射による回路基板の層内配線へのダメージが防止され、かつシールドと回路基板の表層導体の電気的接続が確保されている回路モジュールを提供することが可能である。
上記第2のトレンチ部分は、上記トレンチの長手方向末端部に形成され、
上記第1のトレンチ部分は、上記第2のトレンチ部分の間に形成されていてもよい。
上記第1のトレンチ部分は、上記第2のトレンチ部分の間に形成されていてもよい。
この構成によれば、第2のトレンチ部分は、トレンチ形成のためのレーザー照射の開始点及び停止点であるものとすることができる。レーザーのエネルギーは、照射開始時及び照射停止時に集中しやすいが、レーザー照射の開始点及び停止点に第2のトレンチ部分が形成されていることにより、レーザー照射による層内配線に対するダメージが防止されている。一方で、第1のトレンチ部分によって、シールドと表層導体の電気的接続は確保されている。
上記層内配線は、上記回路モジュールのグランドに電気的に接続されたグランド配線と、上記グランド配線に電気的に接続されていない非グランド配線とを含み、
上記第2のトレンチ部分は、上記封止体において下層に上記非グランド配線が設けられている領域に形成され、
上記第1のトレンチ部分は、上記封止体において下層に上記非グランド配線が設けられてない領域に形成されていてもよい。
上記第2のトレンチ部分は、上記封止体において下層に上記非グランド配線が設けられている領域に形成され、
上記第1のトレンチ部分は、上記封止体において下層に上記非グランド配線が設けられてない領域に形成されていてもよい。
この構成によれば、トレンチ形成のためのレーザーが、第2のトレンチ部分において表層導体に到達しないため、レーザー照射による非グランド配線の損傷を防止することが可能となる。非グランド配線は例えば、実装部品間の信号線であり、損傷を防止する必要性が高い。一方で、第1のトレンチ部分によって、シールドと表層導体の電気的接続は確保されている。
上記実装部品は複数の実装部品を含み、
上記トレンチは、上記複数の実装部品を隔てるように形成されていてもよい。
上記トレンチは、上記複数の実装部品を隔てるように形成されていてもよい。
この構成によれば、実装部品間の電磁障害が内部シールド部によって遮蔽されるため、互いに電磁障害を生じ得る実装部品をひとつの回路モジュールに実装することが可能である。
上記実装部品は、第1の実装部品と、上記トレンチを介して上記第1の実装部品とは反対側に実装された第2の実装部品を含み、
上記非グランド配線は、上記第1の実装部品と上記第2の実装部品を接続してもよい。
上記非グランド配線は、上記第1の実装部品と上記第2の実装部品を接続してもよい。
この構成によれば、トレンチを介して配設された第1の実装部品と第2の実装部品が非グランド配線によって接続される。上記トレンチ形成のためのレーザーが、第2のトレンチ部分において表層導体に到達しないため、レーザー照射による非グランド配線の損傷を防止することが可能である。
(第1の実施形態)
本発明の第1の実施形態に係る回路モジュールについて説明する。
本発明の第1の実施形態に係る回路モジュールについて説明する。
[回路モジュールの構成]
図1は、本実施形態に係る回路モジュール100の斜視図であり、図2は回路モジュール100の平面図である。また、図3及び図4は回路モジュール100の断面図であり、図3は図2のA−A線における断面図、図4は図2のB−B線における断面図である。なお各図において、X方向、Y方向及びZ方向は互いに直交する方向を示す。
図1は、本実施形態に係る回路モジュール100の斜視図であり、図2は回路モジュール100の平面図である。また、図3及び図4は回路モジュール100の断面図であり、図3は図2のA−A線における断面図、図4は図2のB−B線における断面図である。なお各図において、X方向、Y方向及びZ方向は互いに直交する方向を示す。
図1乃至図4に示すように、回路モジュール100は、回路基板101、実装部品102、封止体103及びシールド104を備える。回路モジュール100の大きさや形状は特に限定されないが、例えば数十mm角で厚さ数mmの直方体形状であるものとすることができる。
回路基板101は、実装部品102等が実装される基板である。図5は、回路基板101を示す断面図であり、図4の拡大図である。同図に示すように、回路基板101は、ガラスエポキシ系材料や絶縁性セラミック材料等の絶縁性材料からなる層が積層された多層基板であるものとすることができ、その層内には、層内配線101aが形成されているものとすることができる。なお、層内配線101aは、他の図においては図示を省略する。以下、回路基板101の、実装部品102が実装される側の面を実装面101bとする。
実装面101bには、図4及び図5に示すように表層導体105が形成されている。表層導体105は、導電性材料からなり、実装面101b上に塗布され、硬化された導電性ペーストであってもよく、実装面101b上にメッキ等により形成された金属膜であってもよい。表層導体105は、実装面101b上において、後述するトレンチ106に沿って配設されているものとすることができる。
表層導体105は、回路基板101内に形成された層内配線101aに接続され、この層内配線101aを介して実装部品102に電気的に接続されているものとすることができる。具体的には、表層導体105は、回路モジュール100のグランド端子に電気的に接続され、即ち回路モジュール100のグランド電位と同電位であるものとすることができる。
実装部品102は、回路基板101の実装面101bに実装された部品であり、例えば、集積回路(IC)、コンデンサ、インダクタ、抵抗、水晶振動子、デュプレクサ、フィルタ、パワーアンプ等である。実装部品102は、はんだHによるはんだ接合によって実装面101bに実装されているものとすることができる。図2に示すように、回路基板101には、複数の実装部品102が実装されるものとすることができる。なお、実装部品102の数や配置は特に限定されない。
封止体103は、封止材料からなり、実装面101b上において実装部品102を被覆する。封止材料は例えば、シリカやアルミナが添加されたエポキシ樹脂等の絶縁性樹脂である。封止体103は、実装部品102が実装面101bに実装された後、流体状の封止材料が実装部品102の周囲に充填され、硬化されたものとすることができる。
図6は、封止体103を示す平面図であり、図2におけるシールド104を省略した図である。図7は、封止体103を示す断面図であり、図4におけるシールド104を省略した図である。これらの図に示すように、封止体103にはトレンチ106が形成されている。
トレンチ106は、封止体103が溝状に除去されて形成されたものとすることができる。トレンチ106の形成方法やトレンチ106の詳細については後述するが、トレンチ106は図6に示すように、複数の実装部品102の間に、実装部品102を隔てるように形成されているものとすることができる。なお、トレンチ106の形状(線形)は、同図に示すものに限られず、実装部品102の種類や配置に応じた形状とすることができる。
シールド104は、導電性材料であるシールド材料からなり、電磁障害に対するシールドとして機能する。シールド材料は、例えば、AgやCu等の導電性粒子を含有するエポキシ樹脂等の導電性樹脂であってもよく、また封止体103上にメッキ等により形成された金属膜であってもよい。
シールド104は、図4に示すように、封止体103の主面を被覆する外部シールド部104aと、トレンチ106内に形成された内部シールド部104bを有する。内部シールド部104bは、図4に示すようにトレンチ106を介して表層導体105に当接し、表層導体105に電気的に接続されているものとすることができる。内部シールド部104bの詳細については後述する。
外部シールド部104aは、内部シールド部104bと連続しており、内部シールド部104bを介して表層導体105に電気的に接続されている。上述のように表層導体105は回路モジュール100のグランドであるものとすることができ、シールド104はグランド電位であるものとすることができる。
回路モジュール100は、以上のような全体構成を有する。回路モジュール100においては、シールド104によって電磁障害が防止される。具体的には、外部シールド部104aによって、回路モジュール100の外部から実装部品102への電磁障害、又は実装部品102から回路モジュール100の外部への電磁障害が防止される。また、内部シールド部104bによって、実装部品102の相互間の電磁障害が防止される。
[トレンチ及び内部シールド部について]
トレンチ106は、深さ(Z方向)が異なる部分を有する。図8は、トレンチ106を示す封止体103の平面図であり、図6において実装部品102を省略した図である。図8に示すように、トレンチ106は、第1トレンチ部分106aと第2トレンチ部分106bを有する。なお、第2トレンチ部分106bは、図8において斜線範囲で示す。
トレンチ106は、深さ(Z方向)が異なる部分を有する。図8は、トレンチ106を示す封止体103の平面図であり、図6において実装部品102を省略した図である。図8に示すように、トレンチ106は、第1トレンチ部分106aと第2トレンチ部分106bを有する。なお、第2トレンチ部分106bは、図8において斜線範囲で示す。
図9は、トレンチ106を示す封止体103等の断面図であり、図9(a)は第1トレンチ部分106aを示し、図9(b)は第2トレンチ部分106bを示す。なお、図9(a)は図8におけるB−B線の断面図であり、図9(b)は図8におけるC−C線の断面図である。図10は、図9と別方向からみた、トレンチ106を示す封止体103等の断面図であり、図8におけるD−D線の断面図である。
第1トレンチ部分106aは、図8に示すようにトレンチ106の大部分を占め、図9(a)及び図10に示すように表層導体105に到達する深さを有する。一方、第2トレンチ部分106bは、図8に示すようにトレンチ106の端部(一端又は両端)に形成され、図9(b)及び図10に示すように表層導体105に到達しない。
詳細は後述するが、トレンチ106は、封止体103に照射され、走査されるレーザーによって形成されるものとすることができる。この際のレーザーの照射条件を調整することにより、第1トレンチ部分106aと第2トレンチ部分106bを形成することができる。
なお、第2トレンチ部分106bは、表層導体105に到達しない深さを有すればよく、その深さは一定でなくてもよい。図11及び図12は、深さが一定でない第2トレンチ部分106bを示す封止体103等の断面図である。これらの図に示すように、第2トレンチ部分106bは、第1トレンチ部分106aに接近するにしたがって、徐々にその深さが深くなるものであってもよい。
内部シールド部104bは、上述のようにトレンチ106の内部に形成される。図13は、内部シールド部104bを示す回路モジュール100の断面図であり、図13(a)は第1トレンチ部分106aの内部に形成された内部シールド部104bを示し、図13(b)は第2トレンチ部分106bの内部に形成された内部シールド部104bを示す。なお、図13(a)は図2におけるB−B線の断面図であり、図13(b)は図2におけるC−C線の断面図である。図14は、図13と別方向からみた、内部シールド部104bを示す回路モジュール100の断面図であり、図2におけるD−D線の断面図である。
内部シールド部104bは、図13(a)及び図14に示すように、第1トレンチ部分106aを介して表層導体105に当接し、表層導体105に電気的に接続されている。即ち、図13(b)及び図14に示すように、内部シールド部104bの一部(第2トレンチ部分106bの内部に形成された部分)が直接に表層導体105に当接しなくても、内部シールド部104bと表層導体105の電気的接続は確保されている。
トレンチ106及び内部シールド部104bはこのような構成を有する。上述のように内部シールド部104b(即ち、シールド104)と表層導体105の電気的接続は確保されているため、シールド104はシールドとして有効に機能する。
[回路モジュールの製造方法]
回路モジュール100の製造方法について説明する。図15及び図16は回路モジュール100の製造方法を示す模式図である。なお、回路モジュール100は、ひとつの回路基板上に複数が同時に製造され、各回路モジュール100に分割されるものとすることができるが、以下ではそのうちの一つの回路モジュール100について説明する。
回路モジュール100の製造方法について説明する。図15及び図16は回路モジュール100の製造方法を示す模式図である。なお、回路モジュール100は、ひとつの回路基板上に複数が同時に製造され、各回路モジュール100に分割されるものとすることができるが、以下ではそのうちの一つの回路モジュール100について説明する。
図15(a)に示すように、回路基板101の実装面101bに、実装部品102を実装する。実装は、はんだ接合等の各種実装方法によってすることができる。なお、実装面101bには、予め表層導体105が配設されている。
続いて、図15(b)に示すように、実装面101b上において、実装部品102を被覆するように、封止材料Fを充填する。封止材料Fの充填は例えば真空印刷によって行うことができる。
続いて、図15(c)に示すように、封止材料Fを回路モジュール100毎にハーフカットする。封止材料Fのハーフカットは例えばダイサーによってすることができる。この後、封止材料Fを硬化させ、封止体103を形成する。封止材料Fの硬化は例えばベーキングによって行うことができる。
続いて、図16(a)に示すように、封止体103にレーザーLを照射し、走査する。レーザーの照射により封止体103が線状に除去され、図16(b)に示すようにトレンチ106が形成される。レーザーLの走査経路によって、図8に示すような形状(線形)を有するトレンチ106が形成される。
ここで、レーザーLの照射開始時に、レーザーLを所定のレーザー照射条件(第1のレーザー照射条件)とし、走査開始後にレーザーLの照射条件を第1のレーザー照射条件より照射エネルギーが大きい第2のレーザー照射条件とする。さらに、走査停止前にレーザーLの照射条件を第1のレーザー照射条件とし、レーザーLの照射を停止する。
ここで、レーザー照射条件には、パルスレーザーにおける各ショットのエネルギー(平均エネルギー)、封止体103の一定面積に対するショット数、ショットピッチ(各ショットの間隔)等が含まれる。また、レーザーの照射エネルギーは、レーザー照射によって封封止体103の一定面積に対して与えられたエネルギーである。
即ち、第1のレーザー照射条件から、各ショットのエネルギーを増加させることによって照射エネルギーを大きくしてもよく、封止体103の一定面積に対するショット数を増加させることによって照射エネルギーを大きくしてもよい。また、ショットピッチを短縮することによって各ショットの重なりを大きくし、照射エネルギーを大きくしてもよい。さらに、これらの照射条件の複数を変更し、照射エネルギーを大きくしてもよい。いずれであっても、第1のレーザー照射条件から照射エネルギーが大きくなる照射条件を第2のレーザー照射条件とする。
レーザーLの照射開始時における照射条件を第1のレーザー照射条件とすることによって、走査開始箇所の封止体103の全部が除去されず、図9(b)及び図10に示すような第2トレンチ部分106bが形成される。
走査開始後、レーザーLの照射条件を第2のレーザー照射条件とすることによって、走査経路上の封止体103の全部が除去され、図9(a)及び図10に示すような第1トレンチ部分106aが形成される。
また、レーザーLの照射停止時における照射条件を第1のレーザー照射条件とすることによって、走査停止箇所の封止体103の全部が除去されず、図9(b)及び図10に示すような第2トレンチ部分106bが形成される。
トレンチ106はこのようにして形成される。レーザーLの照射開始時と走査停止時のレーザー照射条件を照射エネルギーが小さくなる照射条件とすることにより、図8に示すような両端部に第2トレンチ部分106bが位置し、その間に第1トレンチ部分106aが位置するトレンチ106が形成される。このようにして封止体103にトレンチ106が形成される。
続いて、図16(c)に示すように、封止体103上にシールド104を形成する。シールド104は、シールド材料を印刷することによって形成することができ、メッキによって形成することもできる。これにより、封止体103の主面に外部シールド部104aが形成され、トレンチ106(第1トレンチ部分106a及び第2トレンチ部分106b)内に内部シールド部104bが形成される。第1トレンチ部分106aは上述のように表層導体105に到達しているので、内部シールド部104bは第1トレンチ部分106a内において表層導体105に当接する。
続いて、シールド104及び回路基板101を、回路モジュール100毎に裁断(フルカット)する。シールド104及び回路基板101の裁断は例えばダイサーによってすることができる。これにより、図13及び図14に示すように、回路モジュール100が作製される。上述のように、シールド104は、封止体103におけるトレンチ106の形成後に封止体103上に配置されるため、トレンチ106の形状によって内部シールド部104bの形状(深さ)が決定される。
[効果]
本実施形態に係る回路モジュール100より、次のような効果が得られる。即ち、レーザーLの照射開始位置及び照射停止位置においては、レーザーLのエネルギーが集中しやすい。このため、仮にレーザーLの照射エネルギーを一定とすると、照射開始位置及び照射停止位置における回路基板101の層内配線101aがレーザーLによりダメージを受け、断線するおそれがある。
本実施形態に係る回路モジュール100より、次のような効果が得られる。即ち、レーザーLの照射開始位置及び照射停止位置においては、レーザーLのエネルギーが集中しやすい。このため、仮にレーザーLの照射エネルギーを一定とすると、照射開始位置及び照射停止位置における回路基板101の層内配線101aがレーザーLによりダメージを受け、断線するおそれがある。
一方で、レーザーLの照射の間に一貫して照射エネルギーを小さくすると、トレンチ106のいずれの部分も表層導体105に到達せず、内部シールド部104bが表層導体105に接触しないおそれがある。この場合、シールド104が表層導体105に電気的に接続されないため、シールド104によるシールド効果が十分に得られなくなる。
これに対し本実施形態に係る回路モジュール100では、レーザーLの照射開始位置及び照射停止位置においてレーザーLの照射エネルギーが小さく、第2トレンチ部分106bが表層導体105に到達しない。このため、レーザーLの照射開始時及び照射停止時における層内配線101aへのダメージが発生しない。また、レーザーLの照射開始位置及び照射停止位置以外の位置においては、レーザーLの照射エネルギーが大きく、第1トレンチ部分106aが表層導体105に到達する。即ち内部シールド部104bが表層導体105に電気的に接続されるため、シールド104によるシールド効果が十分に得られる。
[変形例]
回路モジュール100のトレンチ106は、上述のように実装部品102の種類や配置に応じた形状(線形)を有するものとすることができる。このため、トレンチ106は複数であってもよく、分岐するものであってもよい。
回路モジュール100のトレンチ106は、上述のように実装部品102の種類や配置に応じた形状(線形)を有するものとすることができる。このため、トレンチ106は複数であってもよく、分岐するものであってもよい。
図17は、トレンチ106の形状(線形)の別の例を示す平面図である。同図に示すように、第2トレンチ部分106b(図中、斜線範囲)は、一連のレーザー走査によって形成されるトレンチ106の端部に形成され、第2トレンチ部分106bの間に第1トレンチ部分106aが形成されるものとすることが可能である。また、トレンチ106の両端のうち、いずれか一方の端部(照射開始位置又は照射停止位置のいずれか)にのみ第2トレンチ部分106bが形成されてもよい。さらに、回路基板101において層内配線101aが形成されていない位置では、第1トレンチ部分106aのみからなるトレンチ106が形成されてもよい。
(第2の実施形態)
本発明の第2の実施形態に係る回路モジュールについて説明する。
本発明の第2の実施形態に係る回路モジュールについて説明する。
[回路モジュールの構成]
図18は、本実施形態に係る回路モジュール200の断面図である。同図に示すように、回路モジュール200は、回路基板201、実装部品202、封止体203及びシールド204を備える。回路モジュール200の大きさや形状は特に限定されないが、例えば数十mm角で厚さ数mmの直方体形状であるものとすることができる。
図18は、本実施形態に係る回路モジュール200の断面図である。同図に示すように、回路モジュール200は、回路基板201、実装部品202、封止体203及びシールド204を備える。回路モジュール200の大きさや形状は特に限定されないが、例えば数十mm角で厚さ数mmの直方体形状であるものとすることができる。
回路基板201は、実装部品202等が実装される基板である。回路基板201は、ガラスエポキシ系材料や絶縁性セラミック材料等の絶縁性材料からなる層が積層された多層基板であるものとすることができ、その層内には、層内配線201aが形成されているものとすることができる。
図19は、層内配線201aを示す回路基板201の断面図である。同図に示すように、層内配線201aは、グランド配線201cと、非グランド配線201dを有する。グランド配線201cは、回路モジュール200のグランドに電気的に接続された配線であり、非グランド配線201dは、グランド配線201cに電気的に接続されてない配線である。非グランド配線201dは例えば実装部品202間の信号線である。
図20は、非グランド配線201dを示す回路基板201及び実装部品202の平面図である。同図に示すように、非グランド配線201dは実装部品202の間を接続するように配線されるものとすることができる。なお、非グランド配線201dは実装部品202の信号線に限られず、その配置も実装部品202間を接続するものに限られない。以下、回路基板201の、実装部品202が実装される側の面を実装面201bとする。
実装面201bには、図18に示すように表層導体205が形成されている。表層導体205は、導電性材料からなり、実装面201b上に塗布され、硬化された導電性ペーストであってもよく、実装面201b上にメッキ等により形成された金属膜であってもよい。表層導体205は、実装面201b上において、後述するトレンチ206に沿って配設されているものとすることができる。
表層導体205は、グランド配線201cに接続され、このグランド配線201cを介して、回路モジュール200のグランド端子に電気的に接続され、即ち回路モジュール200のグランド電位と同電位であるものとすることができる。
実装部品202は、回路基板201の実装面201bに実装された部品であり、例えば、集積回路(IC)、コンデンサ、インダクタ、抵抗、水晶振動子、デュプレクサ、フィルタ、パワーアンプ等である。実装部品202は、はんだHによるはんだ接合によって実装面201bに実装されているものとすることができる。なお、実装部品202の数や配置は特に限定されない。
封止体203は、封止材料からなり、実装面201b上において実装部品202を被覆する。封止材料は例えば、シリカやアルミナが添加されたエポキシ樹脂等の絶縁性樹脂である。封止体203は、実装部品202が実装面201bに実装された後、流体状の封止材料が実装部品202の周囲に充填され、硬化されたものとすることができる。封止体203にはトレンチ206が形成されているが、その詳細については後述する。
シールド204は、導電性材料であるシールド材料からなり、電磁障害に対するシールドとして機能する。シールド材料は、例えば、AgやCu等の導電性粒子を含有するエポキシ樹脂等の導電性樹脂であってもよく、また封止体203上にメッキ等により形成された金属膜であってもよい。
シールド204は、封止体203の主面を被覆する外部シールド部204aと、トレンチ206内に形成された内部シールド部204bを有する。内部シールド部204bは図18に示すように、トレンチ206を介して表層導体205に当接し、表層導体205に電気的に接続されているものとすることができる。内部シールド部204bの詳細については後述する。
外部シールド部204aは、内部シールド部204bと連続しており、内部シールド部204bを介して表層導体205に電気的に接続されている。上述のように表層導体205は回路モジュール200のグランドであるものとすることができ、シールド204はグランド電位であるものとすることができる。
回路モジュール200は、以上のような全体構成を有する。回路モジュール200においては、シールド204によって電磁障害が防止される。具体的には、外部シールド部204aによって、回路モジュール200の外部から実装部品202への電磁障害、又は実装部品202から回路モジュール200の外部への電磁障害が遮蔽される。また、内部シールド部204bによって、実装部品202の相互間の電磁障害が防止される。
[トレンチ及び内部シールド部について]
トレンチ206は、深さ(Z方向)が異なる部分を有する。図21は、トレンチ206を示す封止体203の平面図である。同図に示すようにトレンチ206は、第1トレンチ部分206aと第2トレンチ部分206bを有する。なお、第2トレンチ部分206bは、図21において斜線範囲で示す。図22は、トレンチ206を示す封止体203等の断面図であり、図21におけるD−D線の断面図である。
トレンチ206は、深さ(Z方向)が異なる部分を有する。図21は、トレンチ206を示す封止体203の平面図である。同図に示すようにトレンチ206は、第1トレンチ部分206aと第2トレンチ部分206bを有する。なお、第2トレンチ部分206bは、図21において斜線範囲で示す。図22は、トレンチ206を示す封止体203等の断面図であり、図21におけるD−D線の断面図である。
第1トレンチ部分206aは、図22に示すように表層導体205に到達する深さを有する(図9(a)参照)。一方、第2トレンチ部分206bは、図22に示すように表層導体205に到達しない(図9(b)参照)。
図21に示すように、第2トレンチ部分206bは、封止体203において下層に非グランド配線201dが設けられている領域に形成されている。一方、第1トレンチ部分206aは、封止体203において下層に非グランド配線201dが設けられていない領域に形成されている。
第1の実施形態と同様に、トレンチ206は、封止体203に照射され、走査されるレーザーによって形成されるものとすることができる。この際のレーザーの照射条件を調整することにより、第1トレンチ部分206aと第2トレンチ部分206bを形成することができる。即ち、レーザーの照射エネルギーを十分大きくして封止体203に照射することにより第1トレンチ部分206aが形成され、レーザーの照射エネルギーをより小さくして封止体203に照射することにより、第2トレンチ部分206bが形成される。
内部シールド部204bは、トレンチ206の内部に形成される。図23は、内部シールド部204bを示す回路モジュール200の断面図である。内部シールド部204bは、同図に示すように、第1トレンチ部分206aを介して表層導体205に当接(図13(a)参照)し、表層導体205に電気的に接続されている。即ち、図23に示すように、内部シールド部204bの一部(第2トレンチ部分206bの内部に形成された部分)が直接に表層導体205に当接しなくても(図13(b)参照)、内部シールド部204bと表層導体205の電気的接続は確保されている。
[効果]
本実施形態に係る回路モジュール200より、次のような効果が得られる。即ち、第2トレンチ部分206bを形成するために封止体203に照射されるレーザーは、上述のように表層導体205に到達しない。このため、レーザーが表層導体205を貫通して非グランド配線201dに到達し、非グランド配線201dが損傷を受けることが防止されている。一方で、第1トレンチ部分206aを形成するために封止体203に照射されるレーザーは表層導体205に到達し、内部シールド部204bは第1トレンチ部分206aを介して表層導体205に電気的に接続され、シールド204のシールド効果が有効に発生する。
[効果]
本実施形態に係る回路モジュール200より、次のような効果が得られる。即ち、第2トレンチ部分206bを形成するために封止体203に照射されるレーザーは、上述のように表層導体205に到達しない。このため、レーザーが表層導体205を貫通して非グランド配線201dに到達し、非グランド配線201dが損傷を受けることが防止されている。一方で、第1トレンチ部分206aを形成するために封止体203に照射されるレーザーは表層導体205に到達し、内部シールド部204bは第1トレンチ部分206aを介して表層導体205に電気的に接続され、シールド204のシールド効果が有効に発生する。
また、レーザーが非グランド配線201dに到達すると、それによって形成されたトレンチ206が非グランド配線201dに到達し、トレンチ206内に形成される内部シールド部204bが非グランド配線201dとショートしてしまうおそれがある。一方で、グランド配線201cが設けられている領域(第1トレンチ部分206aが形成される領域)においては、レーザーが表層導体205を貫通してグランド配線201cに到達しても問題とならない。内部シールド部204bはグランド配線201cに電気的に接続することが予定されているからである。
以上のように本実施形態に係る回路モジュール200では、非グランド配線201dの損傷を防止すると共に、シールド204によるシールド効果を十分に発生させることが可能である。
[変形例]
図24は、変形例に係る回路モジュール200を示す、封止体203の平面図である。図25は同回路モジュール200の断面図である。これらの図に示すように第2トレンチ部分206bは、非グランド配線201d上に加え、第1の実施形態と同様に、トレンチ206の端部に形成されていてもよい。これにより、非グランド配線201dと、レーザー照射開始点及び停止点の層内配線201aの、レーザー照射による損傷を回避することが可能である。
図24は、変形例に係る回路モジュール200を示す、封止体203の平面図である。図25は同回路モジュール200の断面図である。これらの図に示すように第2トレンチ部分206bは、非グランド配線201d上に加え、第1の実施形態と同様に、トレンチ206の端部に形成されていてもよい。これにより、非グランド配線201dと、レーザー照射開始点及び停止点の層内配線201aの、レーザー照射による損傷を回避することが可能である。
100、200…回路モジュール
101、201…回路基板
102、201…実装部品
103、203…封止体
104、204…シールド
104a、204a…外部シールド部
104b、204b…内部シールド部
105、205…表層導体
106、206…トレンチ
106a、206a…第1トレンチ部分
106b、206b…第2トレンチ部分
101、201…回路基板
102、201…実装部品
103、203…封止体
104、204…シールド
104a、204a…外部シールド部
104b、204b…内部シールド部
105、205…表層導体
106、206…トレンチ
106a、206a…第1トレンチ部分
106b、206b…第2トレンチ部分
Claims (5)
- 層内配線が形成された多層基板であって、実装面を有し、前記実装面側の前記層内配線上に表層導体が配設された回路基板と、
前記実装面に実装された実装部品と、
前記実装面上に形成され、前記実装部品を被覆する封止体であって、前記封止体の主面から前記実装面に向けて形成され、前記表層導体上に位置し、前記表層導体に到達するレーザー照射によって形成された第1のトレンチ部分と、前記表層導体上に位置し、前記表層導体に到達しない第2のトレンチ部分とを有するトレンチを備える封止体と、
前記封止体を被覆する外部シールド部と、前記トレンチ内部に形成された内部シールド部とを有するシールドと
を具備する回路モジュール。 - 請求項1に記載の回路モジュールであって、
前記第2のトレンチ部分は、前記トレンチの長手方向末端部に形成され、
前記第1のトレンチ部分は、前記第2のトレンチ部分の間に形成されている
回路モジュール。 - 請求項1に記載の回路モジュールであって、
前記層内配線は、前記回路モジュールのグランドに電気的に接続されたグランド配線と、前記グランド配線に電気的に接続されていない非グランド配線とを含み、
前記第2のトレンチ部分は、前記封止体において下層に前記非グランド配線が設けられている領域に形成され、
前記第1のトレンチ部分は、前記封止体において下層に非グランド配線が設けられていない領域に形成されている
回路モジュール。 - 請求項1に記載の回路モジュールであって、
前記実装部品は複数の実装部品を含み、
前記トレンチは、前記複数の実装部品を隔てるように形成されている
回路モジュール。 - 請求項3に記載の回路モジュールであって、
前記実装部品は、第1の実装部品と、前記トレンチを介して前記第1の実装部品とは反対側に実装された第2の実装部品を含み、
前記非グランド配線は、前記第1の実装部品と前記第2の実装部品を接続する
回路モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014112605A JP2015057815A (ja) | 2013-08-09 | 2014-05-30 | 回路モジュール |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013167114 | 2013-08-09 | ||
JP2013167114 | 2013-08-09 | ||
JP2014112605A JP2015057815A (ja) | 2013-08-09 | 2014-05-30 | 回路モジュール |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013169426A Division JP5622906B1 (ja) | 2013-08-09 | 2013-08-19 | 回路モジュールの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015057815A true JP2015057815A (ja) | 2015-03-26 |
Family
ID=51942614
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013169426A Active JP5622906B1 (ja) | 2013-08-09 | 2013-08-19 | 回路モジュールの製造方法 |
JP2014112605A Pending JP2015057815A (ja) | 2013-08-09 | 2014-05-30 | 回路モジュール |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013169426A Active JP5622906B1 (ja) | 2013-08-09 | 2013-08-19 | 回路モジュールの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20150043172A1 (ja) |
JP (2) | JP5622906B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018088460A (ja) * | 2016-11-28 | 2018-06-07 | 株式会社村田製作所 | シールド層を有するモジュール |
JP2019080029A (ja) * | 2017-10-19 | 2019-05-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 半導体パッケージ |
US11291108B2 (en) | 2017-03-31 | 2022-03-29 | Murata Manufacturing Co., Ltd. | Radio-frequency module with shield wall |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8199518B1 (en) | 2010-02-18 | 2012-06-12 | Amkor Technology, Inc. | Top feature package and method |
US8362612B1 (en) | 2010-03-19 | 2013-01-29 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
KR20160093403A (ko) * | 2015-01-29 | 2016-08-08 | 엘지이노텍 주식회사 | 전자파차폐구조물 |
JP6511947B2 (ja) * | 2015-05-11 | 2019-05-15 | 株式会社村田製作所 | 高周波モジュール |
WO2016195026A1 (ja) | 2015-06-04 | 2016-12-08 | 株式会社村田製作所 | 高周波モジュール |
JP6414639B2 (ja) | 2015-06-30 | 2018-10-31 | 株式会社村田製作所 | 高周波モジュールおよびその製造方法 |
JP6528850B2 (ja) | 2015-09-11 | 2019-06-12 | 株式会社村田製作所 | 高周波モジュール |
WO2017047539A1 (ja) * | 2015-09-14 | 2017-03-23 | 株式会社村田製作所 | 高周波モジュール |
CN105578733B (zh) * | 2016-02-26 | 2019-03-05 | 青岛海信移动通信技术股份有限公司 | 一种pcb及其制作方法 |
US10264666B2 (en) * | 2016-06-20 | 2019-04-16 | Avago Technologies International Sales Pte. Limited | Method of providing compartment EMI shields on printed circuit board using a vacuum |
CN109565926B (zh) * | 2016-08-08 | 2022-04-15 | 株式会社村田制作所 | 层叠电路基板、层叠电子部件和模块 |
US10784230B2 (en) * | 2016-11-15 | 2020-09-22 | Advanced Semiconductor Engineering, Inc. | Compartment shielding for warpage improvement |
KR102246040B1 (ko) * | 2016-12-14 | 2021-04-29 | 가부시키가이샤 무라타 세이사쿠쇼 | 회로 모듈 |
US10177095B2 (en) | 2017-03-24 | 2019-01-08 | Amkor Technology, Inc. | Semiconductor device and method of manufacturing thereof |
JP7028254B2 (ja) * | 2017-11-20 | 2022-03-02 | 株式会社村田製作所 | 高周波モジュール |
CN111587485B (zh) | 2018-01-05 | 2023-12-05 | 株式会社村田制作所 | 高频模块 |
US10629542B2 (en) * | 2018-04-05 | 2020-04-21 | Samsung Electro-Mechanics Co., Ltd. | Electronic device module |
CN213638418U (zh) * | 2018-05-08 | 2021-07-06 | 株式会社村田制作所 | 高频模块 |
US11089673B2 (en) * | 2019-07-19 | 2021-08-10 | Raytheon Company | Wall for isolation enhancement |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62154697U (ja) * | 1986-03-20 | 1987-10-01 | ||
JP2004303752A (ja) * | 2003-03-28 | 2004-10-28 | Mitsubishi Electric Corp | 半導体装置、および光送受信器 |
JP2012256842A (ja) * | 2011-05-13 | 2012-12-27 | Sharp Corp | 半導体モジュールの製造方法及び半導体モジュール |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010067806A (ja) * | 2008-09-11 | 2010-03-25 | Toray Advanced Film Co Ltd | ディスプレイ用フィルター |
JP5549600B2 (ja) * | 2009-02-07 | 2014-07-16 | 株式会社村田製作所 | 平板状コイル付きモジュールの製造方法及び平板状コイル付きモジュール |
JP2011187677A (ja) * | 2010-03-09 | 2011-09-22 | Panasonic Corp | モジュール |
JP2012019091A (ja) * | 2010-07-08 | 2012-01-26 | Sony Corp | モジュールおよび携帯端末 |
WO2012101920A1 (ja) * | 2011-01-27 | 2012-08-02 | 株式会社村田製作所 | 回路モジュール及びその製造方法 |
-
2013
- 2013-08-19 JP JP2013169426A patent/JP5622906B1/ja active Active
- 2013-12-11 US US14/103,601 patent/US20150043172A1/en not_active Abandoned
-
2014
- 2014-05-30 JP JP2014112605A patent/JP2015057815A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62154697U (ja) * | 1986-03-20 | 1987-10-01 | ||
JP2004303752A (ja) * | 2003-03-28 | 2004-10-28 | Mitsubishi Electric Corp | 半導体装置、および光送受信器 |
JP2012256842A (ja) * | 2011-05-13 | 2012-12-27 | Sharp Corp | 半導体モジュールの製造方法及び半導体モジュール |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018088460A (ja) * | 2016-11-28 | 2018-06-07 | 株式会社村田製作所 | シールド層を有するモジュール |
US11291108B2 (en) | 2017-03-31 | 2022-03-29 | Murata Manufacturing Co., Ltd. | Radio-frequency module with shield wall |
JP2019080029A (ja) * | 2017-10-19 | 2019-05-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 半導体パッケージ |
US10756023B2 (en) | 2017-10-19 | 2020-08-25 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
JP5622906B1 (ja) | 2014-11-12 |
US20150043172A1 (en) | 2015-02-12 |
JP2015057803A (ja) | 2015-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5622906B1 (ja) | 回路モジュールの製造方法 | |
JP5517378B1 (ja) | 回路モジュール | |
JP5756500B2 (ja) | 回路モジュール | |
JP5517379B1 (ja) | 回路モジュール | |
JP5576543B1 (ja) | 回路モジュール | |
US9455209B2 (en) | Circuit module and production method therefor | |
CN110073488B (zh) | 模块 | |
US9230924B2 (en) | Method of producing semiconductor module and semiconductor module | |
JP5466785B1 (ja) | 回路モジュール及びその製造方法 | |
TWI483375B (zh) | 半導體裝置 | |
US20130271928A1 (en) | Circuit module and method of manufacturing the same | |
JP5576542B1 (ja) | 回路モジュール及び回路モジュールの製造方法 | |
US9018039B2 (en) | Circuit module and method of producing circuit module | |
JP2016072411A (ja) | 回路モジュール及びその製造方法 | |
US20150062835A1 (en) | Circuit module | |
JPWO2015194435A1 (ja) | 回路モジュール及びその製造方法 | |
CN114220795B (zh) | Sip封装组件及其封装方法、制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150303 |