JP2015050440A - プラズマ処理方法 - Google Patents

プラズマ処理方法 Download PDF

Info

Publication number
JP2015050440A
JP2015050440A JP2013183508A JP2013183508A JP2015050440A JP 2015050440 A JP2015050440 A JP 2015050440A JP 2013183508 A JP2013183508 A JP 2013183508A JP 2013183508 A JP2013183508 A JP 2013183508A JP 2015050440 A JP2015050440 A JP 2015050440A
Authority
JP
Japan
Prior art keywords
gas
trench
processing method
plasma processing
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013183508A
Other languages
English (en)
Other versions
JP6095528B2 (ja
Inventor
益法 石原
Masunori Ishihara
益法 石原
石村 裕昭
Hiroaki Ishimura
裕昭 石村
敏明 西田
Toshiaki Nishida
敏明 西田
亨 伊東
Toru Ito
亨 伊東
尚裕 川本
Naohiro Kawamoto
尚裕 川本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2013183508A priority Critical patent/JP6095528B2/ja
Publication of JP2015050440A publication Critical patent/JP2015050440A/ja
Application granted granted Critical
Publication of JP6095528B2 publication Critical patent/JP6095528B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

【課題】シリコン基板に形成されるトレンチの幅が20nm以下のパターン密部において、疎密マイクロローディングを低減できるプラズマ処理方法を提供する。
【解決手段】第1の工程と、第2の工程と、第3の工程とを複数回繰り返すことにより、所定の深さのトレンチ208をシリコン基板201に形成する。第1の工程では、20nm以下のトレンチパターンが形成されたハードマスク202を用いて、時間変調された高周波電力を印加しながら、シリコン基板201をClガスを用いてエッチングする。時間変調された高周波電極のOFF時間は5ms以上とする。第2の工程では、第1の工程で形成されたトレンチの側面に堆積した堆積物を、CFガスとArガスとの混合ガスを用いて除去する。第3の工程では、第2の工程において堆積物が除去されたトレンチの側面および底面を、OガスとArガスとの混合ガスを用いて酸化する。
【選択図】図6

Description

本発明は、プラズマ処理方法に関する。
本技術分野の背景技術として、特開2007−235136号公報(特許文献1)がある。この公報には、側面パッシベーションが、酸化パッシベーション層をエッチング層の側面および/または底面に選択的に形成することによって管理される技法が記載されている。
また、本技術分野の背景技術として、特開2010−118549号公報(特許文献2)がある。この公報には、交流バイアス電力の載置台への供給と停止とを交互に繰り返し、交流バイアス電力を供給する期間と交流バイアス電力を停止する期間との合計期間に対する交流バイアス電力を供給する期間の比が0.1以上0.5以下になるように、交流バイアス電力を制御するプラズマエッチング方法が記載されている。
特開2007−235136号公報 特開2010−118549号公報
近年、半導体装置の製造分野においては、素子分離技術として浅溝分離(Shallow Trench Isolation:以下STIと略称する)が用いられており、STIでは、例えば異方性エッチングによりシリコン基板にトレンチ(エッチング溝とも言う)が形成される。
ところで、シリコン基板には、トレンチの幅が比較的狭く、かつトレンチが比較的密に設けられている領域(以下、パターン密部と略称する)と、トレンチの幅が比較的広く、かつトレンチが比較的疎に設けられている領域(以下、パターン疎部と略称する)とが形成される。そして、エッチングによるシリコン基板にトレンチを形成する工程では、パターン密部およびパターン疎部においてトレンチの深さおよび形状が同じとなるように加工することが不可欠である。しかし、トレンチの幅が20nm以下のパターン密部では、疎密マイクロローディングが発生して、所望するトレンチの深さおよび形状が得られないという問題がある。
そこで、本発明は、シリコン基板に形成されるトレンチの幅が20nm以下のパターン密部において、疎密マイクロローディングを低減できるプラズマ処理方法を提供する。
上記課題を解決するために、本発明は、第1の工程と、第2の工程と、第3の工程とを複数回繰り返すことにより、所定の深さのトレンチをシリコン基板に形成する。第1の工程では、20nm以下のトレンチパターンが形成されたマスクを用いて、時間変調された高周波電力を印加しながら、シリコン基板を塩素を含有するガスを用いてエッチングする。時間変調された高周波電極のOFF時間は5ms以上とする。第2の工程では、第1の工程で形成されたトレンチの側面に堆積した堆積物を、フッ素を含有するガスを用いて除去する。第3の工程では、第2の工程において堆積物が除去されたトレンチの側面および底面を、酸素を含有するガスを用いて酸化する。
本発明によれば、シリコン基板に形成されるトレンチの幅が20nm以下のパターン密部において、疎密マイクロローディングを低減できるプラズマ処理方法を提供することができる。
上記した以外の課題、構成および効果は、以下の実施の形態の説明により明らかにされる。
実施例におけるプラズマエッチング装置の概略図である。 実施例における半導体装置の製造工程を説明する半導体基板の要部断面図である。 図2に続く、半導体装置の製造工程中の図2と同じ箇所の要部断面図である。 図3に続く、半導体装置の製造工程中の図2と同じ箇所の要部断面図である。 図4に続く、半導体装置の製造工程中の図2と同じ箇所の要部断面図である。 図5に続く、半導体装置の製造工程中の図2と同じ箇所の要部断面図である。 (a)は、第2の工程における高周波電力と疎密マイクロローディングとの関係を示すグラフ図であり、(b)は、第2の工程における高周波電力とライン寸法との関係を示すグラフ図である。 (a)は、第1の工程における時間変調された間欠的な高周波電力のOFF時間と疎密マイクロローディングとの関係を示すグラフ図であり、(b)は、第1の工程における時間変調された間欠的な高周波電力のOFF時間とライン寸法との関係を示すグラフ図である。 比較例における半導体装置の製造工程を説明する半導体基板の要部断面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Aからなる」、「Aよりなる」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
まず、実施の形態による半導体装置の製造方法がより明確となると思われるため、比較例として、本発明者らによって検討されたSTIのトレンチの形成工程について、図9を用いて詳細に説明する。図9は、比較例における半導体装置の製造工程を説明する半導体基板の要部断面図である。
半導体素子は、例えば約0.7倍のスケーリング則で微細化している。そして、現在の半導体製品に適用されている32nmまたは22nmのデザインルール(設計基準)は、次世代の半導体製品では20nm以下となり、STIのトレンチの幅の縮小がますます進んでいる。
しかしながら、パターン密部のトレンチの幅が20nm以下のSTIでは、以下に説明する種々の技術的課題が存在する。すなわち、図9に示すように、シリコン基板201のエッチングにおいて、シリコン基板201をエッチングする工程の途中でも、微量の反応生成物203がシリコン基板201およびハードマスク202の側面に堆積して、トレンチ208の幅がより狭まる、またはトレンチ208が塞がった状態となる。このため、エッチングの進行が困難となる。また、トレンチ208の幅が狭いため、トレンチ208の底面付近に堆積している反応生成物は、特に除去し難い。そのため、トレンチ208の深さの差である疎密マイクロローディングが大きくなる。
エッチングの条件を制御して反応生成物を減らす、または次の工程で過度の反応生成物を除去することにより、パターン密部のエッチングを進行させることはできる。しかし、このような場合、疎密マイクロローディングを小さくすることはできるが、トレンチの側面保護が不十分であるため、隣り合うトレンチの間のライン寸法が規定のライン寸法より小さくなったり、トレンチがサイドエッチ形状になったりする問題が発生する。すなわち、疎密マイクロローディングの低減と、ライン寸法の変動およびトレンチの異常形状の防止と、の両立が課題となっている。
実施例におけるプラズマエッチング装置を図1を用いて説明する。図1は、実施例におけるプラズマエッチング装置の概略図である。
図1に示すように、真空容器101の上部に、真空容器101内に処理ガスを導入するためのシャワープレート104(例えば石英製)、および誘電体窓105(例えば石英製)を設置し、これらを密封することにより処理室106が構成されている。シャワープレート104には処理ガスを流すためのガス供給装置107が接続されている。また、真空容器101には真空排気口108を介して真空排気装置(図示は省略)が接続されている。
プラズマを生成するための電力を処理室106に伝送するため、誘電体窓105の上方には電磁波を伝送する導波管109を設けている。導波管109へ伝送される電磁波(プラズマ生成用高周波)は電磁波発生用電源103から発振させる。電磁波の周波数は特に限定されないが、本実施例では2.45GHzのマイクロ波(プラズマ生成用高周波)を使用する。処理室106の外周部には、磁場を形成する磁場発生用コイル110が設けてあり、電磁波発生用電源103から発振された電力(本実施例では、マイクロ波パワー)は、形成された磁場との相互作用により、処理室106内に高密度プラズマを生成する。
また、シャワープレート104に対向して真空容器101の下部にはウェハ載置用電極102を設けている。ウェハ載置用電極102は電極表面が溶射膜(図示は省略)で被覆されており、高周波フィルタ114を介して直流電源115が接続されている。さらに、ウェハ載置用電源102には、マッチング回路112を介してバイアス用高周波電源である高周波電源113が接続されている。ウェハ載置用電極102には、温度調節器(図示は省略)も接続されている。
処理室106内に搬送された試料であるウェハ111は、直流電源115から印加される直流電圧の静電気力でウェハ載置用電極102上に吸着され、さらに温度調節される。ガス供給装置107によって真空容器101内へ所望の処理ガスを供給した後、真空容器101内を所定の圧力とし、処理室106内にプラズマを発生させる。ウェハ載置用電極102に接続された高周波電源113から高周波電力を印加することにより、プラズマからウェハへイオンを引き込み、ウェハ111がプラズマ処理される。また、高周波電源113は、パルス発振器を備えるため、ウェハ載置用電極102に時間変調された間欠的な高周波電力、または連続的な同一の高周波電力を印加することができる。
次に、実施例における前述のプラズマエッチング装置を用いたプラズマ処理方法について図2〜図8を用いて説明する。図2〜図6は、実施例における半導体基板の製造工程を説明する半導体基板の要部断面図である。図7(a)および(b)はそれぞれ、第2の工程における高周波電力と疎密マイクロローディングとの関係を示すグラフ図、および第2の工程における高周波電力とライン寸法との関係を示すグラフ図である。図8(a)および(b)はそれぞれ、第1の工程における時間変調された間欠的な高周波電力のOFF時間と疎密マイクロローディングとの関係を示すグラフ図、および第1の工程における時間変調された間欠的な高周波電力のOFF時間とライン寸法との関係を示すグラフ図である。
本実施例では、プラズマエッチング装置を用いてシリコン基板に深さが240nmのトレンチを形成するが、このトレンチの形成に、3つの工程を複数回繰り返すプラズマ処理方法を用いることを特徴とする。表1に、本実施例におけるプラズマ処理方法の処理条件の一例をまとめる。
Figure 2015050440
まず、図2に示すように、シリコン基板201を準備し、シリコン基板201上に所定の形状にパターニングされたハードマスク202を形成する。パターン密部における隣り合うハードマスク202の間隔は20nm以下、例えば10nm程度である。
次に、図3に示すように、第1の工程で、ハードマスク202を用いたエッチングにより、シリコン基板201にトレンチ208を形成する。処理条件として、Clガスを用い、Clガスの流量を400mL/min以上、圧力を1.0Pa以下とした。これは、良好な疎密マイクロローディングが得られ、ウェハの中心部と外周部において、トレンチ208の深さが同じになるようにするためである。代表的には、Clガスの流量を420mL/min、圧力を0.65Paとした。
ここで、マイクロ波パワー1100Wでプラズマを生成し、電力値350W、デューティー比35%の時間変調された間欠的な高周波電力を高周波電源から印加しながら、シリコン基板201をエッチングする。なお、デューティー比は、時間変調された間欠的な高周波電力のON時間をTon、OFF時間をToffとした場合、デューティー比=Ton/(Ton+Toff)で表される。
エッチング中は、反応生成物203がトレンチ208の内壁(側面および底面)およびハードマスク202の側面に堆積するため、パターン密部では、微量の反応生成物203でも、トレンチ208の狭まりおよび塞がりが発生する。そこで、本実施例では、第1の工程のエッチング時間を長くしすぎて、エッチング中にトレンチ208の塞がりが発生しないように、トレンチ208の深さが、例えば20nm程度、反応生成物203の厚さが、例えば1nm程度になるように、エッチング時間は6秒に設定した。
次に、図4に示すように、第2の工程で、反応生成物203を除去する。これにより、反応生成物203の堆積によってトレンチ208の狭まりおよび塞がりを防止する。処理条件として、CFガスとArガスとを混合したガスを用い、CFガスの流量を10mL/min、Arガスの流量を50mL/minとした。さらに、圧力を0.6Paとした。マイクロ波パワー600Wでプラズマを生成し、電力値50Wの連続的な高周波電力を高周波電源から印加しながら、反応生成物203をエッチングする。エッチング時間は2秒に設定した。
次に、図5に示すように、第3の工程で、ハードマスク202の側面および上面、ならびにトレンチ208の内壁(側面および底面)に酸化部分204を形成する。この酸化部分204を設けることによって、次の工程でシリコン基板201をさらに深さ方向にエッチングする際、ハードマスク202の側面およびトレンチ208の側面のエッチングを防ぐことができるので、ライン寸法の変動およびトレンチの異常形状を抑制することができる。
処理条件として、OガスとArガスとHeガスとを混合したガスを用い、Oガスの流量を200mL/min、Arガスの流量を300mL/min、Heガスの流量を300mL/minとした。さらに、圧力を6.0Paとした。マイクロ波パワー700Wでプラズマを生成し、高周波電力を印加せず、プラズマ処理をした。酸化部分204は、反応生成物203に比べて厚さが薄いため、パターン密部のトレンチ208の幅を広く保った状態でトレンチ208の側面を保護することができる。また、第3の工程の処理時間が長すぎるとパターン密部のトレンチ208の底面が過剰に酸化されて、次の工程でシリコン基板201をさらに深さ方向にエッチングする際、エッチングが阻害される。このため、パターン密部のトレンチ208の底面のエッチングが阻害されない範囲として、処理時間は10秒に設定した。
本実施例では、前述の表1に示す処理条件で、前述の図3(第1の工程)、前述の図4(第2の工程)、および前述の図5(第3の工程)を用いて説明した3つの工程を12回(全36工程)繰り返す。これにより、図6に示すように、パターン密部に深さが240nmのトレンチ208を形成する。
ここで、パターン密部のトレンチ208の深さが240nmの場合において、パターン密部のトレンチ208の深さ205と、パターン疎部のトレンチ208の深さ206との差である疎密マイクロローディングを低減する必要がある。
図7(a)は、パターン密部のトレンチの深さを240nmにするために、前述の表1に示した3つの工程を12回繰り返した場合において、第2の工程における高周波電力と疎密マイクロローディングとの関係を示すグラフ図である。図7(b)は、パターン密部のトレンチの深さを240nmにするために、前述の表1に示した3つの工程を12回繰り返した場合において、第2の工程における高周波電力とライン寸法との関係を示すグラフ図である。ここで、ライン寸法とは、例えば前述の図6に示すライン寸法207である。
図7(a)に示すように、高周波電力を印加しない場合は、疎密マイクロローディングは100.5nmである。これに対して、50W以上の高周波電力を印加した場合は、疎密マイクロローディングは79.6〜81.7nmであり、高周波電力を印加しない場合よりも10nm以上小さくなった。また、図7(b)に示すように、高周波電力を印加しても、ライン寸法は16.1〜16.3nmであり、変化していないことが分かる。
ライン寸法は変化していないことから、第2の工程において高周波電力を印加することにより、トレンチの側面の反応生成物の除去効果を変えずに、トレンチの底面の反応生成物が完全に除去されて、第1の工程におけるパターン密部のエッチングが進行しやすくなったためであると考えられる。
また、本実施例では、1回の繰り返しで約1nmの厚さの反応生成物が付着することが分かっている。そこで、反応生成物に近い性質のSiO膜を成膜したウェハを用いて削れ量を0.88nmとして、反応生成物が約1nmエッチングされるように高周波電力を50Wと設定した。
高周波電力を印加せずに、エッチング時間を延長する方法も考えられる。しかし、この方法では、トレンチの底面の反応生成物の除去は困難であることから、トレンチの底面の反応生成物を除去している間に、トレンチの側面の反応生成物が除去され、さらにシリコン基板までエッチングされて、ライン寸法の減少およびトレンチの形状異常が発生する。従って、短時間でトレンチの底面の反応生成物を完全に除去できるだけの高周波電力を印加する方法が有効である。
図8(a)は、パターン密部のトレンチの深さを240nmにするために、前述の表1に示した3つの工程を12回繰り返した場合において、第1の工程における時間変調された間欠的な高周波電力のOFF時間と疎密マイクロローディングとの関係を示すグラフ図である。図8(b)は、パターン密部のトレンチの深さを240nmにするために、前述の表1に示した3つの工程を12回繰り返した場合において、第1の工程における時間変調された間欠的な高周波電力のOFF時間とライン寸法との関係を示すグラフ図である。ここで、ライン寸法とは、例えば前述の図6に示すライン寸法207である。
図8(a)に示すように、OFF時間が0.32〜3.2msの範囲で、疎密マイクロローディングは79.3〜83.3nmである、これに対して、OFF時間が5ms以上では、疎密マイクロローディングは50.0〜56.7nmである。また、図8(b)に示すように、OFF時間を変化させても、ライン寸法は16.1〜16.5nmであり、変化していないことが分かる。
これは、OFF時間ではエッチングが進行しないことに起因する。すなわち、OFF時間が長くなることにより反応生成物の増加が抑えられ、また、排気が促進されることによりウェハに再付着する前に反応生成物は排気されるので、第1の工程のエッチング中、パターン密部のトレンチが狭まりにくくなり、狭い幅のトレンチでもエッチングが可能になったためである。また、OFF時間を長くすることで、第1の工程のエッチング中に堆積する反応生成物を減らしたにも関わらず、ライン寸法が小さくならないのは、第3の工程の効果によりトレンチの側面が十分酸化されて、保護できたためである。
このように、第1の工程のエッチング中の反応生成物を減らす方法、第2の工程のエッチング後の反応生成物を除去する方法、および第3の工程の反応生成物が除去され露出したトレンチの側面を保護する方法により、パターン密部のライン寸法の変動およびトレンチの異常形状を抑制して、疎密マイクロローディングの低減を実現することができる。
なお、本実施例の最終形態としてライン寸法をさらに太くする必要があった。本実施例で使用したシリコン基板には、エッチングする前からハードマスク形成時に5nm程度のシリコン削れが観察され、その削れ部分の僅かな側面を保護するために第3の工程から処理を開始した。そして、第1の工程、第2の工程の順に12回繰り返して処理し、さらに、処理開始時の第3の工程に連続的な高周波電力を50W印加し、酸化を促進させることで、ライン寸法は目標とした18nmとなり、疎密マイクロローディングは48nmとなった。このことから、第3の工程、第1の工程、第2の工程の順の繰り返し、および第2の工程、第3の工程、第1の工程の順の繰り返しでもよく、本実施例と同様な効果が得られる。
また、本実施例の第1の工程では、Clガスを用いたが、ClガスにO、N、HBr、Ar、Heの1つまたは2つ以上を混合させた混合ガスを用いてもよく、本実施例と同様の効果が得られる。
また、本実施例の第2の工程では、連続的な高周波電力を印加したが、時間変調された間欠的な高周波電力を印加してもよく、本実施例と同様の効果が得られる。
また、本実施例の第2の工程では、反応生成物を除去するガスとして、CFとArとの混合ガスを用いたが、CF、CHF、C、CH、NF、SFのいずれか1つを含む単体ガス、またはCF、CHF、C、CH、NF、SFの2つ以上を混合させた混合ガスを用いてもよく、本実施例と同様の効果が得られる。
また、本実施例の第3の工程では、OとArとHeとの混合ガスを用いたが、Oの単体ガス、OとArとの混合ガス、またはOとHeとの混合ガスを用いてもよく、本実施例と同様の効果が得られる。
また、本実施例の第3の工程では、高周波電力を印加しなかったが、高周波電力を印加してもよく、本実施例と同様の効果が得られる。
なお、プラズマエッチング処理装置としては、マイクロ波プラズマエッチング装置、誘導結合型プラズマエッチング装置、ヘリコン波プラズマエッチング装置、2周波励起平行平板型プラズマエッチング装置などが採用される。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
101 真空容器
102 ウェハ載置用電極
103 電磁波発生用電源
104 シャワープレート
105 誘電体窓
106 処理室
107 ガス供給装置
108 真空排気口
109 導波管
110 磁場発生用コイル
111 ウェハ
112 マッチング回路
113 高周波電源
114 高周波フィルタ
115 直流電源
201 シリコン基板
202 ハードマスク
203 反応生成物
204 酸化部分
205 パターン密部のトレンチの深さ
206 パターン疎部のトレンチの深さ
207 ライン寸法
208 トレンチ

Claims (5)

  1. 20nm以下の幅を有するトレンチパターンが形成されたマスクを用いて、シリコン基板をプラズマエッチングすることにより、前記シリコン基板に第1トレンチを形成するプラズマ処理方法であって、
    (a)塩素を含有するガスを用いて、時間変調された高周波電力を印加しながら、前記シリコン基板をエッチングする第1の工程、
    (b)前記第1の工程において形成された第2トレンチの側面および底面に堆積した堆積物を、フッ素を含有するガスを用いて除去する第2の工程、
    (c)前記第2の工程において前記堆積物が除去された前記第2トレンチの側面および底面を、酸素を含有するガスを用いて酸化する第3の工程、
    を有し、
    前記第1の工程乃至前記第3の工程を繰り返すことにより、前記第1トレンチを形成し、
    前記時間変調された高周波電力のOFF時間は5ms以上とする、プラズマ処理方法。
  2. 請求項1記載のプラズマ処理方法において、
    前記フッ素を含有するガスは、四フッ化メタンガスであり、
    前記第1の工程の処理時間は、前記第2の工程の処理時間より長く、前記第3の工程の処理時間より短い、プラズマ処理方法。
  3. 請求項1記載のプラズマ処理方法において、
    前記第3の工程では、高周波電力を印加する、プラズマ処理方法。
  4. 請求項1〜3のいずれか1項に記載のプラズマ処理方法において、
    前記第1の工程の全ガス流量に対する前記第1の工程の圧力は、前記第2の工程の全ガス流量に対する前記第2の工程の圧力および前記第3の工程の全ガス流量に対する前記第3の工程の圧力よりも低い、プラズマ処理方法。
  5. 請求項1〜4のいずれか1項に記載のプラズマ処理方法において、
    前記第1の工程に用いられるガスは、塩素ガスであり、
    前記第2の工程に用いられるガスは、四フッ化メタンガスとアルゴンガスとの混合ガスであり、
    前記第3の工程に用いられるガスは、酸素ガスとアルゴンガスとヘリウムガスとの混合ガスである、プラズマ処理方法。
JP2013183508A 2013-09-04 2013-09-04 プラズマ処理方法 Active JP6095528B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013183508A JP6095528B2 (ja) 2013-09-04 2013-09-04 プラズマ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013183508A JP6095528B2 (ja) 2013-09-04 2013-09-04 プラズマ処理方法

Publications (2)

Publication Number Publication Date
JP2015050440A true JP2015050440A (ja) 2015-03-16
JP6095528B2 JP6095528B2 (ja) 2017-03-15

Family

ID=52700167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013183508A Active JP6095528B2 (ja) 2013-09-04 2013-09-04 プラズマ処理方法

Country Status (1)

Country Link
JP (1) JP6095528B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020100338A1 (ja) * 2019-06-21 2020-05-22 株式会社日立ハイテク プラズマ処理方法
CN111261514A (zh) * 2018-11-30 2020-06-09 东京毅力科创株式会社 基片处理方法
CN111326395A (zh) * 2018-12-14 2020-06-23 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
JP2021504972A (ja) * 2017-11-21 2021-02-15 ラム リサーチ コーポレーションLam Research Corporation 単一プラズマチャンバにおける、限界寸法制御のための原子層堆積及びエッチング
JP2021507540A (ja) * 2017-12-22 2021-02-22 日本テキサス・インスツルメンツ合同会社 シャロートレンチアイソレーションにおけるコーン形成を低減するための選択的エッチング
JP2022044696A (ja) * 2019-06-26 2022-03-17 株式会社日立ハイテク プラズマ処理方法
WO2024023877A1 (ja) * 2022-07-25 2024-02-01 株式会社日立ハイテク プラズマ処理方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265132A (ja) * 1988-08-30 1990-03-05 Sony Corp ドライエッチング方法
WO1998033362A1 (fr) * 1997-01-29 1998-07-30 Tadahiro Ohmi Dispositif a plasma
JPH11168090A (ja) * 1997-12-02 1999-06-22 Tadahiro Omi 半導体製造方法
JP2007235136A (ja) * 2006-02-27 2007-09-13 Applied Materials Inc 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
JP2010118549A (ja) * 2008-11-13 2010-05-27 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
JP2012169390A (ja) * 2011-02-14 2012-09-06 Hitachi High-Technologies Corp プラズマ処理方法
JP2013131587A (ja) * 2011-12-21 2013-07-04 Hitachi High-Technologies Corp プラズマ処理方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265132A (ja) * 1988-08-30 1990-03-05 Sony Corp ドライエッチング方法
WO1998033362A1 (fr) * 1997-01-29 1998-07-30 Tadahiro Ohmi Dispositif a plasma
JPH11168090A (ja) * 1997-12-02 1999-06-22 Tadahiro Omi 半導体製造方法
JP2007235136A (ja) * 2006-02-27 2007-09-13 Applied Materials Inc 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
JP2010118549A (ja) * 2008-11-13 2010-05-27 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
JP2012169390A (ja) * 2011-02-14 2012-09-06 Hitachi High-Technologies Corp プラズマ処理方法
JP2013131587A (ja) * 2011-12-21 2013-07-04 Hitachi High-Technologies Corp プラズマ処理方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7097983B2 (ja) 2017-11-21 2022-07-08 ラム リサーチ コーポレーション 単一プラズマチャンバにおける、限界寸法制御のための原子層堆積及びエッチング
JP7246547B2 (ja) 2017-11-21 2023-03-27 ラム リサーチ コーポレーション 単一プラズマチャンバにおける、限界寸法制御のための原子層堆積及びエッチング
JP2021504972A (ja) * 2017-11-21 2021-02-15 ラム リサーチ コーポレーションLam Research Corporation 単一プラズマチャンバにおける、限界寸法制御のための原子層堆積及びエッチング
JP2022092006A (ja) * 2017-11-21 2022-06-21 ラム リサーチ コーポレーション 単一プラズマチャンバにおける、限界寸法制御のための原子層堆積及びエッチング
JP7219528B2 (ja) 2017-12-22 2023-02-08 テキサス インスツルメンツ インコーポレイテッド シャロートレンチアイソレーションにおけるコーン形成を低減するための選択的エッチング
JP2021507540A (ja) * 2017-12-22 2021-02-22 日本テキサス・インスツルメンツ合同会社 シャロートレンチアイソレーションにおけるコーン形成を低減するための選択的エッチング
CN111261514A (zh) * 2018-11-30 2020-06-09 东京毅力科创株式会社 基片处理方法
CN111326395A (zh) * 2018-12-14 2020-06-23 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
KR102447235B1 (ko) * 2019-06-21 2022-09-27 주식회사 히타치하이테크 플라스마 처리 방법
US11373875B2 (en) 2019-06-21 2022-06-28 Hitachi High-Tech Corporation Plasma processing method
CN112424912A (zh) * 2019-06-21 2021-02-26 株式会社日立高新技术 等离子处理方法
WO2020100338A1 (ja) * 2019-06-21 2020-05-22 株式会社日立ハイテク プラズマ処理方法
JPWO2020100338A1 (ja) * 2019-06-21 2021-02-15 株式会社日立ハイテク プラズマ処理方法
KR20200145823A (ko) 2019-06-21 2020-12-30 주식회사 히타치하이테크 플라스마 처리 방법
JP7000568B2 (ja) 2019-06-21 2022-01-19 株式会社日立ハイテク プラズマ処理方法
CN112424912B (zh) * 2019-06-21 2024-01-05 株式会社日立高新技术 等离子处理方法
JP2022044696A (ja) * 2019-06-26 2022-03-17 株式会社日立ハイテク プラズマ処理方法
JP7519549B2 (ja) 2022-07-25 2024-07-19 株式会社日立ハイテク プラズマ処理方法
WO2024023877A1 (ja) * 2022-07-25 2024-02-01 株式会社日立ハイテク プラズマ処理方法

Also Published As

Publication number Publication date
JP6095528B2 (ja) 2017-03-15

Similar Documents

Publication Publication Date Title
JP6095528B2 (ja) プラズマ処理方法
JP6138653B2 (ja) ドライエッチング方法
KR101312473B1 (ko) 플라즈마 처리 방법
JP5802454B2 (ja) プラズマ処理方法
JP2007035860A (ja) 半導体装置の製造方法
TWI555080B (zh) Dry etching method
JP2012015343A (ja) プラズマエッチング方法
US11398386B2 (en) Plasma etch processes
JP2016119344A (ja) プラズマ処理方法
CN112424912B (zh) 等离子处理方法
JP6579786B2 (ja) プラズマエッチング方法
JP5525319B2 (ja) エッチング方法およびエッチング装置
JP2012169390A (ja) プラズマ処理方法
JP6334296B2 (ja) プラズマ処理方法
JP5774356B2 (ja) プラズマ処理方法
JP2015088696A (ja) プラズマ処理方法
JP6113608B2 (ja) プラズマエッチング方法
WO2024043139A1 (ja) エッチング方法及びプラズマ処理装置
JP7519549B2 (ja) プラズマ処理方法
WO2023209812A1 (ja) プラズマ処理方法
WO2023233673A1 (ja) エッチング方法及びプラズマ処理装置
CN112437973A (zh) 等离子处理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170214

R150 Certificate of patent or registration of utility model

Ref document number: 6095528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350