JP2012015343A - プラズマエッチング方法 - Google Patents
プラズマエッチング方法 Download PDFInfo
- Publication number
- JP2012015343A JP2012015343A JP2010150710A JP2010150710A JP2012015343A JP 2012015343 A JP2012015343 A JP 2012015343A JP 2010150710 A JP2010150710 A JP 2010150710A JP 2010150710 A JP2010150710 A JP 2010150710A JP 2012015343 A JP2012015343 A JP 2012015343A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- plasma etching
- pattern
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000001020 plasma etching Methods 0.000 title claims abstract description 27
- 230000001681 protective effect Effects 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims description 43
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 22
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 37
- 239000007795 chemical reaction product Substances 0.000 description 20
- 230000000694 effects Effects 0.000 description 14
- 230000008569 process Effects 0.000 description 9
- 229910052799 carbon Inorganic materials 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 6
- 230000007261 regionalization Effects 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】多層レジストマスクを用いたシリコン酸化膜等のプラズマエッチング後にパターンの倒壊等により発生するラインウィグリングやストライエーションを防止，抑制することを課題とする。
【解決手段】本発明は、多層レジストマスクを用いて、被エッチング膜をプラズマエッチングするプラズマエッチング方法において、前記多層レジストマスクは、上層レジストと無機膜系中間膜と下層レジストを含み、前記下層レジストの側壁に側壁保護膜を形成する側壁保護膜形成工程を有することを特徴とするプラズマエッチング方法である。
【選択図】 図３
【解決手段】本発明は、多層レジストマスクを用いて、被エッチング膜をプラズマエッチングするプラズマエッチング方法において、前記多層レジストマスクは、上層レジストと無機膜系中間膜と下層レジストを含み、前記下層レジストの側壁に側壁保護膜を形成する側壁保護膜形成工程を有することを特徴とするプラズマエッチング方法である。
【選択図】 図３
Description
本発明は、プラズマを用いて被処理基板をプラズマエッチング方法に関わるものであり、特に微細加工を目的とした多層レジストマスクを用いたプラズマエッチング方法に関する。
近年、半導体集積回路は微細化が進み、多層レジストマスクを用いたプラズマエッチングが主流である。多層レジストマスクは通常、上層レジスト膜，無機系中間膜，下層レジスト膜の３層構造あるいは上層レジスト，下層レジストの２層構造から成るため、単層のＡｒＦレジストマスクに比べてドライエッチングによる加工工程が複雑になり、高い加工技術が必要である。
また、多層レジストマスクでの更なる微細化が求められ、多層レジストマスクの上層レジストマスクにスリミング技術を適用した微細化の方法や、中間膜にスリミング技術を適用した微細化の方法が用いられている。
多層レジストマスクを用いたスリミングの技術により更なる微細化を行う場合、上層レジスト膜または下層レジスト膜に発生したパターン損傷もしくは変形により、図４に示すような被エッチング膜に前記パターン損傷や変形が転写し、加工パターン形状に損傷や変形が発生する。この損傷や変形はラインウィグリング（Line-wiggling）やストライエーション（striation）と呼ばれる。
ラインウィグリングやストライエーションの防止としては、特許文献１にレジストパターン作成後、シリコン酸化膜をレジストパターンの上に薄く成膜してから加工する技術が提案されている。しかし、この従来技術では、工程数が増加し、更に加工の難易度が高くなる。
また、上層レジスト膜または無機系中間膜において加工寸法を細くするほど、無機系中間膜直下の有機膜である下層レジスト膜をエッチングした後のアスペクト比（縦高さと横寸法の比）が増大し、下層レジスト膜をエッチングしている間、もしくは下層レジスト膜をマスクとして被エッチング膜をエッチングしている間にパターン倒壊などのパターン損傷が発生する。パターン損傷が発生すると、被エッチング膜に転写され、加工パターン形状が損傷するラインウィグリングやストライエーションが発生する。このラインウィグリングやストライエーションを引き起こすパターン倒壊が発生するメカニズムとしては、いつかの要因が考えられている。下層レジスト膜，被エッチング膜を問わず、エッチングしている間の真空処理室内のプラズマガスを排気する際の影響や、被エッチング膜をエッチングしている間の下層レジスト膜側壁の両側に不均一に付着する反応生成物による応力の影響が挙げられる。上記影響により、過多に反応生成物が発生するプラズマを用いた場合や力学的に下層レジスト膜材質強度がより脆弱になる場合にパターン倒壊が発生する。
多層レジストマスクを用いたシリコン酸化膜等の絶縁膜をエッチングにおいて、上述のパターン倒壊が発生する。一般的に、シリコン酸化膜などの絶縁膜エッチングでは、堆積性の高いフルオロロカーボンガスを主体としたプラズマを用い、高エネルギーのイオンを入射して絶縁膜をエッチングしている。このように絶縁膜をエッチングする場合、高い堆積性と高エネルギーのイオンによる影響で、反応生成物のパターン側壁両側への堆積の不均一性が顕著となるため、上記の絶縁膜エッチング用のプラズマが下層レジスト膜に対して高選択比を有する場合や高アスペクト比のマスクパターンではラインウィグリングやストライエーションの発生が顕著となる。該ラインウィグリングやストリエーション発生の防止や抑制の方法としては、下層レジスト膜の強度を増加するために下層レジスト膜の材質変更が効果的である。また、多層レジストマスクを用いた絶縁膜エッチングの場合、絶縁膜エッチングのプラズマの堆積性を低く抑えること、イオン入射時のエネルギーを低下させること、排気による影響低下のために排気速度を低下させる方法が挙げられるが、パターン加工後に所望のパターン形状とは異なる加工形状となる等、多層レジストマスクを用いたドライエッチングにおけるラインウィグリングやストライエーション発生防止または抑制の効果的な解決方法が現状、見あたらない。
このため、本発明は、多層レジストマスクを用いたドライエッチングにおけるラインウィグリングやストライエーション発生防止または抑制するドライエッチング方法を提供することを目的とする。
本発明は、多層レジストマスクを用いて、被エッチング膜をプラズマエッチングするプラズマエッチング方法において、前記多層レジストマスクは、上層レジストと無機膜系中間膜と下層レジストを含み、前記下層レジストの側壁に側壁保護膜を形成する側壁保護膜形成工程を有することを特徴とするプラズマエッチング方法である。
本発明により、多層レジストマスクを用いた被処理基板のドライエッチングにおいて、加工パターンの倒壊を防止、あるいは抑制できる。このため、ラインウィグリングやストライエーション発生防止または抑制が可能となる。
以下、本発明の各実施例について図１から図３を用いて説明する。
図１は、本発明の実施形態にかかるＵＨＦプラズマエッチング装置の構成を説明する図である。プラズマ源であるＵＨＦ電源（図示せず）から入射されたＵＨＦ（Ultra High Frequency）波はアンテナ１０１，ＵＨＦ透過板１０２を順次通過して真空処理室内に到達した後、真空処理室を取り囲むように配置されたソレノイドコイル１０３が発生する磁界との相互作用により、プロセスガスを伴ってＥＣＲ（Electron cyclotron Resonance；電子サイクロトロン共鳴）が引き起こされ、高密度なプラズマ１０４が真空処理室内に発生する。
プラズマ１０４が真空処理室内に発生した後、被処理基板であるウエハ１０５は静電吸着電源１０６から印加される直流電圧により下部電極１０７に静電吸着される。また、この下部電極１０７は高周波電源１０８により、高周波バイアス電力が印加され、プラズマ１０４中のイオンにウエハ１０５方向側（下向き）へ加速電圧を与えることによりイオンを引き込み、プロセス処理が開始される。
また、下部電極１０７内部には、フッ素系不活性液体が循環しており（図示せず）、プラズマエッチング装置外部に設置された温度調節機構（図示せず）を有する温度制御装置（図示せず）に接続されているため、上記の循環しているフッ素系不活性液体を介して下部電極１０７に載置されたウエハ１０５表面の温度制御が可能である。
また、プラズマエッチング中はドライポンプ，ターボ分子ポンプ及び該ターボ分子ポンプと真空処理室との間にバリアブル・バルブから構成される排気手段により真空処理室内の圧力を所定の圧力に調圧可能である。
［実施例１］
図２〜図３は、上述した図１のようなＵＨＦプラズマエッチング装置を用いて、有機系膜である上層レジスト膜２０１，無機系中間膜２０２，有機系膜である下層レジスト膜２０３からなる多層レジストをマスクとしてシリコン酸化膜２０４をプラズマエッチングした例を示したものである。
図２〜図３は、上述した図１のようなＵＨＦプラズマエッチング装置を用いて、有機系膜である上層レジスト膜２０１，無機系中間膜２０２，有機系膜である下層レジスト膜２０３からなる多層レジストをマスクとしてシリコン酸化膜２０４をプラズマエッチングした例を示したものである。
図２（ａ）は、エッチング前のウエハに成膜された膜の構造を示す。多層レジストは上から順に、リソグラフィ技術により露光されパターニングされた上層レジスト膜２０１と無機系中間膜２０２と上層レジスト膜２０１よりプラズマ耐性が強い下層レジスト膜２０３の３層からなり、多層レジストマスクの下に被エッチング膜であるシリコン酸化膜２０４がシリコン基板２０５上に成膜されている。次に図２（ａ）に示すような多層レジストマスクを用いたシリコン酸化膜２０４のエッチング方法について説明する。先ず、上層レジスト膜２０１をマスクとして、ＳＦ6及びＣＨＦ3からなる混合ガスを用いて無機系中間膜２０２をエッチングする（図２（ｂ））。次に、上層レジスト膜２０１と無機系中間膜２０２をマスクとして、Ｏ2及びＨＢｒ及びＮ2からなる混合ガスを用いて下層レジスト膜２０３をエッチングする（図２（ｃ））。
次に、表１に示すように、ＳｉＣｌ4とＣＨＦ3とＮ2からなる混合ガスを用いたプラズマ処理を行う。
このプラズマ処理により、図３（ａ）に示すように下層レジスト膜２０３の側壁に側壁保護膜２０６が形成される。次に図３（ａ）に示すような側壁保護膜２０６が形成された下層レジスト膜２０３をマスクとして、シリコン酸化膜２０４をフロロカーボン系を含んだ混合ガスを用いてエッチングを行った結果、図３（ｂ），図３（ｃ）に示すようなラインウィグリング（Line-wiggling）やストライエーション（striation）を防止し、異方性の良好なエッチング形状を得ることができた。尚、図３（ｃ）は図３（ｂ）のエッチング形状を上から見た図である。図３（ｂ），図３（ｃ）に示すようなラインウィグリングやストライエーションを防止し、異方性の良好なエッチング形状を得ることができた理由は以下のようなことが考えられる。下層レジスト膜２０３のエッチング後に（図２（ｃ））、表１に示すようなＣＨＦ3とＮ2とＳｉＣｌ4からなる混合ガスのプラズマ処理を行うことにより、Ｎ2ガスからのＮ元素とＣＨＦ3ガスからのＣ元素によるＣxＮyとＣxＦyのようなカーボン系反応生成物に加え、ＳｉＣｌ4ガスからＳｉＣ，ＳｉＮの反応生成物が発生し、この数種類の反応生成物が下層レジスト膜２０３の側壁へ堆積する。下層レジスト膜２０３の側壁に堆積した膜が側壁を保護する膜として作用することにより、下層レジスト膜２０３の強度が増し、反応生成物による応力への耐性が増加したことにより、パターン倒壊を抑制できた。
本実施例での側壁保護膜形成条件は表１に示すように全ガス流量（ＣＨＦ3ガス流量とＮ2ガス流量とＳｉＣｌ4ガス流量の和）に対するＳｉＣｌ4ガス添加の割合を３％程度とし、処理圧力を０.６Ｐａ、ウエハへ印加する高周波バイアス電力を１００Ｗとした。因みに前記３％程度とは、２.７から３.３％のことである。またプラズマ処理時間は２０秒とした。
パターン倒壊を防止することを目的とした場合、ＳｉＣｌ4ガス添加の割合は全ガス流量の１〜５％が望ましい。ＳｉＣｌ4とＣＨＦ3とＮ2からなる混合ガスにより、下層レジスト膜２０３に側壁保護膜を形成する際、エッチングパターンとエッチングパターンの間隔が密に配列されたパターン密部とエッチングパターンとエッチングパターンの間隔が離れて配列されたパターン疎部では側壁保護膜形成の効果が異なる。１％以下では側壁保護膜形成の効果が見えず、５％以上ではパターン密部よりパターン疎部に対する側壁保護膜形成の効果が強いため、パターン疎部とパターン密部の間の疎密エッチング形状差が顕著になるためである。また、エッチング処理を行う際の処理圧力は０.１Ｐａから０.８Ｐａが望ましい。０.１Ｐａ以下では側壁保護膜形成の効果が小さく、０.８Ｐａ以上では上述したようなパターン疎密エッチング形状差が顕著になるためである。また、処理時間については１０秒から６０秒が望ましい。１０秒以下では側壁保護膜形成の不十分によるパターン倒壊を抑制できず、６０秒以上ではパターン疎密エッチング形状差が顕著になるためである。さらに、ウエハへ印加する高周波バイアス電力は０〜２００Ｗが望ましい。２００Ｗ以上だと、マスクの残りが減少したり、シリコン基板２０５の削れが増大するためである。
高周波電源１０８は、４００ｋＨｚの正弦波の高周波電源であるが、本実施例は４００ｋＨｚの高周波バイアス電力を間欠的に印加させるタイムモジュレーションバイアス（以下ＴＭバイアスと略す）を用いても良い。ＴＭバイアスを用いる場合は、表２に示すように、高周波電力を２００Ｗにする。また、ＴＭバイアスのオンの時間をｔ１、ＴＭバイアスのオフの時間をｔ２とした場合、ｔ１／（ｔ１＋ｔ２）であるデューティー比は５０％とする。
ＴＭバイアスを用いた場合は、ＴＭバイアスのオフの時に、マスクやシリコン酸化膜２０４に反応生成物が堆積し易い。このため、マスク残りの向上やシリコン酸化膜２０４の削れ抑制等の効果も得ることができる。
また、本実施例では、電極温度を３０℃で実施したが、電極温度を低温化することにより、さらに側壁保護膜形成の効果が高められる。しかし、電極温度の低温化による反応生成物の堆積性が強まったことにより、エッチング後のエッチング形状の寸法が大きくなる。このため、ＣＨＦ3ガス流量を減少させる等、ＣＨＦ3，Ｎ2，ＳｉＣｌ4のガス流量比を最適化する必要がある。
［実施例２］
本実施例は下層レジスト膜２０３をエッチングした後、ＳｉＣｌ4とＨＢｒからなる混合ガスを用いて下層レジスト膜２０３の側壁に側壁保護膜形成を実施した例である。
本実施例は下層レジスト膜２０３をエッチングした後、ＳｉＣｌ4とＨＢｒからなる混合ガスを用いて下層レジスト膜２０３の側壁に側壁保護膜形成を実施した例である。
下層レジスト膜２０３のパターン形成までは実施例１と同じであるため省略する。
下層レジスト膜２０３のパターン形成後に（図２（ｃ））、表３に示す条件で側壁保護膜を形成した下層レジスト膜２０３をマスクとし、シリコン酸化膜２０４のエッチングを行った結果、パターンが倒壊することなく、ラインウィグリングやストライエーションを防止した異方性の良好なエッチング形状を得ることができた。この効果は以下の理由によるものと考えられる。反応生成物であるＳｉxＢｒyが下層レジスト膜２０３の側壁に堆積するため、下層レジスト膜２０３の強度が増加し、反応生成物による応力への耐性が増加したことで、パターン倒壊を抑制できた。Ｓｉを含む反応生成物であるＳｉxＢｒyはカーボン系反応生成物であるＣxＮyとＣxＦyに比べ側壁保護膜形成の効果が高いため、ＳｉxＢｒyのみで下層レジスト膜２０３の反応生成物による応力への耐性を強めることができたと考える。
ＳｉＣｌ4添加の割合は全ガス流量の１〜１２％が望ましい。１％以下では側壁保護膜形成の効果が見えず、１２％以上ではパターン密部よりパターン疎部に対する側壁保護膜形成の効果が強いため、パターン疎部とパターン密部の間の疎密エッチング形状差が顕著になるためである。処理時間については１０秒から６０秒が望ましい。１０秒以下ではパターン倒壊が抑制できず、６０秒以上ではパターン疎密差が顕著になるためである。プラズマを構成するガスにカーボンを含むフルオロカーボンガスが含まれないため、カーボン系反応生成物であるＣxＮyとＣxＦyが発生し難いため、実施例１と比較して、パターン疎密差が少ないエッチング形状を得ることができる。また、異物源となり得るカーボン系反応生成物が少ないことにより、異物を抑制でき、また、異物除去のためのプラズマクリーニングの頻度を減らすことができる。
［実施例３］
本実施例は下層レジスト膜２０３をエッチングした後、ＳｉＣｌ4とＣＨ2Ｆ2からなる混合ガスを用いて下層レジスト膜２０３の側壁に側壁保護膜形成を実施した例である。下層レジスト膜２０３のパターン形成までは実施例１と同じであるため省略する。
本実施例は下層レジスト膜２０３をエッチングした後、ＳｉＣｌ4とＣＨ2Ｆ2からなる混合ガスを用いて下層レジスト膜２０３の側壁に側壁保護膜形成を実施した例である。下層レジスト膜２０３のパターン形成までは実施例１と同じであるため省略する。
下層レジスト膜２０３のパターン形成後に（図２（ｃ））、表４に示す条件で側壁保護膜を形成した下層レジスト膜２０３をマスクとし、シリコン酸化膜２０４のエッチングを行った結果、パターンが倒壊することなく、ラインウィグリングやストライエーションを防止した異方性の良好なエッチング形状を得ることができた。この効果は以下の理由によるものと考えられる。反応生成物であるＣxＦyとＳｉＣが下層レジスト膜２０３の側壁に堆積するため、下層レジスト膜２０３の強度が増し、反応生成物による応力への耐性が増したことで、パターン倒壊を抑制できたと考える。
ＳｉＣｌ4添加の割合は全ガス流量の１〜１０％が望ましい。１％以下では側壁保護膜形成の効果が見えず、１０％以上ではパターン密部よりパターン疎部に対する側壁保護膜形成の効果が強いため、パターン疎部とパターン密部の間の疎密エッチング形状差が顕著になるためである。処理時間については１０秒から６０秒が望ましい。１０秒以下ではパターン倒壊を抑制できず、６０秒以上ではパターン疎密形状差が顕著になるためである。フルオロロカーボンであるＣＨ2Ｆ2ガスは実施例１で用いたＣＨＦ3ガスに比べ、カーボン系反応生成物ＣxＦyを生成しやすいため、Ｎ2ガスの添加がなくても、実施例１と同様な効果を得ることができる。従って、本実施例は実施例１より少ない混合ガスでパターン倒壊を抑制できるため、量産安定性を向上できる。
［実施例４］
本実施例はシリコン酸化膜２０４のエッチングが、フロロカーボン系を含んだ混合ガスを用いてシリコン酸化膜２０４をエッチングする工程とＨＢｒとＮ2からなる混合ガスを用いて下層レジスト膜２０３の側壁に側壁保護膜２０６を形成する工程とフロロカーボン系を含んだ混合ガスを用いてシリコン酸化膜２０４をエッチングする工程の３工程からなる例である。下層レジスト膜２０３のパターン形成までは実施例１と同じであるため省略する。下層レジスト膜２０３のパターン形成後（図２（ｃ））、該下層レジスト膜２０３をマスクとし、ＳＦ6及びＣＨＦ3からなる混合ガスを用いてシリコン酸化膜２０４をある所定の深さ（シリコン基板２０５に到達しない深さ）までエッチングした。次に、表５に示すようなＨＢｒとＮ2からなる混合ガスを用いて下層レジスト膜２０３の側壁に側壁保護膜形成を実施した。表５に示す条件で側壁保護膜を形成した下層レジスト膜２０３をマスクとし、残りの深さのシリコン酸化膜２０４のエッチングを行った結果、パターンが倒壊することなく、ラインウィグリングやストライエーションを防止した異方性の良好なエッチング形状を得ることができた。
本実施例はシリコン酸化膜２０４のエッチングが、フロロカーボン系を含んだ混合ガスを用いてシリコン酸化膜２０４をエッチングする工程とＨＢｒとＮ2からなる混合ガスを用いて下層レジスト膜２０３の側壁に側壁保護膜２０６を形成する工程とフロロカーボン系を含んだ混合ガスを用いてシリコン酸化膜２０４をエッチングする工程の３工程からなる例である。下層レジスト膜２０３のパターン形成までは実施例１と同じであるため省略する。下層レジスト膜２０３のパターン形成後（図２（ｃ））、該下層レジスト膜２０３をマスクとし、ＳＦ6及びＣＨＦ3からなる混合ガスを用いてシリコン酸化膜２０４をある所定の深さ（シリコン基板２０５に到達しない深さ）までエッチングした。次に、表５に示すようなＨＢｒとＮ2からなる混合ガスを用いて下層レジスト膜２０３の側壁に側壁保護膜形成を実施した。表５に示す条件で側壁保護膜を形成した下層レジスト膜２０３をマスクとし、残りの深さのシリコン酸化膜２０４のエッチングを行った結果、パターンが倒壊することなく、ラインウィグリングやストライエーションを防止した異方性の良好なエッチング形状を得ることができた。
これは以下の理由によるものと考えられる。シリコン酸化膜２０４を途中までエッチングすることにより、マスクである無機系中間膜２０２をエッチング除去し、下層レジスト膜２０３が露出した時点にて、下層レジスト膜２０３の側壁および上部を側壁保護膜にて覆うことにより、パターン倒壊を低減することができたのである。
本実施例では、高周波バイアス電力を印加していないため、他の実施例より、消費電力を低減できる。このことにより、ランニングコスト低減も可能となる。
実施例１〜４の中で実施例４を除けば、ＳｉＣｌ4ガスの添加により、ＳｉＮやＳｉＣなどの反応生成物を下層レジスト膜２０３の側壁に堆積させる側壁保護効果を高めることができ、シリコン酸化膜エッチング中のラインウィグリングやストライエーションを抑制することができる。また本願発明ではシリコン酸化膜エッチング例について説明をしたが、これに限定されるものではない。シリコン窒化膜などの他の絶縁膜やゲート電極を形成するためのポリシリコン膜などを、多層レジストをパターンマスクとしてプラズマエッチングを行う場合には広く用いることができる。
以上、本願発明では、プラズマ源としてＵＨＦ波を利用した磁場との相互作用を用いたプラズマエッチング装置を例に挙げているが、本願発明はこれに限定されるものではない。例えば、マイクロ波ＥＣＲ，ヘリコン波，誘導結合型や容量結合型のプラズマ源を用いたプラズマエッチング装置にも応用できる。また、本願発明では、φ３００mmのウエハを対象として説明したが、φ２００mmやφ４５０mmウエハにも適用できる。
１０１ アンテナ
１０２ ＵＨＦ透過板
１０３ ソレノイドコイル
１０４ プラズマ
１０５ ウエハ
１０６ 静電吸着電源
１０７ 下部電極
１０８ 高周波電源
２０１ 上層レジスト膜
２０２ 無機系中間膜
２０３ 下層レジスト膜
２０４ シリコン酸化膜
２０５ シリコン基板
２０６ 側壁保護膜
１０２ ＵＨＦ透過板
１０３ ソレノイドコイル
１０４ プラズマ
１０５ ウエハ
１０６ 静電吸着電源
１０７ 下部電極
１０８ 高周波電源
２０１ 上層レジスト膜
２０２ 無機系中間膜
２０３ 下層レジスト膜
２０４ シリコン酸化膜
２０５ シリコン基板
２０６ 側壁保護膜
Claims (4)
- 多層レジストマスクを用いて、被エッチング膜をプラズマエッチングするプラズマエッチング方法において、
前記多層レジストマスクは、上層レジストと無機膜系中間膜と下層レジストを含み、
前記下層レジストの側壁に側壁保護膜を形成する側壁保護膜形成工程を有することを特徴とするプラズマエッチング方法。 - 請求項１記載のプラズマエッチング方法において、
前記側壁保護膜形成工程を前記下層レジストエッチング工程後に行うことを特徴とするプラズマエッチング方法。 - 請求項１記載のプラズマエッチング方法において、
前記側壁保護膜形成工程は、ＣＨＦ3とＮ2とＳｉＣｌ4を含む混合ガスのプラズマにより行われることを特徴とするプラズマエッチング方法。 - 請求項１記載のプラズマエッチング方法において、
前記側壁保護膜形成工程を前記下層レジストエッチング工程後に行われ、かつＣＨＦ3とＮ2とＳｉＣｌ4を含む混合ガスのプラズマにより行われることを特徴とするプラズマエッチング方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010150710A JP2012015343A (ja) | 2010-07-01 | 2010-07-01 | プラズマエッチング方法 |
| KR1020100072325A KR101203914B1 (ko) | 2010-07-01 | 2010-07-27 | 플라즈마 에칭방법 |
| TW099125078A TW201203348A (en) | 2010-07-01 | 2010-07-29 | Plasma etching method |
| US12/855,265 US20120003838A1 (en) | 2010-07-01 | 2010-08-12 | Plasma etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010150710A JP2012015343A (ja) | 2010-07-01 | 2010-07-01 | プラズマエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012015343A true JP2012015343A (ja) | 2012-01-19 |
| JP2012015343A5 JP2012015343A5 (ja) | 2013-06-27 |
Family
ID=45400037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010150710A Pending JP2012015343A (ja) | 2010-07-01 | 2010-07-01 | プラズマエッチング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20120003838A1 (ja) |
| JP (1) | JP2012015343A (ja) |
| KR (1) | KR101203914B1 (ja) |
| TW (1) | TW201203348A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014127475A (ja) * | 2012-12-25 | 2014-07-07 | Hitachi High-Technologies Corp | 半導体装置の製造方法 |
| KR20170034346A (ko) | 2015-09-18 | 2017-03-28 | 샌트랄 글래스 컴퍼니 리미티드 | 드라이 에칭 방법 및 드라이 에칭제 |
| JP2017168870A (ja) * | 2017-06-22 | 2017-09-21 | 株式会社日立ハイテクノロジーズ | 半導体装置の製造方法 |
| KR20180128943A (ko) | 2016-03-29 | 2018-12-04 | 도쿄엘렉트론가부시키가이샤 | 피처리체를 처리하는 방법 |
| KR20200011888A (ko) | 2018-07-25 | 2020-02-04 | 도쿄엘렉트론가부시키가이샤 | 하드 마스크용 막을 형성하는 방법 및 장치, 및 반도체 장치의 제조 방법 |
| US10763123B2 (en) | 2016-03-29 | 2020-09-01 | Tokyo Electron Limited | Method for processing workpiece |
| US11599024B2 (en) | 2019-02-21 | 2023-03-07 | Samsung Display Co., Ltd. | Photopolymerizable resin composition, display device using same, and manufacturing method thereof |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9117764B2 (en) * | 2010-08-27 | 2015-08-25 | Tokyo Electron Limited | Etching method, substrate processing method, pattern forming method, method for manufacturing semiconductor element, and semiconductor element |
| KR102106256B1 (ko) | 2013-07-03 | 2020-05-04 | 삼성전자 주식회사 | 포토 마스크 및 그 제조 방법 |
| KR102375256B1 (ko) * | 2017-05-26 | 2022-03-16 | 주성엔지니어링(주) | 기판 처리 장치 및 기판 처리 방법 |
| DE102017128070B4 (de) | 2017-08-31 | 2023-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ätzen zum Verringern von Bahnunregelmässigkeiten |
| US10475700B2 (en) * | 2017-08-31 | 2019-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etching to reduce line wiggling |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0372087A (ja) * | 1989-08-10 | 1991-03-27 | Toshiba Corp | ドライエッチング方法 |
| JPH088233A (ja) * | 1994-06-17 | 1996-01-12 | Texas Instr Japan Ltd | 半導体装置の製造方法及びこの方法に用いる処理液 |
| US20080038927A1 (en) * | 2003-06-27 | 2008-02-14 | Yoko Yamaguchi | Method for multi-layer resist plasma etch |
| JP2008505490A (ja) * | 2004-06-30 | 2008-02-21 | ラム リサーチ コーポレーション | プラズマ処理システムにおけるエッチング耐性を最適にする方法および装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253118B2 (en) * | 2005-03-15 | 2007-08-07 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
| US7981810B1 (en) * | 2006-06-08 | 2011-07-19 | Novellus Systems, Inc. | Methods of depositing highly selective transparent ashable hardmask films |
| US20100330805A1 (en) * | 2007-11-02 | 2010-12-30 | Kenny Linh Doan | Methods for forming high aspect ratio features on a substrate |
-
2010
- 2010-07-01 JP JP2010150710A patent/JP2012015343A/ja active Pending
- 2010-07-27 KR KR1020100072325A patent/KR101203914B1/ko not_active IP Right Cessation
- 2010-07-29 TW TW099125078A patent/TW201203348A/zh unknown
- 2010-08-12 US US12/855,265 patent/US20120003838A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0372087A (ja) * | 1989-08-10 | 1991-03-27 | Toshiba Corp | ドライエッチング方法 |
| JPH088233A (ja) * | 1994-06-17 | 1996-01-12 | Texas Instr Japan Ltd | 半導体装置の製造方法及びこの方法に用いる処理液 |
| US20080038927A1 (en) * | 2003-06-27 | 2008-02-14 | Yoko Yamaguchi | Method for multi-layer resist plasma etch |
| JP2008505490A (ja) * | 2004-06-30 | 2008-02-21 | ラム リサーチ コーポレーション | プラズマ処理システムにおけるエッチング耐性を最適にする方法および装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014127475A (ja) * | 2012-12-25 | 2014-07-07 | Hitachi High-Technologies Corp | 半導体装置の製造方法 |
| KR20170034346A (ko) | 2015-09-18 | 2017-03-28 | 샌트랄 글래스 컴퍼니 리미티드 | 드라이 에칭 방법 및 드라이 에칭제 |
| US9929021B2 (en) | 2015-09-18 | 2018-03-27 | Central Glass Company, Limited | Dry etching method and dry etching agent |
| KR20180128943A (ko) | 2016-03-29 | 2018-12-04 | 도쿄엘렉트론가부시키가이샤 | 피처리체를 처리하는 방법 |
| US10763123B2 (en) | 2016-03-29 | 2020-09-01 | Tokyo Electron Limited | Method for processing workpiece |
| JP2017168870A (ja) * | 2017-06-22 | 2017-09-21 | 株式会社日立ハイテクノロジーズ | 半導体装置の製造方法 |
| KR20200011888A (ko) | 2018-07-25 | 2020-02-04 | 도쿄엘렉트론가부시키가이샤 | 하드 마스크용 막을 형성하는 방법 및 장치, 및 반도체 장치의 제조 방법 |
| US10879069B2 (en) | 2018-07-25 | 2020-12-29 | Tokyo Electron Limited | Method and apparatus for forming hard mask film and method for manufacturing semiconductor devices |
| US11599024B2 (en) | 2019-02-21 | 2023-03-07 | Samsung Display Co., Ltd. | Photopolymerizable resin composition, display device using same, and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120003838A1 (en) | 2012-01-05 |
| KR20120002900A (ko) | 2012-01-09 |
| KR101203914B1 (ko) | 2012-11-23 |
| TW201203348A (en) | 2012-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012015343A (ja) | プラズマエッチング方法 | |
| KR102023784B1 (ko) | 질화규소막 에칭 방법 | |
| JP4554461B2 (ja) | 半導体装置の製造方法 | |
| JP5932599B2 (ja) | プラズマエッチング方法 | |
| JP5214596B2 (ja) | プラズマ処理システムのマスクアンダーカットおよびノッチを最小化する方法 | |
| US20120270404A1 (en) | Methods for etching through-silicon vias with tunable profile angles | |
| KR20140016900A (ko) | 질화규소막에 피처를 에칭하는 방법 | |
| US6432832B1 (en) | Method of improving the profile angle between narrow and wide features | |
| KR20110011571A (ko) | 마이크로-로딩을 저감시키기 위한 플라즈마 에칭 방법 | |
| KR101465107B1 (ko) | 플라즈마 에칭 방법 | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| TWI445080B (zh) | Manufacturing method of semiconductor device | |
| TW202004902A (zh) | 基板處理方法及基板處理裝置 | |
| TW201826382A (zh) | 具有降低的深寬比依存性之選擇性蝕刻方法 | |
| JP5297615B2 (ja) | ドライエッチング方法 | |
| JP6208017B2 (ja) | プラズマエッチング方法 | |
| JP3950446B2 (ja) | 異方性エッチング方法 | |
| JP5171091B2 (ja) | プラズマ処理方法 | |
| JP2015088696A (ja) | プラズマ処理方法 | |
| JP4778715B2 (ja) | 半導体の製造方法 | |
| JP2013243271A (ja) | ドライエッチング方法 | |
| JP7202489B2 (ja) | プラズマ処理方法 | |
| US11658040B2 (en) | Plasma processing method | |
| JP2009260092A (ja) | 多層レジスト膜のドライエッチング方法 | |
| KR100535027B1 (ko) | 전자 사이클로트론 공명장치를 이용한 반도체 소자의트렌치 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130513 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140401 |