JP2015035515A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015035515A
JP2015035515A JP2013165997A JP2013165997A JP2015035515A JP 2015035515 A JP2015035515 A JP 2015035515A JP 2013165997 A JP2013165997 A JP 2013165997A JP 2013165997 A JP2013165997 A JP 2013165997A JP 2015035515 A JP2015035515 A JP 2015035515A
Authority
JP
Japan
Prior art keywords
lead portion
mold resin
resin body
inner lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013165997A
Other languages
English (en)
Other versions
JP6094420B2 (ja
Inventor
中村　宏之
Hiroyuki Nakamura
宏之 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013165997A priority Critical patent/JP6094420B2/ja
Priority to US14/245,284 priority patent/US9599655B2/en
Priority to DE102014213541.9A priority patent/DE102014213541B4/de
Priority to CN201410389342.7A priority patent/CN104347611B/zh
Publication of JP2015035515A publication Critical patent/JP2015035515A/ja
Application granted granted Critical
Publication of JP6094420B2 publication Critical patent/JP6094420B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/67—Testing the correctness of wire connections in electric apparatus or circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/06—Arrangements for measuring electric power or power factor by measuring current and voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/261—Circuits therefor for testing bipolar transistors for measuring break-down voltage or punch through voltage therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2623—Circuits therefor for testing field effect transistors, i.e. FET's for measuring break-down voltage therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】配線作業を簡略化できる半導体装置を提供する。
【解決手段】半導体装置ＰＭ１は、エミッタ主電極Ｎおよびエミッタセンス電極ＥＳを備えた半導体素子（絶縁ゲート型バイポーラトランジスタＩＧＢＴ）１０ａと、検知用端子ＣＩＮを有する集積回路ＩＣ１と、半導体素子１０ａおよび集積回路ＩＣ１を封止するモールド樹脂体ＰＫＧと、リードＲＤ１を備えている。リードＲＤ１は、モールド樹脂体ＰＫＧに封止されエミッタセンス電極ＥＳと電気的に接続したインナーリード部分３１、モールド樹脂体ＰＫＧに封止されエミッタ主電極Ｎと電気的に接続したインナーリード部分３０、および一方側でインナーリード部分３１と接続し他方側でインナーリード部分３０と接続しモールド樹脂体ＰＫＧの外側に露出するアウターリード部分４０を備えている。
【選択図】図１

Description

本発明は、半導体装置に関する。
従来、例えば、特開平９−１３９４６１号公報に開示されているように、モールド樹脂体の側面に複数のリードが並んで伸びる外観を備えた半導体装置が知られている。この種の外観は一般的な集積回路で採用されているものである。その製造過程は、一般に、リードフレーム上に半導体チップのダイボンドおよびワイヤボンディングを行い、リードフレームをモールド樹脂で封止し、その後にリードフレームを切断するリードカットを行うというものである。
特開平９−１３９４６１号公報 特開２０１３−０５５７３９号公報 特開平５−１９０７４８号公報
カレントセンス機能を備えた半導体素子が公知であり、このような半導体素子を内蔵したパワー半導体モジュールが普及している。また、カレントセンス機能を利用するのではなくメイン電流を検知することで電流検知を行う方式も存在している。さらに、これら２つの電流検知機能を１つのパワー半導体モジュールに設けた技術も知られている。この種のパワー半導体モジュールでは、ユーザが２つの電流検知機能から１つを選択して用いることができる。
パワー半導体モジュールは、実装基板に実装されて、他の部品とともにインバータ回路等の各種電気回路の構成要素として用いられる。上記の電流検知方式の選択肢が与えられたユーザは、自己が選択した電流検知方式に適した実装基板を準備しなければならない。具体的には、カレントセンス機能を利用するときはセンス抵抗を適切な位置に配置した実装基板を準備することが求められる。また、メイン電流の検知を行うときは、シャント抵抗を適切な位置に配置した実装基板を準備することが求められる。
上記のパワー半導体モジュールでは、ユーザ側には電流検知方式の選択肢が増える反面、ユーザに実装基板の適切な設計および準備が要求される。したがって、ユーザの利便性という観点からはいまだ改善の余地があった。
本発明は、上述のような課題を解決するためになされたもので、ユーザが電流検知方式を選択可能な半導体装置において、配線作業についてのユーザの利便性を向上することを目的とする。
また、上述したように電流検知方式の選択肢が与えられている場合、ユーザの行うべき配線作業負担が増大する。その結果、誤配線が生じる可能性がある。本願発明者はこの点に着目し、誤配線を検出することのできる半導体装置を見出した。
本発明の他の目的は、ユーザが電流検知方式を選択可能な半導体装置において、誤配線を検出することを目的とする。
第１の発明にかかる半導体装置は、
主電極および電流検知電極を備えた半導体素子と、
検知用端子を有する集積回路と、
前記半導体素子および前記集積回路を封止するモールド樹脂体と、
前記モールド樹脂体に封止され前記電流検知電極と電気的に接続した第１インナーリード部分、前記モールド樹脂体に封止され前記主電極と電気的に接続した第２インナーリード部分、および一方側で前記第１インナーリード部分と接続し他方側で前記第２インナーリード部分と接続し前記モールド樹脂体の外側に露出するアウターリード部分を備えたリードと、
を備えることを特徴とする。
第２の発明にかかる半導体装置は、
主電極および電流検知電極を備えた半導体素子と、
検知用端子および基準電位端子を有する集積回路と、
前記半導体素子および前記集積回路を封止するモールド樹脂体と、
前記モールド樹脂体に封止され前記電流検知電極と電気的に接続した第１インナーリード部分、前記モールド樹脂体に封止され前記基準電位端子と電気的に接続した第２インナーリード部分、および一方側で前記第１インナーリード部分と接続し他方側で前記第２インナーリード部分と接続し前記モールド樹脂体の外側に露出するアウターリード部分を備えたリードと、
を備えることを特徴とする。
第３の発明にかかる半導体装置は、
主電極および電流検知電極を備えた半導体素子と、
検知用端子および基準電位端子を有する集積回路と、
前記半導体素子および前記集積回路を封止するモールド樹脂体と、
前記モールド樹脂体で部分的に封止され、前記電流検知電極、前記基準電位端子および前記主電極と電気的に接続したリードと、
を備え、
前記リードが、
前記モールド樹脂体に封止され前記電流検知電極と電気的に接続した第１インナーリード部分と、
前記モールド樹脂体に封止され前記基準電位端子と電気的に接続した第２インナーリード部分と
前記モールド樹脂体に封止され前記主電極と電気的に接続した第３インナーリード部分と、
前記第１インナーリード部分と接続する第１枝部、前記第２インナーリード部分と接続する第２枝部、および前記第３インナーリード部分と接続する第３枝部を有し、前記モールド樹脂体の外部に露出するアウターリード部分と、
を備えることを特徴とする。
第４の発明にかかる半導体装置は、
主電極および電流検知電極を備えた半導体素子と、
前記主電極と電気的に接続した主電極端子と、
前記電流検知電極と電気的に接続した検知電極端子と、
前記主電極と前記電流検知電極に対して択一的に電圧検知を行うための電圧検知端子を有し、前記電圧検知端子に入力される電圧が第１閾値を上回ったら過電流異常が発生したと判定し、前記電圧検知端子に入力される電圧が前記第１閾値より小さい第２閾値を下回ったら誤配線が発生したと判定する集積回路と、
を備えることを特徴とする。
第１乃至３の発明にかかる半導体装置によれば、配線作業を簡略化できる。
第４の発明にかかる半導体装置によれば、誤配線を検出することができる。
本発明の実施の形態１にかかる半導体装置を示す図である。 本発明の実施の形態１にかかる半導体装置を示す図である。 本発明の実施の形態１にかかる半導体装置の回路を示す図である。 本発明の実施の形態１にかかる半導体装置の回路を示す図である。 本発明の実施の形態１にかかる半導体装置において生じうる誤配線を示す図である。 本発明の実施の形態２にかかる半導体装置を示す図である。 本発明の実施の形態２にかかる半導体装置を示す図である。 本発明の実施の形態２にかかる半導体装置を示す図である。 本発明の実施の形態２にかかる半導体装置を示す図である。 本発明の実施の形態２にかかる半導体装置を示す図である。 本発明の実施の形態２にかかる半導体装置を示す図である。 本発明の実施の形態２にかかる半導体装置を示す図である。
実施の形態１．
［実施の形態１の装置の構造］
図１乃至３は、本発明の実施の形態１にかかる半導体装置ＰＭ１を示す図である。図１は、半導体装置ＰＭ１を平面視した図であり、かつ、内部構造の一部を透視して図示している。
半導体装置ＰＭ１は、複数のリードがモールド樹脂体の側面に並んで伸びる外観を備えている。この種の外観は一般的な集積回路で採用されているものである。その製造過程は、リードフレーム上に半導体チップのダイボンドおよびワイヤボンディングを行い、モールド樹脂で封止し、リードフレームを切断することで別々のリードに分離するという流れが普通である。
半導体装置ＰＭ１は、カレントセンス機能を利用する電流検知方式と、メイン電流を検知する電流検知方式の、両方に対応可能である。１つの半導体装置ＰＭ１でこれら２つの電流検知方式に対応でき、ユーザにこれら２つの電流検知方式の選択肢を与えることができる。
半導体装置ＰＭ１は、半導体素子１０ａ、１０ｂを備えている。半導体素子１０ａ、１０ｂは、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）である。半導体素子１０ａは、制御信号が入力されるゲート電極Ｇと、主電極であるコレクタ主電極Ｃおよびエミッタ主電極Ｎを備えている。半導体素子１０ａは、さらに、エミッタセンス電極ＥＳを備えている。詳細な図示は省略するが、図１では半導体素子１０ａの表面に設けられたこれらの電極は互いに絶縁されている。
エミッタセンス電極ＥＳは、エミッタコレクタ間を流れるメイン電流の一部が分流されたセンス電流が流れる電極である。エミッタセンス電極ＥＳを介して、半導体素子１０ａの電流センシングが可能となる。ただし、本発明はこれに限られるものではなく、ＩＧＢＴ以外の、電流センシング機能を備えた他の半導体素子であってもかまわない。
なお、図１では、便宜上、フリーホイールダイオード素子２０ａ、２０ｂもあわせて図示しており、半導体素子１０ａ、１０ｂとフリーホイールダイオード素子２０ａ、２０ｂとがボンディングワイヤで接続している。この種の電気的接続構造は既に公知であり、新規な事項ではないので、詳細な説明は省略する。
なお、図１においてモールド樹脂体ＰＫＧの表面で覆われている部分（透視していない部分）にも、さらに他の半導体素子が設けられている。
集積回路ＩＣ１は、基準電位であるグランド電位と接続すべきグランド端子ＧＮＤと、検知用端子ＣＩＮを有する。
モールド樹脂体ＰＫＧは、半導体素子１０ａ、１０ｂおよび集積回路ＩＣ１を封止する。モールド樹脂体ＰＫＧは、対向する２つの主面（図１の紙面手前側表面および紙面裏側表面）と、２つの主面を結ぶ４つの側面２ａ、２ｂ、２ｃ、２ｄとを備えている。４つの側面のうち、側面２ａと側面２ａに対向する側面２ｂには、半導体素子１０ａ、１０ｂおよび集積回路ＩＣ１と電気的に接続する他の複数のリードが並んで突き出ている。
半導体装置ＰＭ１は、その内部に複数のリードを備えている。それぞれのリードは、モールド樹脂体ＰＫＧで封止されるインナーリード部分と、モールド樹脂体ＰＫＧの外部に伸びるアウターリード部分とを備えている。各リードは、ボンディングワイヤを介してそのインナーリード部分表面と半導体素子１０ａ、１０ｂの各電極又は集積回路ＩＣ１の各電極とがそれぞれ接続されており、半導体装置ＰＭ１の電気回路配線としての役割を担う。
図１に示すように、半導体装置ＰＭ１は、ダイパッド２２ａ、２２ｂを備えている。ダイパッド２２ａ、２２ｂ上には、それぞれ、半導体素子１０ａ、１０ｂおよびフリーホイールダイオード素子２０ａ、２０ｂがダイボンドされている。ダイパッド２２ａはリード２３ａと一体に接続しており、ダイパッド２２ｂはリード２３ｂと一体に接続しており、リード２３ａ、２３ｂはモールド樹脂体ＰＫＧの外側に伸びている。
半導体装置ＰＭ１は、リード３２、３３、３４を備えている。さらに、半導体装置ＰＭ１は、本実施形態の技術的特長の一つであるリードＲＤ１も備えている。
リード３２は、ボンディングワイヤを介して半導体素子１０ａ、１０ｂのゲート電極と電気的に接続している。また、リード３２は、ボンディングワイヤを介して集積回路ＩＣ１の制御信号端子と電気的に接続している。これにより、リード３２を介して、集積回路ＩＣ１が出力するゲート駆動信号が半導体素子１０ａ、１０ｂのゲート電極へと供給される。
リード３３は、集積回路ＩＣ１がダイボンドされたダイパッド部と、このダイパッド部から略反対方向に伸びる端部３３ａ、３３ｂとを備えている。端部３３ａはモールド樹脂体ＰＫＧの側面２ａから外部に伸びている。端部３３ｂはモールド樹脂体ＰＫＧの側面２ｃから外部に露出している。このリード３３は集積回路ＩＣ１のグランド端子とボンディングワイヤで接続している。端部３３ａは、半導体装置ＰＭ１が実装される際にグランド電位に接続すべきグランド接続用リードである。
リード３４は、集積回路ＩＣ１の検知用端子ＣＩＮとボンディングワイヤを介して電気的に接続している。リード３４は、モールド樹脂体ＰＫＧの側面２ａから外部に突き出ている。このリード３４の露出した端部を用いて、後述する図４のごとく、センス抵抗やシャント抵抗とともに電気回路を構成することで集積回路ＩＣ１が電流センシングを行うことができる。
リードＲＤ１は、モールド樹脂体ＰＫＧに封止されたインナーリード部分３０、３１と、モールド樹脂体ＰＫＧの外部に露出したアウターリード部分４０を備えている。アウターリード部分４０は、インナーリード部分３０、３１を繋いでいる。アウターリード部分４０は側面２ｃにおいて側面２ｃの長さ方向に延びている。
側面２ｃは、多数のリードが並んで突き出た側面２ａ、２ｂとは、異なる側面である。これにより、アウターリード部分４０は側面２ａ、２ｂに位置する複数のリードとの干渉を避けることができ、従来の実装基板に対する半導体装置ＰＭ１の実装が支障なく達成される。
インナーリード部分３０は、モールド樹脂体ＰＫＧに封止され、半導体素子１０ａ、１０ｂのエミッタ主電極Ｅとボンディングワイヤを介して電気的に接続している。インナーリード部分３０は、半導体素子１０ａ、１０ｂから２本ずつのボンディングワイヤが接続される平面部と、この平面部からモールド樹脂体ＰＫＧの側面２ｂに突き出る３本の端部３０ａ、３０ｂ、３０ｃを備えている。
端部３０ａ、３０ｂ、３０ｃは、半導体素子１０ａ、１０ｂのエミッタと電気的に接続するためのエミッタ電極リードとして用いられる。インナーリード部分３０は、さらに、モールド樹脂体ＰＫＧの側面２ｃへと伸びる端部３０ｄを備えている。端部３０ｄは、アウターリード部分４０と繋がっている。
インナーリード部分３１は、モールド樹脂体ＰＫＧに封止され、半導体素子１０ａ、１０ｂのエミッタセンス電極ＥＳとボンディングワイヤを介して電気的に接続している。具体的には、インナーリード部分３１は、エミッタセンス電流の検知用にエミッタセンス電流を半導体装置ＰＭ１の外部へ取り出すための端部３１ａを備えている。
また、インナーリード部分３１は、モールド樹脂体ＰＫＧの側面２ｃへと伸びる端部３１ｂを供えている。端部３１ｂはアウターリード部分４０と繋がっている。
アウターリード部分４０は、上述したように、一方側でインナーリード部分３１と接続し他方側でインナーリード部分３０と接続している。アウターリード部分４０は、モールド樹脂体ＰＫＧの側面２ｃ側に露出している。後述するように、このアウターリード部分４０は、ユーザが選択した電流検知方式に応じて、切断される場合と切断されない場合がある。アウターリード部分４０を切断することで、インナーリード部分３０、３１とを機械的および電気的に分断することができる。
図２は、本発明の実施の形態１にかかる半導体装置ＰＭ１を示す図である。アウターリード部分４０の表面に、アウターリード部分４０の短手方向に伸びる切込み４０ａが設けられている。これにより、アウターリード部分４０の切断を容易化することができる。
［実施の形態１の回路］
図３および図４は、本発明の実施の形態１にかかる半導体装置ＰＭ１の回路を示す図であり、半導体装置ＰＭ１の内部回路の一部を示している。図１に示す構造図と図３および図４に示す回路図との間で同一の符号を付しているものは、それぞれ対応関係にある。
（メイン電流検知方式）
図３は、半導体装置ＰＭ１を実装したときに、メイン電流を検知する電流検知方式を採用した場合の回路を示す図である。この場合には、図３に示すように、外付けのシャント抵抗Ｒｓｈを、半導体装置ＰＭ１を実装すべき実装基板（図示せず）に対して設けておく。検知用端子ＣＩＮとエミッタセンス電極ＥＳを接続するように、実装基板側に、端部３１ａとリード３４の端部とを電気的に接続するための配線６０を形成しておく。
ここで、メイン電流を検知する方式を採用する場合には、アウターリード部分４０は切断しないままとする。シャント抵抗Ｒｓｈの一端をグランドに接続し、シャント抵抗Ｒｓｈの他端は、アウターリード部分４０と電気的に接続させられる。これにより、アウターリード部分４０を介して、シャント抵抗Ｒｓｈの他端がエミッタ主電極Ｎおよび検知用端子ＣＩＮと接続することができる。
（カレントセンス機能を利用する方式）
図４は、半導体装置ＰＭ１を実装したときに、半導体素子１０ａ、１０ｂのカレントセンス機能を利用して、カレントセンス電流を検知する電流検知方式を採用した場合の回路を示す図である。この場合は、実施の形態１では、外付けのセンス抵抗Ｒｓ１を半導体装置ＰＭ１を実装すべき実装基板（図示せず）に対して設けておく。
また、図４の場合にも、図３のときと同様に、検知用端子ＣＩＮとエミッタセンス電極ＥＳを電気的に接続するように、実装基板側に、端部３１ａとリード３４の端部とを電気的に接続するための配線を形成しておく。
ここで、カレントセンス機能を利用する場合には、アウターリード部分４０は切断させられる。そうすることで図４に示すように、エミッタ主電極Ｎは、検知用端子ＣＩＮとは電気的に分断される。その一方で、センス抵抗Ｒｓ１の一端を検知用端子ＣＩＮとエミッタセンス電極ＥＳの両方に接続するとともに、センス抵抗Ｒｓ１の他端はグランドに接続される。
以上説明したように、実施の形態１によれば、複数の電流検知方式を選択可能な半導体装置ＰＭ１において、特定の電流検知方式に要求される電気的接続箇所を繋ぐリードＲＤ１を予め形成し、その一部をモールド樹脂体ＰＫＧ外部に露出させている。このリードＲＤ１の露出部分であるアウターリード部分４０は、電流検知方式に応じて残したまま使用したり、不要であれば切断すればよい。このため、配線作業を簡略化できる半導体装置ＰＭ１が提供される。
［実施の形態１の装置の誤配線判定機能］
図５は、本発明の実施の形態１にかかる半導体装置ＰＭ１において生じうる誤配線を示す図である。図５に示す誤配線は、アウターリード部分４０を切断しないままで図４に示すカレントセンス方式の回路接続を行ったものである。
実施の形態１では、次のような誤配線判定機能を集積回路ＩＣ１に搭載している。集積回路ＩＣ１は、検知用端子ＣＩＮを介してエミッタ主電極Ｎとエミッタセンス電極ＥＳに対して択一的に電圧検知を行う。検知用端子ＣＩＮの電圧が第１閾値Ｖｔｈ１を上回ったら過電流異常が発生したと判定し、検知用端子の電圧が第１閾値より小さい第２閾値Ｖｔｈ２を下回ったら誤配線が発生したと判定する。
この判定の根拠は、次のようなものである。先ず、図４に示す適正な回路接続が行われているのであれば、エミッタセンス電極ＥＳからのセンス電流に応じてセンス抵抗Ｒｓ１の電圧が変化する。
センス抵抗Ｒｓ１の電圧は検知用端子ＣＩＮに入力され、集積回路ＩＣ１はこの電圧が大きすぎる場合には半導体素子１０ａ（ＩＧＢＴ）に過電流が流れていると判断する。上述した第１閾値Ｖｔｈ１は、この過電流判断のための閾値である。過電流発生時には、集積回路ＩＣ１は、ゲート駆動信号を調整して、半導体素子１０ａの出力を停止したりあるいは電流を絞ったりする等の措置をとる。
しかしながら、図５の誤配線においては、アウターリード部分４０の存在によって、検知用端子ＣＩＮがグランドに接続されてしまっている。このため、エミッタセンス電極ＥＳからのセンス電流があっても、センス抵抗Ｒｓ１の電圧が変化しない。よって、検知用端子ＣＩＮの電圧は、グランド電位となり、図４の正常配線の場合に比して明らかに低い電圧で保持される。
そこで、本実施の形態では、第１閾値Ｖｔｈ１よりも小さな第２閾値Ｖｔｈ２を記憶させておき、この第２閾値Ｖｔｈ２を下回るほどに検知用端子ＣＩＮの電圧が低い場合には、誤配線が発生したと判定することにした。
判定結果は、ＩＣ１と接続する他のリードのいずれかを介して半導体装置ＰＭ１の外部にエラー信号が送出されることで、報知されてもよい。集積回路ＩＣ１に所定の保護動作等を行わせるようにしても良い。
実施の形態２．
図６および図７は、本発明の実施の形態２にかかる半導体装置ＰＭ２を示す図である。図６は、実施の形態１の図１と同様の形式で、半導体装置ＰＭ２を平面視してその内部構造の一部を透視した図である。また、図７は、図６における半導体素子１０ａおよび集積回路ＩＣ１の周辺を拡大した図である。
半導体装置ＰＭ２は、リードＲＤ１およびリード３３に代えてリードＲＤ２を備えている点および集積回路ＩＣ１のボンディングワイヤ接続が異なる点を除き、実施の形態１にかかる半導体装置ＰＭ１と同様の構成を備えている。したがって、以下の説明では実施の形態１と同一または相当する構成については同一の符号を付して説明を行うとともに、実施の形態１との相違点を中心に説明し、共通事項は説明を簡略化ないしは省略する。
リードＲＤ２は、インナーリード部分３０、３１と、インナーリード部分１３３と、アウターリード部分１４０とを備えている。インナーリード部分３０は、モールド樹脂体ＰＫＧに封止されエミッタ主電極Ｎと電気的に接続している。インナーリード部分３１は、モールド樹脂体ＰＫＧに封止されエミッタセンス電極ＥＳと電気的に接続している。この点は実施の形態１と同様である。
インナーリード部分１３３は、モールド樹脂体ＰＫＧに封止され基準電位端子ＧＮＤと電気的に接続している点は、実施の形態１のリード３３と同様である。しかしながら、インナーリード部分１３３は、リードＲＤ２の一部であり、アウターリード部分１４０を介してインナーリード部分３０、３１と繋がっている。この点がリード３３とは異なっている。
インナーリード部分１３３は端部１３３ａ、１３３ｂを備えており、これらはリード３３の端部３３ａ、３３ｂに相当している。後述するように、インナーリード部分１３３の端部１３３ｂが、アウターリード部分１４０の枝部１４０ａと繋がっている。
アウターリード部分１４０は、枝部１４０ａ、１４０ｂ、１４０ｃに枝分かれしている。枝部１４０ｂはインナーリード部分３１と接続している。枝部１４０ａはインナーリード部分１３３と接続している。枝部１４０ｃはインナーリード部分３０と接続している。アウターリード部分１４０は、モールド樹脂体ＰＫＧの側面２ｃ側で外部に露出している。
アウターリード部分１４０は、配線区間Ｘ１と配線区間Ｘ２という２つに区分される。配線区間Ｘ１は、枝部１４０ａから枝部１４０ｂまでを結ぶ区間を指している。配線区間Ｘ２は、枝部１４０ｂから枝部１４０ｃまでを結ぶ区間を指している。半導体装置ＰＭ２によれば、選択した電流検知方式に応じて、これら配線区間Ｘ１、Ｘ２を選択的に使用することができる。
図６および図７に示すとおり、半導体装置ＰＭ２は、センス抵抗Ｒｓ２を内蔵している。センス抵抗Ｒｓ２は、モールド樹脂体ＰＫＧの内部に封止され、インナーリード部分１３３の途中に直列に挿入されたものである。センス抵抗Ｒｓ２は、具体的には、インナーリード部分１３３の端部１３３ｂ付近に形成されている。センス抵抗Ｒｓ２は、インナーリード部分１３３の中央のダイパッドと、端部１３３ｂとの間に直列に挿入されている。
このセンス抵抗Ｒｓ２は、カレントセンス機能の使用時に利用される抵抗である。センス抵抗Ｒｓ２は、メイン電流検知に用いられるシャント抵抗Ｒｓｈに比べて抵抗値が小さくてすむ。このため、小型の抵抗でも足りるので、本実施形態のようにモールド樹脂体ＰＫＧ内部に封止するのに適している。
図７に示すように、半導体装置ＰＭ２では、集積回路ＩＣ１の検知用端子ＣＩＮが、ボンディングワイヤＢＷ１を介してインナーリード部分３１に電気的に接続されている。この点は実施の形態１とは異なっている。
図８は、本発明の実施の形態２にかかる半導体装置ＰＭ２を示す回路図である。図８は図６に示す半導体装置ＰＭ２の内部回路の一部を示しており、共通の符号を付した構成は互いに対応している。図６に示す段階では、アウターリード部分１４０はカットされておらず、配線区間Ｘ１、Ｘ２が両方とも残っている。後述するように、カレントセンス機能とメイン電流検知機能のいずれかを選択するかに応じて、この配線区間Ｘ１、Ｘ２のいずれかを残すようにアウターリード部分１４０をカットする。
［実施の形態２の装置の使用方法］
（カレントセンス機能を利用するとき）
図９および図１０は、本発明の実施の形態２にかかる半導体装置ＰＭ２を示す図であり、カレントセンス機能を利用するときの様子を示している。カレントセンス機能を利用するときは、配線区間Ｘ１を使用し、配線区間Ｘ２を使用しない。
つまり、アウターリード部分１４０における枝部１４０ａから枝部１４０ｂまでを繋ぐ部位のみを残して、枝部１４０ｂから枝部１４０ｂまでを繋ぐ部位は切断する。その結果、図９のごとき外観となる。なお、端部３０ｄがモールド樹脂体ＰＫＧの側面２ｃに露出する。
図１０は、図９に示す状態の半導体装置ＰＭ２を実装基板（図示せず）に実装した際に形成すべき電気回路を示す。図１０に示すように、アウターリード部分１４０の配線区間Ｘ１によって、検知用端子ＣＩＮおよびエミッタセンス電極ＥＳの接続点と、センス抵抗Ｒｓ２の一端が電気的に接続される。センス抵抗Ｒｓ２の他端はグランドに接続している。
（メイン電流を検知するとき）
図１１および図１２は、本発明の実施の形態２にかかる半導体装置を示す図であり、メイン電流を検知する方式を採用した場合を示している。メイン電流を検知するときは、カレントセンス機能を利用するときとは逆に、配線区間Ｘ２を使用し、配線区間Ｘ１を使用しない。
つまり、アウターリード部分１４０における枝部１４０ｂから枝部１４０ｃまでを繋ぐ部位のみを残して、枝部１４０ａから枝部１４０ｂまでを繋ぐ部位は切断する。その結果、図１１のごとき外観となる。なお、端部１３３ｂがモールド樹脂体ＰＫＧの側面２ｃに露出する。
図１２は、図１１に示す状態の半導体装置ＰＭ２を実装基板（図示せず）に実装した際に形成すべき電気回路を示す。図１２に示すように、アウターリード部分１４０の配線区間Ｘ２によって、検知用端子ＣＩＮおよびエミッタセンス電極ＥＳの接続点と、エミッタ主電極Ｎとが電気的に接続される。シャント抵抗Ｒｓｈの一端が配線区間Ｘ２と接続し、シャント抵抗Ｒｓｈの他端がグランドに接続している。
以上説明したように、実施の形態２によれば、複数の電流検知方式を選択可能な半導体装置ＰＭ２において、特定の電流検知方式に要求される電気的接続箇所を繋ぐリードＲＤ２を予め形成し、その一部をモールド樹脂体ＰＫＧ外部に露出させている。このリードＲＤ２の露出部分であるアウターリード部分１４０は、電流検知方式に応じて残したまま使用したり、不要であれば切断すればよい。このため、配線作業を簡略化できる半導体装置ＰＭ２が提供される。
なお、上述した実施の形態１、２にかかる半導体装置ＰＭ１、ＰＭ２において、アウターリード部分４０、１４０は、必要な切断を行った後の状態で取引されても良く、あるいは未切断のままで取引されても良い。つまり、実施の形態２であれば、図９および図１１に示すようなアウターリード部分１４０切断後の半導体装置ＰＭ２を取引することができる。しかしながら、本発明はこれに限られず、図６に示すようにアウターリード部分１４０が切断されていない状態のままで取引されてもよい。この場合には、購入者（ユーザ）の側で、必要に応じた切断を行えばよいからである。
なお、上述した誤配線判定機能を備えた集積回路ＩＣ１は、リードＲＤ１、ＲＤ２を備えない他の半導体装置に対して適用してもよい。リードＲＤ１、ＲＤ２を備えない半導体装置においても、ユーザが実装基板側でリードＲＤ１に相当する回路配線を行うような場合には集積回路ＩＣ１の誤配線判定機能が有効に働くからである。したがって、実施の形態１、２にかかる半導体装置ＰＭ１、ＰＭ２からこの誤配線判定機能を備えた集積回路ＩＣ１にかかる技術的思想のみを抜き出して、独立に実施してもよい。
また、逆に、リードＲＤ１、ＲＤ２に具現された技術的思想のみを、誤配線判定機能を備えた集積回路ＩＣ１とは独立に実施しても良い。つまり、実施の形態１、２にかかる半導体装置ＰＭ１，ＰＭ２において、集積回路ＩＣ１を、誤配線判定機を備えない集積回路に置換しても良い。
２ａ、２ｂ、２ｃ、２ｄ 側面、１０ａ、１０ｂ 半導体素子、２０ａ、２０ｂ フリーホイールダイオード素子、２２ａ、２２ｂ ダイパッド、２３ａ、２３ｂ リード、３０、３１、１３３ インナーリード部分、３０ａ、３０ｂ、３０ｃ、３０ｄ、３１ａ、３１ｂ、１３３ａ、１３３ｂ 端部、３２、３３、３４ リード、３３ａ、３３ｂ 端部、４０、１４０ アウターリード部分、１４０ａ、１４０ｂ、１４０ｃ 枝部、ＢＷ１ ボンディングワイヤ、ＣＩＮ 検知用端子、Ｅ エミッタ主電極、ＥＳ エミッタセンス電極、ＧＮＤ グランド端子、ＩＣ１ 集積回路、Ｇ ゲート電極、Ｎ エミッタ主電極、ＰＫＧ モールド樹脂体、ＰＭ１ 半導体装置、ＰＭ２ 半導体装置、ＲＤ１、ＲＤ２ リード、Ｒｓ１、Ｒｓ２ センス抵抗、Ｒｓｈ シャント抵抗、Ｘ１、Ｘ２ 配線区間

Claims (8)

  1. 主電極および電流検知電極を備えた半導体素子と、
    検知用端子を有する集積回路と、
    前記半導体素子および前記集積回路を封止するモールド樹脂体と、
    前記モールド樹脂体に封止され前記電流検知電極と電気的に接続した第１インナーリード部分、前記モールド樹脂体に封止され前記主電極と電気的に接続した第２インナーリード部分、および一方側で前記第１インナーリード部分と接続し他方側で前記第２インナーリード部分と接続し前記モールド樹脂体の外側に露出するアウターリード部分を備えたリードと、
    を備えることを特徴とする半導体装置。
  2. 主電極および電流検知電極を備えた半導体素子と、
    検知用端子および基準電位端子を有する集積回路と、
    前記半導体素子および前記集積回路を封止するモールド樹脂体と、
    前記モールド樹脂体に封止され前記電流検知電極と電気的に接続した第１インナーリード部分、前記モールド樹脂体に封止され前記基準電位端子と電気的に接続した第２インナーリード部分、および一方側で前記第１インナーリード部分と接続し他方側で前記第２インナーリード部分と接続し前記モールド樹脂体の外側に露出するアウターリード部分を備えたリードと、
    を備えることを特徴とする半導体装置。
  3. 主電極および電流検知電極を備えた半導体素子と、
    検知用端子および基準電位端子を有する集積回路と、
    前記半導体素子および前記集積回路を封止するモールド樹脂体と、
    前記モールド樹脂体で部分的に封止され、前記電流検知電極、前記基準電位端子および前記主電極と電気的に接続したリードと、
    を備え、
    前記リードが、
    前記モールド樹脂体に封止され前記電流検知電極と電気的に接続した第１インナーリード部分と、
    前記モールド樹脂体に封止され前記基準電位端子と電気的に接続した第２インナーリード部分と
    前記モールド樹脂体に封止され前記主電極と電気的に接続した第３インナーリード部分と、
    前記第１インナーリード部分と接続する第１枝部、前記第２インナーリード部分と接続する第２枝部、および前記第３インナーリード部分と接続する第３枝部を有し、前記モールド樹脂体の外部に露出するアウターリード部分と、
    を備えることを特徴とする半導体装置。
  4. 前記モールド樹脂体の内部に封止され、前記第２インナーリード部分に直列に挿入された抵抗を、
    更に備えることを特徴とする請求項２または３に記載の半導体装置。
  5. 前記アウターリード部分の表面に、前記アウターリード部分の短手方向に伸びる切込みが設けられたことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記集積回路は、前記検知用端子を介して前記主電極と前記電流検知電極に対して択一的に電圧検知を行い、前記検知用端子の電圧が第１閾値を上回ったら過電流異常が発生したと判定し、前記検知用端子の電圧が前記第１閾値より小さい第２閾値を下回ったら誤配線が発生したと判定することを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記モールド樹脂体は、対向する２つの主面と、前記２つの主面を結ぶ４つの側面とを備え、
    前記４つの側面のうち、第１の側面と前記第１の側面に対向する第２の側面には、前記半導体素子および前記集積回路と電気的に接続する他の複数のリードが並んで突き出ており、
    前記４つの側面のうち、前記第１、２の側面と異なる第３の側面において前記アウターリード部分が延びることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 主電極および電流検知電極を備えた半導体素子と、
    前記主電極と電気的に接続した主電極端子と、
    前記電流検知電極と電気的に接続した検知電極端子と、
    前記主電極と前記電流検知電極に対して択一的に電圧検知を行うための電圧検知端子を有し、前記電圧検知端子に入力される電圧が第１閾値を上回ったら過電流異常が発生したと判定し、前記電圧検知端子に入力される電圧が前記第１閾値より小さい第２閾値を下回ったら誤配線が発生したと判定する集積回路と、
    を備えることを特徴とする半導体装置。
JP2013165997A 2013-08-09 2013-08-09 半導体装置 Active JP6094420B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013165997A JP6094420B2 (ja) 2013-08-09 2013-08-09 半導体装置
US14/245,284 US9599655B2 (en) 2013-08-09 2014-04-04 Semiconductor device
DE102014213541.9A DE102014213541B4 (de) 2013-08-09 2014-07-11 Halbleitervorrichtung
CN201410389342.7A CN104347611B (zh) 2013-08-09 2014-08-08 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013165997A JP6094420B2 (ja) 2013-08-09 2013-08-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2015035515A true JP2015035515A (ja) 2015-02-19
JP6094420B2 JP6094420B2 (ja) 2017-03-15

Family

ID=52389022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013165997A Active JP6094420B2 (ja) 2013-08-09 2013-08-09 半導体装置

Country Status (4)

Country Link
US (1) US9599655B2 (ja)
JP (1) JP6094420B2 (ja)
CN (1) CN104347611B (ja)
DE (1) DE102014213541B4 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017034079A (ja) * 2015-07-31 2017-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2018022849A (ja) * 2016-08-05 2018-02-08 ローム株式会社 パワーモジュール及びモータ駆動回路
JP2018186600A (ja) * 2017-04-24 2018-11-22 三菱電機株式会社 半導体装置
JP2019114640A (ja) * 2017-12-22 2019-07-11 三菱電機株式会社 半導体モジュール
WO2019203139A1 (ja) * 2018-04-19 2019-10-24 ローム株式会社 半導体装置
WO2023181498A1 (ja) * 2022-03-23 2023-09-28 株式会社日立パワーデバイス 半導体装置および電力変換装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5664536B2 (ja) * 2011-12-19 2015-02-04 株式会社デンソー 電流検出回路および半導体集積回路装置
JP2018107364A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置
JP6804421B2 (ja) * 2017-10-06 2020-12-23 三菱電機株式会社 半導体装置
JP7098953B2 (ja) * 2018-02-20 2022-07-12 三菱電機株式会社 半導体装置
US10447278B1 (en) 2018-07-17 2019-10-15 Northrop Grumman Systems Corporation JTL-based superconducting logic arrays and FPGAs
US10818346B2 (en) 2018-09-17 2020-10-27 Northrop Grumman Systems Corporation Quantizing loop memory cell system
US11024791B1 (en) 2020-01-27 2021-06-01 Northrop Grumman Systems Corporation Magnetically stabilized magnetic Josephson junction memory cell
CN115552597A (zh) * 2020-05-19 2022-12-30 三菱电机株式会社 半导体模块

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154546A (ja) * 1987-12-10 1989-06-16 Fujitsu Ltd 端子開放検出回路半導体装置
JPH09139461A (ja) * 1995-11-15 1997-05-27 Mitsubishi Electric Corp 半導体パワーモジュール
JPH1131777A (ja) * 1997-07-11 1999-02-02 Mitsubishi Electric Corp リードフレームおよび半導体装置とその製造方法
JP2004117111A (ja) * 2002-09-25 2004-04-15 Toshiba Corp 半導体装置
JP2004127983A (ja) * 2002-09-30 2004-04-22 Mitsubishi Electric Corp 電力用半導体装置
JP2008021796A (ja) * 2006-07-12 2008-01-31 Renesas Technology Corp 半導体装置およびその製造方法
JP2008277433A (ja) * 2007-04-26 2008-11-13 Mitsubishi Electric Corp パワー半導体モジュール
JP2009027883A (ja) * 2007-07-23 2009-02-05 Fuji Electric Device Technology Co Ltd 半導体装置
JP2013055739A (ja) * 2011-09-01 2013-03-21 Mitsubishi Electric Corp 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128823A (en) 1989-06-14 1992-07-07 Nippondenso Co., Ltd. Power semiconductor apparatus
JPH05190748A (ja) 1992-01-14 1993-07-30 Toshiba Corp 電子部品の実装パッケージ製造方法
SG75958A1 (en) * 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
JP3768744B2 (ja) * 1999-09-22 2006-04-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2001274316A (ja) * 2000-03-23 2001-10-05 Hitachi Ltd 半導体装置及びその製造方法
KR100677651B1 (ko) * 2001-04-13 2007-02-01 야마하 가부시키가이샤 반도체 소자 및 패키지와 그 제조방법
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
JP2004048084A (ja) 2003-11-12 2004-02-12 Mitsubishi Electric Corp 半導体パワーモジュール
JP5481030B2 (ja) 2008-01-30 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
JP5339800B2 (ja) * 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
JP5633210B2 (ja) * 2010-06-28 2014-12-03 富士通セミコンダクター株式会社 半導体装置
JP5484372B2 (ja) * 2011-02-14 2014-05-07 三菱電機株式会社 半導体モジュール
CN103155386B (zh) * 2011-07-06 2016-08-17 富士电机株式会社 功率半导体器件的电流校正电路和电流校正方法
JP5755533B2 (ja) 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
JP2013165997A (ja) 2013-04-24 2013-08-29 Heiwa Corp 遊技機

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154546A (ja) * 1987-12-10 1989-06-16 Fujitsu Ltd 端子開放検出回路半導体装置
JPH09139461A (ja) * 1995-11-15 1997-05-27 Mitsubishi Electric Corp 半導体パワーモジュール
JPH1131777A (ja) * 1997-07-11 1999-02-02 Mitsubishi Electric Corp リードフレームおよび半導体装置とその製造方法
JP2004117111A (ja) * 2002-09-25 2004-04-15 Toshiba Corp 半導体装置
JP2004127983A (ja) * 2002-09-30 2004-04-22 Mitsubishi Electric Corp 電力用半導体装置
JP2008021796A (ja) * 2006-07-12 2008-01-31 Renesas Technology Corp 半導体装置およびその製造方法
JP2008277433A (ja) * 2007-04-26 2008-11-13 Mitsubishi Electric Corp パワー半導体モジュール
JP2009027883A (ja) * 2007-07-23 2009-02-05 Fuji Electric Device Technology Co Ltd 半導体装置
JP2013055739A (ja) * 2011-09-01 2013-03-21 Mitsubishi Electric Corp 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017034079A (ja) * 2015-07-31 2017-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2018022849A (ja) * 2016-08-05 2018-02-08 ローム株式会社 パワーモジュール及びモータ駆動回路
JP2018186600A (ja) * 2017-04-24 2018-11-22 三菱電機株式会社 半導体装置
JP2019114640A (ja) * 2017-12-22 2019-07-11 三菱電機株式会社 半導体モジュール
WO2019203139A1 (ja) * 2018-04-19 2019-10-24 ローム株式会社 半導体装置
JPWO2019203139A1 (ja) * 2018-04-19 2021-03-18 ローム株式会社 半導体装置
US11227822B2 (en) 2018-04-19 2022-01-18 Rohm Co., Ltd. Semiconductor device
WO2023181498A1 (ja) * 2022-03-23 2023-09-28 株式会社日立パワーデバイス 半導体装置および電力変換装置

Also Published As

Publication number Publication date
DE102014213541A1 (de) 2015-02-12
CN104347611A (zh) 2015-02-11
DE102014213541B4 (de) 2022-10-06
JP6094420B2 (ja) 2017-03-15
US9599655B2 (en) 2017-03-21
US20150042373A1 (en) 2015-02-12
CN104347611B (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
JP6094420B2 (ja) 半導体装置
TWI769202B (zh) 半導體裝置
US20170110395A1 (en) Semiconductor device
JP5921055B2 (ja) 半導体装置
JP5526849B2 (ja) 半導体装置
JP6065979B2 (ja) 半導体装置
JP2017069412A (ja) 半導体装置
US10727213B2 (en) Power semiconductor module and power semiconductor device
US8823054B2 (en) Semiconductor switching device
WO2015029159A1 (ja) 半導体装置
JP6107949B2 (ja) 半導体モジュール
JP2018063993A (ja) 半導体装置及び半導体モジュール
JP6156131B2 (ja) 半導体装置
CN214506902U (zh) 智能功率模块和空调器
CN111742407A (zh) 半导体装置
CN108736740B (zh) 半导体装置
JP4246040B2 (ja) 半導体装置の実装体
JP6483963B2 (ja) 電力変換装置
CN111817536A (zh) 一种智能功率模块
WO2023112743A1 (ja) 電子装置
CN111220838B (zh) 半导体装置
CN213027795U (zh) 一种智能功率模块
JP4869753B2 (ja) インバータ
JP2023094166A (ja) スイッチング素子の出力電圧検出装置
JP2023094167A (ja) スイッチング素子の出力電圧検出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170130

R150 Certificate of patent or registration of utility model

Ref document number: 6094420

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250