JP2015011505A - 電圧検出器、電子機器、および、電圧検出器の制御方法 - Google Patents

Abstract

【課題】電源電圧が一定電圧より高いか否かを正確に検出する【解決手段】電圧検出器は、基準電圧生成部および検出部を具備する。この電圧検出器において、基準電圧生成部は、電源電圧が所定の閾値電圧より高い場合には一定の基準電圧を生成する。また、この電圧検出器において、検出部は、その閾値電圧より所定電位高い電圧を電源電圧が超える場合には、その基準電圧に基づいて電源電圧が規定の電圧より高いか否かを検出して検出結果を出力する。【選択図】図３

Description

本技術は、電圧検出器、電子機器、および、電圧検出器の制御方法に関する。詳しくは、規定電圧以下の電源電圧を検出する電圧検出器、電子機器、および、電圧検出器の制御方法に関する。

近年、電子機器の小型化や省電力化の進展が著しく、電子機器内の各デバイスは、低電圧での正確な動作が要求されることが多い。低電圧での動作を保障するために、電子機器では、一定の規定電圧より電源電圧ＶＤＤが高いか否かを検出する電圧検出器が用いられる。例えば、一定の基準電圧Ｖｒｅｆを生成する基準電圧生成回路とコンパレータとを備える電圧検出器が提案されている（例えば、非特許文献１参照。）。このコンパレータは、基準電圧Ｖｒｅｆおよび規定電圧の比に応じて電源電圧ＶＤＤを分圧し、その分圧した電圧と基準電圧Ｖｒｅｆとを比較することにより、電源電圧ＶＤＤが規定電圧より高いか否かを検出する。

この検出結果に基づいて、電源の切り替え処理やバックアップ処理などを電子機器が行うことにより、規定電圧以下の低電圧における電子機器の正確な動作が保証される。

"Ｓ−８０８ｘｘＣシリーズ"、ｐ２−ｐ２４、[online]、セイコーインスツル株式会社、［平成２５年４月２６日検索］、インターネット＜URL: http://datasheet.sii-ic.com/jp/voltage_detector/S808xxC_J.pdf＞

しかしながら、上述の従来技術では、一定の規定電圧より電源電圧ＶＤＤが高いか否かを正確に検出することができないおそれがある。上述の基準電圧生成回路は、レギュレータなどの素子やバンドギャップリファレンス回路により実現されるが、その素子や回路が正常に動作する最小の電圧Ｖｔｈより電源電圧ＶＤＤが低いと、一定の基準電圧Ｖｒｅｆを生成することができない。一定の基準電圧Ｖｒｅｆが生成されないと、コンパレータは、電源電圧が規定電圧より高いか否かを正確に検出することができないおそれがある。電源電圧ＶＤＤが規定電圧より高いか否かが正確に検出されないと、電子機器が誤動作してしまうことがある。

本技術はこのような状況に鑑みて生み出されたものであり、電源電圧が一定電圧より高いか否かを正確に検出することを目的とする。

本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、電源電圧が所定の閾値電圧より高い場合には一定の基準電圧を生成する基準電圧生成部と、上記閾値電圧より所定電位高い電圧を上記電源電圧が超える場合には上記基準電圧に基づいて上記電源電圧が規定の電圧より高いか否かを検出して検出結果を出力する検出部とを具備する電圧検出器、および、その制御方法である。これにより、電源電圧が閾値電圧より高い場合には一定の基準電圧が生成され、閾値電圧より所定電位高い電圧を電源電圧が超える場合には基準電圧に基づいて電源電圧が規定の電圧より高いか否かが検出されるという作用をもたらす。

また、この第１の側面において、前記閾値電圧より所定電位高い電圧を前記電源電圧が超える場合には前記検出部の検出動作を有効にする制御信号を前記検出部に供給する検出制御部をさらに具備し、上記検出部は、上記制御信号により上記検出動作が有効とされた場合には上記基準電圧に基づいて上記電源電圧が上記規定の電圧より高いか否かを検出して上記検出結果を出力してもよい。これにより、閾値電圧より所定電位高い電圧を電源電圧が超える場合には制御信号により検出部の検出動作が有効になるという作用をもたらす。

また、この第１の側面において、上記検出部は、上記基準電圧と上記規定の電圧との比に応じて上記電源電圧を分圧する分圧部と、上記制御信号により上記検出動作が有効とされた場合には上記分圧した電源電圧と上記基準電圧とを比較して当該比較した結果を上記検出結果として出力する比較部とを備えてもよい。これにより、基準電圧と規定の電圧との比に応じて分圧された電源電圧と基準電圧とが比較されるという作用をもたらす。

また、この第１の側面において、上記検出制御部は、電圧降下前の上記電源電圧と電圧降下後の上記電源電圧との間の電位差が上記閾値電圧となるまで上記電源電圧を降下させる電圧降下部と、上記降下した上記電源電圧が上記所定電位よりも高い場合には上記検出動作を有効にする上記制御信号を生成する制御信号生成部とを備えてもよい。これにより、電源電圧が降下し、降下した電源電圧が所定電位よりも高い場合には検出部が有効になるという作用をもたらす。

また、この第１の側面において、上記電圧降下部は、上記電源電圧に直列に接続されたダイオードおよびインピーダンスにより上記電源電圧を降下させてもよい。これにより、ダイオードおよびインピーダンスにより電源電圧が降下するという作用をもたらす。

また、この第１の側面において、上記電圧降下部は、上記電源電圧に直列に接続されたトランジスタおよびインピーダンスにより上記電源電圧を降下させてもよい。これにより、トランジスタおよびインピーダンスにより電源電圧が降下するという作用をもたらす。

また、本技術の第２の側面は、電源電圧が所定の閾値電圧より高い場合には一定の基準電圧を生成する基準電圧生成部と、上記閾値電圧より所定電位高い電圧を上記電源電圧が超える場合には上記基準電圧に基づいて上記電源電圧が規定の電圧より高いか否かを検出して検出結果を出力する検出部と、上記検出結果に基づいて所定の処理を実行する処理部とを具備する電子機器である。これにより、電源電圧が閾値電圧より高い場合には一定の基準電圧が生成され、閾値電圧より所定電位高い電圧を電源電圧が超える場合には基準電圧に基づいて電源電圧が規定の電圧より高いか否かが検出されるという作用をもたらす。

本技術によれば、電源電圧が一定電圧より高いか否かを正確に検出することができるという優れた効果を奏し得る。

第１の実施の形態における電子機器の一構成例を示すブロック図である。 第１の実施の形態における制御部の一構成例を示すブロック図である。 第１の実施の形態における電圧検出器の一構成例を示すブロック図である。 第１の実施の形態における基準電圧生成部の一構成例を示す回路図である。 第１の実施の形態におけるダイオードのＶ−Ｉ特性と電源電圧および基準電圧の関係とを示すグラフである。 第１の実施の形態における検出制御部の一構成例を示す回路図である。 第１の実施の形態における入力電圧、制御信号および電源電圧の関係の一例を示すグラフである。 第１の実施の形態における比較部の一構成例を示す回路図である。 第１の実施の形態におけるバッファの一構成例を示す回路図である。 第１の実施の形態における比較部の動作の一例を示す図である。 第１の実施の形態における検出結果と電源電圧との関係の一例を示すグラフである。 第１の実施の形態における電子機器の動作の一例を示すフローチャートである。 第２の実施の形態における検出制御部の一構成例を示す回路図である。

以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（ダイオードで降下させた電源電圧が所定電位よりも高い場合に検出動作を有効にする例）
２．第２の実施の形態（トランジスタで降下させた電源電圧が所定電位よりも高い場合に検出動作を有効にする例）

＜１．第１の実施の形態＞
［電子機器の構成例］
図１は、実施の形態における第１の実施の形態における電子機器１００の一構成例を示すブロック図である。この電子機器１００は、主電源供給部１１０、予備電源供給部１２０および制御部２００を備える。

主電源供給部１１０は、主電源を供給するものである。主電源供給部１１０は、例えば、交流の外部電源を受電し、その外部電源を直流に変換し、その直流の電源を主電源として制御部２００へ信号線１１９を介して供給する。

予備電源供給部１２０は、予備電源を供給するものである。ここで、予備電源は、主電源の電源電圧ＶＤＤが規定電圧Ｖｄｅｆ以下になった場合に主電源の代わりに供給される電源である。ここで、規定電圧Ｖｄｅｆは、例えば、電子機器１００が正確に動作することが保障される最低動作電圧である。予備電源供給部１２０は、例えば、二次電池を備え、その二次電池に蓄積された電力を予備電源として制御部２００へ信号線１２９を介して供給する。

制御部２００は、電子機器１００全体を制御するものである。この制御部２００は、主電源の電源電圧ＶＤＤが規定電圧Ｖｄｅｆより高いか否かを検出する。電源電圧ＶＤＤが規定電圧Ｖｄｅｆ以下になった場合には、制御部２００は、電源の供給元の切り替え処理や、特定のデータのバックアップ処理などの所定の処理を実行する。

［制御部の構成例］
図２は、第１の実施の形態における制御部２００の一構成例を示すブロック図である。この制御部２００は、電源切替スイッチ２１０、電圧検出器３００、主電源側低損失レギュレータ２２０、ＣＰＵ（Central Processing Unit）２３０およびメインメモリ２４０を備える。また、制御部２００は、予備電源側低損失レギュレータ２５０、リアルタイムクロック２６０、電源管理ユニット２７０、電源切替スイッチ２８０およびバックアップメモリ２９０を備える。

電源切替スイッチ２１０は、電源の供給元を切り替えるものである。この電源切替スイッチ２１０は、２つの入力端子と１つの出力端子とを備える。２つの入力端子の一方は、信号線１１９を介して主電源供給部１１０に接続され、他方は信号線１２９を介して予備電源供給部１２０に接続される。また、電源切替スイッチ２１０の出力端子は、予備電源側低損失レギュレータ２５０に接続される。電源切替スイッチ２１０は、電圧検出器３００からの検出結果ＯＵＴに従って予備電源側低損失レギュレータ２５０への電源の供給元を切り替える。

ここで、検出結果ＯＵＴは、電源電圧ＶＤＤが規定電圧Ｖｄｅｆより高いか否かを検出した結果を示す信号である。この検出結果ＯＵＴには、例えば、電源電圧ＶＤＤが規定電圧Ｖｄｅｆより高い場合にハイレベルが設定され、そうでない場合にローレベルが設定される。電源切替スイッチ２１０は、検出結果ＯＵＴがハイレベルである場合に電源の供給元を主電源に切り替え、ローレベルである場合に予備電源に切り替える。

電圧検出器３００は、電源電圧ＶＤＤが規定電圧Ｖｄｅｆより高いか否かを検出するものである。この電圧検出器３００は、検出した結果を検出結果ＯＵＴとして電源切替スイッチ２１０、ＣＰＵ２３０および電源管理ユニット２７０に信号線３０９を介して供給する。

主電源側低損失レギュレータ２２０は、主電源に基づいて、出力電圧を一定に制御するものである。この主電源側低損失レギュレータ２２０は、主電源から一定の出力電圧を生成してＣＰＵ２３０、メインメモリ２４０および電源切替スイッチ２８０に供給する。

ＣＰＵ２３０は、制御部２００全体を制御するものである。このＣＰＵ２３０は、電圧検出器３００から検出結果ＯＵＴを受け取る。電源電圧ＶＤＤが規定電圧Ｖｄｅｆ以下である場合には、ＣＰＵ２３０は、データのバックアップ処理やリセット処理などの所定の処理を実行する。バックアップ処理においてＣＰＵ２３０は、バックアップ対象のデータをバックアップメモリ２９０に記憶させる。なお、電源切替スイッチ２１０およびＣＰＵ２３０を備える回路は、特許請求の範囲に記載の処理部の一例である。

メインメモリ２４０は、ＣＰＵ２３０において実行されるプログラムや、処理に必要になるデータを一時的に記憶するための作業領域として用いられる。プログラムを記憶する領域をフラッシュＲＯＭ（Read Only memory）により構成し、処理に必要になるデータを一次記憶する領域をＲＡＭ(Random Access Memory)により構成してもよい。

予備電源側低損失レギュレータ２５０は、主電源または予備電源に基づいて、出力電圧を一定に制御するものである。この予備電源側低損失レギュレータ２５０は、予備電源から一定の出力電圧を生成してリアルタイムクロック２６０、電源管理ユニット２７０および電源切替スイッチ２８０に供給する。

リアルタイムクロック２６０は、主電源または予備電源が供給されると駆動して、現在時刻を示す現在時刻データを生成するものである。

電源管理ユニット２７０は、制御部２００内のデバイスへの供給電圧を制御するものである。この電源管理ユニット２７０は、電圧検出器３００から検出結果ＯＵＴを受け取る。電源電圧ＶＤＤが規定電圧Ｖｄｅｆ以下である場合に電源管理ユニット２７０は、電源切替スイッチ２８０を制御してバックアップメモリ２９０への電源の供給元を主電源から予備電源へ切り替えさせる。

電源切替スイッチ２８０は、電源の供給元を切り替えるものである。この電源切替スイッチ２８０は、２つの入力端子と１つの出力端子とを備える。２つの入力端子の一方は、主電源側低損失レギュレータ２２０に接続され、他方は予備電源側低損失レギュレータ２５０に接続される。また、電源切替スイッチ２８０の出力端子は、バックアップメモリ２９０に接続される。電源切替スイッチ２１０は、電源管理ユニット２７０の制御に従ってバックアップメモリ２９０への電源の供給元を切り替える。

バックアップメモリ２９０は、バックアップ対象のデータを記憶するものである。

［電圧検出器の構成例］
図３は、第１の実施の形態における電圧検出器３００の一構成例を示すブロック図である。この電圧検出器３００は、電源端子３０１、接地端子３０２、出力端子３０３、検出制御部３１０、基準電圧生成部３２０および検出部３３０を備える。検出部３３０は、抵抗３４０、抵抗３４１および比較部３５０を備える。

電源端子３０１は、主電源供給部１１０に接続され、電源電圧ＶＤＤが印加される端子である。接地端子３０２は、接地電圧ＶＳＳが印加される端子である。この接地電圧ＶＳＳの電位は、例えば、規定電圧Ｖｄｅｆより低いものとする。出力端子３０３は、電源切替スイッチ２１０に接続される端子である。

基準電圧生成部３２０は、電源電圧ＶＤＤが閾値電圧Ｖｔｈより高い場合には一定の基準電圧Ｖｒｅｆを生成するものである。基準電圧生成部３２０は、基準電圧Ｖｒｅｆを検出部３３０に信号線３２９を介して供給する。

検出制御部３１０は、検出部３３０を制御するものである。この検出制御部３１０は、閾値電圧Ｖｔｈより所定電位Ｖ_ｄｉｆｆ高い電圧を電源電圧ＶＤＤが超える場合には、検出部３３０の検出動作を有効（イネーブル）にする制御信号ＥＮを生成する。電源電圧ＶＤＤがＶｔｈ＋Ｖ_ｄｉｆｆ以下である場合には、検出制御部３１０は、検出動作を無効（ディセーブル）にする制御信号ＥＮを生成する。検出制御部３１０は、その制御信号ＥＮを検出部３３０に信号線３１９を介して供給する。例えば、制御信号ＥＮには、イネーブルにする場合にローレベルが設定され、ディセーブルにする場合にハイレベルが設定される。

検出部３３０は、電源電圧ＶＤＤがＶｔｈ＋Ｖ_ｄｉｆｆより高い場合には、基準電圧Ｖ_ｒｅｆに基づいて電源電圧ＶＤＤが規定電圧Ｖｄｅｆより高いか否かを検出するものである。この検出部３３０は、抵抗３４０および３４１と、比較部３５０とを備える。

抵抗３４０および３４１は、電源端子３０１と接地端子３０２との間において直列に接続されている。また、抵抗３４０および３４１の接続点は、信号線３４９を介して比較部３５０の入力端子に接続される。この接続点の電圧である検出対象電圧Ｖｄｅｔは、抵抗３４０の抵抗値Ｒｕと３４１の抵抗値Ｒｄとの比により電源電圧ＶＤＤを分圧したものである。具体的には、検出対象電圧Ｖｄｅｔは、次式により求められる。

Ｖｄｅｔ＝Ｒｕ×ＶＤＤ／（Ｒｕ＋Ｒｄ） ・・・式１
上式において、電源電圧ＶＤＤおよび検出対象電圧Ｖｄｅｔの単位は、例えばボルト（Ｖ）であり、抵抗値ＲｕおよびＲｄの単位は、例えばオーム（Ω）である。

ここで、抵抗値ＲｕおよびＲｄの各々は、次式を満たす値に設定されるものとする。
Ｖｒｅｆ＝Ｒｕ×Ｖｄｅｆ／（Ｒｕ＋Ｒｄ） ・・・式２
上式において、規定電圧Ｖｄｅｆおよび基準電圧Ｖｒｅｆの単位は、例えばボルト（Ｖ）である。

なお、抵抗３４０および３４１を備える回路は、特許請求の範囲に記載の分圧部の一例である。

比較部３５０は、電源電圧ＶＤＤを分圧した電圧（Ｖｄｅｔ）と基準電圧Ｖｒｅｆとを比較するものである。式１および式２より、検出対象電圧Ｖｄｅｔと基準電圧Ｖｒｅｆとを比較した比較結果は、電源電圧ＶＤＤと規定電圧Ｖｄｅｆとを比較した結果に相当する。比較部３５０は、検出対象電圧Ｖｄｅｔと基準電圧Ｖｒｅｆとの比較結果を検出結果ＯＵＴとして電源切替スイッチ２１０に出力する。

このように、電源電圧ＶＤＤを分圧して基準電圧Ｖｒｅｆと比較することにより、基準電圧Ｖｒｅｆを変えなくとも、分圧比を変更するだけで、容易に規定電圧Ｖｄｅｆを変えることができる。

［基準電圧生成部の構成例］
図４は、第１の実施の形態における基準電圧生成部３２０の一構成例を示すブロック図である。この基準電圧生成部３２０は、抵抗３２１、３２２、３２４および３２７と、ダイオード３２３および３２５と、オペアンプ３２６とを備える。

抵抗３２１、抵抗３２２およびダイオード３２３は、電源端子３０１と接地端子３０２との間において直列に接続される。抵抗３２４およびダイオード３２５は、電源電圧ＶＤＤと接地電圧ＶＳＳとの間において直列に接続される。

ここで、ダイオード３２３および３２５は順方向接続される。言い換えれば、ダイオード３２３および３２５のアノードは、電源端子３０１側に接続され、カソードは接地端子３０２に接続される。また、これらのダイオードの順方向電圧とＶ−Ｉ特性とは同一であるものとする。

そして、抵抗３２１、抵抗３２２およびダイオード３２３からなる回路と、抵抗３２４およびダイオード３２５からなる回路とは、電源端子３０１と接地端子３０２との間において並列に接続される。また、抵抗３２７の一端はオペアンプ３２７の出力端子に接続され、他端は抵抗３２１および３２４の電源側の端子に接続される。

また、抵抗３２１と抵抗３２２との接続点はオペアンプ３２６の反転入力端子（−）に接続され、抵抗３２４とダイオード３２５との接続点は、オペアンプ３２６の非反転入力端子（＋）に接続される。

オペアンプ３２６は、反転入力端子（−）と非反転入力端子（＋）との電位差を増幅するものである。このオペアンプ３２６の出力端子は、抵抗３２７と、比較部３５０とに接続される。この接続により、オペアンプ３２６の出力電流は、抵抗３２７を介して抵抗３２１および３２４に帰還する。

電源電圧ＶＤＤがダイオード３２３および３２５の順方向電圧よりも高いと、これらのダイオードに順方向の電流が流れる。そして、その電流が多くなるほど、反転入力端子（−）の電圧Ｖ_＋と非反転入力端子（＋）の電圧Ｖ₋とが高くなる。ただし、電流の増加に対して電圧Ｖ_＋の変化量は比較的少ない。一方、電圧Ｖ₋の変化量は、抵抗３２２があるために比較的多い。

オペアンプ３２６は、出力電流を帰還させているため、電源電圧ＶＤＤが所定の閾値電圧Ｖｔｈより高い場合において、反転入力端子（−）の電圧Ｖ_＋と非反転入力端子（＋）の電圧Ｖ₋とが同一になる。反転入力端子（−）の電圧Ｖ_＋と非反転入力端子（＋）の電圧Ｖ₋とが同一になると、オペアンプ３２６の出力端子の電圧は、次の式１により表される基準電圧Ｖｒｅｆとなる。
Ｖｒｅｆ＝Ｖｆ＋Ｋ×Ｖ_Ｔ ・・・式３

上式においてＫは次の式４により表される定数である。Ｖ_Ｔは次の式５により表される熱電圧であり、単位は例えばボルト（Ｖ）である。
Ｋ＝Ｒ_２／Ｒ_３×ｌｎ（Ｒ_２／Ｒ_１） ・・・式４
Ｖ_Ｔ＝ｋ×Ｔ／ｑ ・・・式５

ここで、式４においてＲ_１は、抵抗３２４の抵抗値であり、Ｒ_２は抵抗３２１の抵抗値であり、Ｒ_３は、抵抗３２２の抵抗値である。これらＲ_１、Ｒ_２およびＲ_３の単位は例えばオーム（Ω）である。

また、式５においてｋはボルツマン定数であり、約１．３８×１０^-23ジュール毎ケルビン（Ｊ／Ｋ）である。Ｔは絶対温度であり、単位は例えば、ケルビン（Ｋ）である。ｑは、電気素量であり、約１．６０×１０^-19クーロン（Ｃ）である。

式３は、基準電圧Ｖｒｅｆが、ダイオード３２３の特性と抵抗の値とにより決定される一定の電圧であることを示す。この基準電圧Ｖｒｅｆは、半導体のバンドギャップ電圧に依存した値となる。このように、バンドギャップ電圧に依存した一定の基準電圧を生成する回路は、バンドギャップリファレンス回路と呼ばれる。

なお、基準電圧生成部３２０は、バンドギャップリファレンス回路を備える構成としているが、一定の基準電圧Ｖｒｅｆを生成することができるのであれば、この構成に限定されない。例えば、基準電圧生成部３２０は、閾値電圧Ｖｔｈより高い電源電圧ＶＤＤにおいて基準電圧Ｖｒｅｆを生成するレギュレータを備える構成であってもよい。

図５は、第１の実施の形態におけるダイオード３２３のＶ−Ｉ特性と電源電圧および基準電圧の関係とを示すグラフである。図５におけるａは、ダイオード３２３のＶ−Ｉ特性を示すグラフである。同図のａにおいて縦軸はダイオード３２３に流れる電流Ｉであり、横軸はダイオード３２３に印加される電圧Ｖである。正の電圧Ｖは順方向バイアスを示し、負の電圧Ｖは逆方向バイアスを示す。同図のａに示すように、電圧Ｖが順方向電圧（例えば、０．８０Ｖ）より高くなると、ダイオード３２３において、順方向の電流Ｉが流れる。ダイオード３２５のＶ−Ｉ特性は、ダイオード３２３と同様である。

図５におけるｂは、電源電圧ＶＤＤと、基準電圧Ｖｒｅｆとの関係の一例を示すグラフである。同図のｂにおいて縦軸は基準電圧Ｖｒｅｆであり、横軸は電源電圧ＶＤＤである。同図のｂに示すように、電源電圧ＶＤＤを徐々に上げていくと、電源電圧ＶＤＤが、ダイオード３２３の順方向電圧より高くなったときに基準電圧Ｖｒｅｆは上昇を開始する。そして、その順方向電圧より高い閾値電圧Ｖｔｈ（例えば、１．００Ｖ）を電源電圧ＶＤＤが超える場合には、電源電圧ＶＤＤに関わらず、基準電圧Ｖｒｅｆは、一定の電圧（例えば、１．２０Ｖ）となる。

［検出制御部の構成例］
図６は、第１の実施の形態における検出制御部３１０の一構成例を示す回路図である。この検出制御部３１０は、ダイオード３１１と、抵抗３１２および３１３と、インバータ３１４とを備える。

ダイオード３１１のアノードは電源端子３０１に接続され、カソードは抵抗３１２に接続される。抵抗３１２および３１３は、ダイオード３１１に直列に接続され、抵抗３１２および３１３の接続点は、インバータ３１４の入力端子に接続される。

ダイオード３１１の順方向電圧は、基準電圧生成部３２０内のダイオード３２３と同一であることが望ましい。ダイオード３１１の順方向電圧が、基準電圧生成部３２０内のダイオード３２３と同一でない場合であっても、その順方向電圧は、閾値電圧Ｖｔｈ以下であるものとする。抵抗３１２および３１３の各々の抵抗値は、その接続点の電圧降下量が、閾値電圧Ｖｔｈになるように調整される。

インバータ３１４は、入力信号を反転するものである。このインバータ３１４は、抵抗３１２および３１３の接続点の入力電圧Ｖ_ｄｒｏｐが所定電位Ｖ_ｄｉｆｆよりも高い場合にはローレベル（イネーブル）の制御信号ＥＮを比較部３５０に供給する。一方、入力電圧Ｖ_ｄｒｏｐが所定電位Ｖ_ｄｉｆｆ以下の場合には、インバータ３１４は、ハイレベル（ディセーブル）制御信号ＥＮを比較部３５０に供給する。なお、インバータ３１４は、特許請求の範囲に記載の制御信号生成部の一例である。

入力電圧Ｖ_ｄｒｏｐは電源電圧ＶＤＤを閾値電圧Ｖｔｈだけ降下させたものであるから、この入力電圧Ｖ_ｄｒｏｐが所定電位Ｖ_ｄｉｆｆよりも高い場合、すなわち電源電圧ＶＤＤがＶｔｈ＋Ｖ_ｄｉｆｆより高い場合にイネーブルの制御信号ＥＮが生成される。

この検出制御部３１０は、主電源からの枝電流一本の追加で実現することができるため、実装が容易である。また、検出制御部３１０は、簡易な構成であるため検出制御部３１０の消費電流は少ない。また、検出制御部３１０は、二次電池などの予備電源からの電流を必要としないため、予備電源の電力消費を抑えることができる。

図７は、第１の実施の形態における入力電圧Ｖ_ｄｒｏｐ、制御信号ＥＮおよび電源電圧ＶＤＤの関係の一例を示すグラフである。同図におけるａは、入力電圧Ｖ_ｄｒｏｐと電源電圧ＶＤＤとの関係の一例を示すグラフである。同図のａにおいて縦軸は、入力電圧Ｖ_ｄｒｏｐであり、横軸は電源電圧ＶＤＤである。同図のａに示すように、電源電圧ＶＤＤが、ダイオードの順方向電圧（例えば、０．８０Ｖ）以下の場合には、入力電圧Ｖ_ｄｒｏｐはローレベルとなる。また、電源電圧ＶＤＤが、ダイオードの順方向電圧より高いと、電源電圧ＶＤＤの上昇に伴って入力電圧Ｖ_ｄｒｏｐが高くなる。そして、電源電圧ＶＤＤがＶｔｈ＋Ｖ_ｄｉｆｆであるときに、入力電圧Ｖ_ｄｒｏｐは、反転閾値電圧Ｖｉｎｖになる。入力電圧Ｖ_ｄｒｏｐが反転閾値電圧Ｖｉｎｖより高いと、インバータ３１４は、ローレベル（イネーブル）の制御信号ＥＮを供給し、そうでない場合には電源電圧ＶＤＤに応じたレベルの制御信号ＥＮを比較部３５０に供給する。

図７におけるｂは、制御信号ＥＮおよび電源電圧ＶＤＤの関係の一例を示すグラフである。同図のｂにおいて縦軸は、制御信号ＥＮであり、横軸は電源電圧ＶＤＤである。電源電圧ＶＤＤがＶｔｈ＋Ｖ_ｄｉｆｆより高い場合には、入力電圧Ｖ_ｄｒｏｐが反転閾値電圧Ｖｉｎｖより高いために、インバータ３１４は、ローレベル（イネーブル）の制御信号ＥＮを生成する。一方、電源電圧ＶＤＤがＶｔｈ＋Ｖ_ｄｉｆｆより高い場合には、インバータ３１４は、電源電圧ＶＤＤに応じたレベルの制御信号ＥＮを生成する。

ここで、電源電圧ＶＤＤが電圧Ｖ_Ｌより高い場合には、後段の比較部３５０において制御信号ＥＮはハイレベル（ディセーブル）の信号として扱われる。一方、電源電圧ＶＤＤが電圧Ｖ_Ｌ以下である場合には、制御信号ＥＮはローレベル（イネーブル）の信号として扱われる。ただし、電源電圧ＶＤＤが電圧Ｖ_Ｌ以下である場合には、制御信号ＥＮがローレベルであっても例外的に比較部３５０の検出機能が無効とされる。電源電圧ＶＤＤが電圧Ｖ_Ｌ以下の場合に無効にする構成については、図９において後述する。

［比較部の構成例］
図８は、第１の実施の形態における比較部３５０の一構成例を示す回路図である。この比較部３５０は、コンパレータ３５１、制御スイッチ３５２およびバッファ３６０を備える。

コンパレータ３５１は、検出対象電圧Ｖｄｅｔと基準電圧Ｖｒｅｆとを比較するものである。コンパレータ３５１の非反転入力端子（＋）には検出対象電圧Ｖｄｅｔが入力され、反転入力端子（−）には基準電圧Ｖｒｅｆが入力される。また、コンパレータ３５１の出力端子は、制御スイッチ３５２およびバッファ３６０の入力端子に接続される。

コンパレータ３５１は、次の式６に基づいて比較結果ＣＯＭＰを出力する。
ＣＯＭＰ＝ＶＤＤ×ｓｇｎ（Ｖ_＋−Ｖ₋） ・・・式６

上式において、Ｖ_＋は、非反転入力端子（＋）の電圧、すなわち検出対象電圧Ｖｄｅｔである。Ｖ₋は、反転入力端子（−）の電圧、すなわち基準電圧Ｖｒｅｆである。また、ｓｇｎ（Ａ−Ｂ）は、Ａ＞Ｂの場合に「１」を返し、そうでない場合に「０」を返す関数である。

式６より、検出対象電圧Ｖｄｅｔが基準電圧Ｖｒｅｆより高い場合には、電源電圧ＶＤＤ（すなわち、ハイレベル）の検出結果ＯＵＴが出力され、そうでない場合にはローレベルの比較結果ＣＯＭＰが出力される。

制御スイッチ３５２は、制御信号ＥＮに従って、線路を開閉するものである。この制御スイッチ３５２は２つの端子を有し、その一方はコンパレータ３５１およびバッファ３６０に接続され、他方は接地端子３０２に接続される。制御スイッチ３５２は、制御信号ＥＮがハイレベル（ディセーブル）である場合に閉状態に移行し、ローレベル（イネーブル）である場合に開状態に移行する。

バッファ３６０は、制御スイッチ３５２の制御に従って検出結果ＯＵＴを出力するものである。バッファ３６０は、電源端子３０１および接地端子３０２に接続される。また、バッファ３６０の入力端子はコンパレータ３５１および制御スイッチ３５２に接続され、出力端子は出力端子３０３に接続される。

制御信号ＥＮがイネーブル、すなわち制御スイッチ３５２が開状態である場合には、バッファ３６０は、比較結果ＣＯＭＰをそのまま検出結果ＯＵＴとして出力端子から出力する。一方、制御信号ＥＮがディセーブル、すなわち制御スイッチ３５２が閉状態である場合には、バッファ３６０の入力端子の電位が接地電圧ＶＳＳと同一となる。このため、バッファ３６０は、コンパレータ３５１における比較結果ＣＯＭＰに関わらず、ローレベルの信号を検出結果ＯＵＴとして出力する。

［バッファの構成例］
図９は、第１の実施の形態におけるバッファ３６０の一構成例を示す回路図である。このバッファ３６０は、抵抗３６１および３６４と、トランジスタ３６２、３６３、３６５および３６６とを備える。トランジスタ３６２および３６５として、例えば、ｐ型ＭＯＳ（metal-oxide-semiconductor）トランジスタが用いられる。また、トランジスタ３６３および３６６として、例えば、ｎ型ＭＯＳトランジスタが用いられる。

抵抗３６１の一端は、電源端子３０１に接続され、他端はトランジスタ３６２のソースに接続される。トランジスタ３６２および３６３は、抵抗３６１と接地端子３０２との間において直列に接続され、それらのゲートに比較結果ＣＯＭＰが入力される。また、トランジスタ３６２および３６３の接続点は、抵抗３６４と、トランジスタ３６５および３６６のゲートとに接続される。

抵抗３６４の一端は、電源端子３０１に接続され、他端はトランジスタ３６２および３６３の接続点とトランジスタ３６５および３６６のゲートとに接続される。トランジスタ３６５および３６６は、電源端子３０１と接地端子３０２との間において直列に接続される。また、トランジスタ３６５および３６６の接続点は、出力端子３０２に接続される。

この構成により、トランジスタ３６２および３６３は、比較結果ＣＯＭＰを反転し、トランジスタ３６５および３６６は、反転された比較結果ＣＯＭＰをさらに反転して、検出結果ＯＵＴとして出力する。ただし、電源電圧ＶＤＤが電圧Ｖ_Ｌ以下である場合には、抵抗３６４により、トランジスタ３６５および３６６の接続点の電圧（検出結果ＯＵＴ）が非常に小さな値となる。このため、バッファ３６０は、比較結果ＣＯＭＰの値に関わらず、ローレベルの検出結果ＯＵＴを出力する。

図１０は、第１の実施の形態における比較部３５０の動作の一例を示す図である。電源電圧ＶＤＤが閾値電圧Ｖｔｈ以下である場合には、検出制御部３１０は、ディセーブルの制御信号ＥＮを生成する。この場合、比較部３５０は、制御信号ＥＮに従って検出動作を無効にし、電源電圧ＶＤＤが規定電圧Ｖｄｅｆ以下であることを示すローレベルの検出結果ＯＵＴを出力する。

また、電源電圧ＶＤＤが閾値電圧Ｖｔｈより高く、Ｖｔｈ＋Ｖ_ｄｉｆｆ以下である場合には、検出制御部３１０は、ディセーブルの制御信号ＥＮを生成し、基準電圧生成部３２０は一定の基準電圧Ｖｒｅｆを生成する。この場合も、比較部３５０は、制御信号ＥＮに従ってローレベルの検出結果ＯＵＴを出力する。

また、電源電圧ＶＤＤがＶｔｈ＋Ｖ_ｄｉｆｆより高く、規定電圧Ｖｄｅｆ以下である場合には、検出制御部３１０は、イネーブルの制御信号ＥＮを生成し、基準電圧生成部３２０は一定の基準電圧Ｖｒｅｆを生成する。この場合、比較部３５０は、制御信号ＥＮに従って検出動作を有効にし、電源電圧ＶＤＤが規定電圧Ｖｄｅｆ以下であることを示すローレベルの検出結果ＯＵＴを出力する。

また、電源電圧ＶＤＤが規定電圧Ｖｄｅｆより高い場合には、検出制御部３１０は、イネーブルの制御信号ＥＮを生成し、基準電圧生成部３２０は一定の基準電圧Ｖｒｅｆを生成する。この場合、比較部３５０は、制御信号ＥＮに従って検出動作を有効にし、電源電圧ＶＤＤが規定電圧Ｖｄｅｆより高いことを示すハイレベルの検出結果ＯＵＴを出力する。

このように、基準電圧生成部３２０は、電源電圧ＶＤＤが閾値電圧Ｖｔｈより高い場合に一定の基準電圧Ｖｒｅｆを生成する。一方、検出制御部３１０は、電源電圧ＶＤＤがＶｔｈ＋Ｖ_ｄｉｆｆより高い場合にイネーブルの制御信号ＥＮを生成する。このため、検出部３３０の検出動作が有効にされる電源電圧ＶＤＤ（Ｖｔｈ＋Ｖ_ｄｉｆｆ）において、必ず、一定の基準電圧Ｖｒｅｆが生成される。逆に、一定の基準電圧Ｖｒｅｆが生成されていない電源電圧ＶＤＤ（≦Ｖｔｈ）においては、検出部３３０の検出動作が無効に設定される。このため、電源電圧ＶＤＤが閾値電圧Ｖｔｈ以下の場合であっても正確な検出結果ＯＵＴが出力される。

図１１は、第１の実施の形態における検出結果ＯＵＴと電源電圧ＶＤＤとの関係の一例を示すグラフである。同図における縦軸は検出結果ＯＵＴであり、横軸は電源電圧ＶＤＤである。電源電圧ＶＤＤがＶｔｈ＋Ｖ_ｄｉｆｆ以下である場合には、ディセーブルの制御信号ＥＮが検出部３３０に入力される。この場合、検出部３３０は、ローレベルの検出結果ＯＵＴを出力する。

一方、電源電圧ＶＤＤがＶｔｈ＋Ｖ_ｄｉｆｆより高い場合には、イネーブルの制御信号ＥＮと一定の基準電圧Ｖｒｅｆとが検出部３３０に入力される。この場合、検出部３３０は、基準電圧Ｖｒｅｆに基づいて電源電圧ＶＤＤと規定電圧Ｖｄｅｆとを比較する。電源電圧ＶＤＤが規定電圧Ｖｄｅｆ以下であれば、検出部３３０はローレベルの検出結果ＯＵＴを出力する。電源電圧ＶＤＤが規定電圧Ｖｄｅｆより高ければ、検出部３３０はハイレベルの検出結果ＯＵＴを出力する。

［電子機器の動作例］
図１２は、第１の実施の形態における電子機器１００の動作の一例を示すフローチャートである。この動作は、例えば、電子機器１００に主電源が投入されたときに開始する。電子機器１００は、主電源の電源電圧ＶＤＤが閾値電圧Ｖｔｈより高いか否かを判断する（ステップＳ９０１）。電源電圧ＶＤＤが閾値電圧Ｖｔｈより高い場合には（ステップＳ９０１：Ｙｅｓ）、電子機器１００内の基準電圧生成部３２０は、一定の基準電圧Ｖｒｅｆを生成する（ステップＳ９０２）。

ステップＳ９０２の後、電子機器１００内の検出制御部３１０は、電源電圧ＶＤＤがＶｔｈ＋Ｖ_ｄｉｆｆより高いか否かを判断する（ステップＳ９０３）。電源電圧ＶＤＤがＶｔｈ＋Ｖ_ｄｉｆｆより高い場合には（ステップＳ９０３：Ｙｅｓ）、検出制御部３１０は、イネーブルの制御信号ＥＮを出力する。このイネーブルの制御信号ＥＮにより電子機器１００内の検出部３３０の検出動作は有効になり、検出部３３０は、検出対象電圧Ｖｄｅｔが基準電圧Ｖｒｅｆより高いか否か、すなわち電源電圧ＶＤＤが規定電圧Ｖｄｅｆより高いか否かを判断する（ステップＳ９０４）。検出対象電圧Ｖｄｅｔが基準電圧Ｖｒｅｆより高い場合には（ステップＳ９０４：Ｙｅｓ）、電子機器１００はステップＳ９０１に戻る。

電源電圧ＶＤＤがＶｔｈ＋Ｖ_ｄｉｆｆ以下の場合（ステップＳ９０３：Ｎｏ）、または、電源電圧ＶＤＤが閾値電圧Ｖｔｈ以下の場合（ステップＳ９０１：Ｎｏ）、検出制御部３１０は、ディセーブルの制御信号ＥＮを出力する。このディセーブルの制御信号ＥＮにより電子機器１００内の検出部３３０の検出動作は無効になり、検出結果はローレベルになる。また、検出対象電圧Ｖｄｅｔが基準電圧Ｖｒｅｆ以下の場合も（ステップＳ９０４：Ｎｏ）、検出結果はローレベルとなる。このローレベルの検出結果に基づいて電源切替スイッチ２１０は、電源の供給元を主電源から予備電源に切り替える（ステップＳ９０５）。また、電子機器１００は、所定のバックアップ処理を実行する（ステップＳ９０６）。ステップＳ９０６の後、電子機器１００は動作を終了する。

このように、本技術の第１の実施の形態によれば、電子機器は、閾値電圧より所定電位高い電圧を電源電圧が超える場合には基準電圧に基づいて電源電圧が規定電圧より高いか否かを検出するため、規定電圧より高い電源電圧を正確に検出することができる。これにより、規定電圧以下の低電圧において機器が誤動作することを防止することができる。

＜２．第２の実施の形態＞
［検出制御部の構成例］
第１の実施の形態では、検出制御部３１０は、ダイオードにより電源電圧ＶＤＤを電圧降下していたが、ダイオードの代わりにトランジスタを用いて電源電圧を降下させてもよい。第２の実施の形態の検出制御部３１０は、ダイオードの代わりにトランジスタを用いて電源電圧を降下させる点において第１の実施の形態と異なる。

図１３は、第２の実施の形態における検出制御部３１０の一構成例を示す回路図である。第２の実施の形態の検出制御部３１０は、ダイオード３１１の代わりにトランジスタ３１５を備える点において第１の実施の形態と異なる。トランジスタ３１５として、例えば、ＮＰＮ型のバイポーラトランジスタが用いられる。

トランジスタ３１５のベースおよびコレクタは、電源端子３０１に接続され、エミッタは、抵抗３１２に接続される。言い換えれば、トランジスタ３１５は、ダイオード接続されている。トランジスタ３１５のエミッターベース間の端子間の電圧降下量は、基準電圧生成部３２０内のダイオード３２３の順方向電圧と同一であることが望ましい。なお、検出制御部３１０は、ダイオードやトランジスタ以外の素子を用いて、電源電圧ＶＤＤを降下させてもよい。

このように、第２の実施の形態によれば、電子機器１００は、ダイオードの代わりにトランジスタを用いて電源電圧を降下させることができる。

なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。

また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。

なお、本技術は以下のような構成もとることができる。
（１）電源電圧が所定の閾値電圧より高い場合には一定の基準電圧を生成する基準電圧生成部と、
前記閾値電圧より所定電位高い電圧を前記電源電圧が超える場合には前記基準電圧に基づいて前記電源電圧が規定の電圧より高いか否かを検出して検出結果を出力する検出部と
を具備する電圧検出器。
（２）前記閾値電圧より所定電位高い電圧を前記電源電圧が超える場合には前記検出部の検出動作を有効にする制御信号を前記検出部に供給する検出制御部をさらに具備し、
前記検出部は、前記制御信号により前記検出動作が有効とされた場合には前記基準電圧に基づいて前記電源電圧が前記規定の電圧より高いか否かを検出して前記検出結果を出力する前記（１）記載の電圧検出器。
（３）前記検出部は、
前記基準電圧と前記規定の電圧との比に応じて前記電源電圧を分圧する分圧部と、
前記制御信号により前記検出動作が有効とされた場合には前記分圧した電源電圧と前記基準電圧とを比較して当該比較した結果を前記検出結果として出力する比較部とを備える前記（２）記載の電圧検出器。
（４）前記検出制御部は、
電圧降下前の前記電源電圧と電圧降下後の前記電源電圧との間の電位差が前記閾値電圧となるまで前記電源電圧を降下させる電圧降下部と、
前記降下した前記電源電圧が前記所定電位よりも高い場合には前記検出動作を有効にする前記制御信号を生成する制御信号生成部とを備える前記（２）または（３）記載の電圧検出器。
（５）前記電圧降下部は、前記電源電圧に直列に接続されたダイオードおよびインピーダンスにより前記電源電圧を降下させる前記（４）記載の電圧検出器。
（６）前記電圧降下部は、前記電源電圧に直列に接続されたトランジスタおよびインピーダンスにより前記電源電圧を降下させる前記（４）または（５）記載の電圧検出器。
（７）電源電圧が所定の閾値電圧より高い場合には一定の基準電圧を生成する基準電圧生成部と、
前記閾値電圧より所定電位高い電圧を前記電源電圧が超える場合には前記基準電圧に基づいて前記電源電圧が規定の電圧より高いか否かを検出して検出結果を出力する検出部と、
前記検出結果に基づいて所定の処理を実行する処理部と
を具備する電子機器。
（８）基準電圧生成部が、電源電圧が所定の閾値電圧より高い場合には一定の基準電圧を生成する基準電圧生成手順と、
検出部が、前記閾値電圧より所定電位高い電圧を前記電源電圧が超える場合には前記基準電圧に基づいて前記電源電圧が規定の電圧より高いか否かを検出して検出結果を出力する検出手順と
を具備する電圧検出器の制御方法。

１００ 電子機器
１１０ 主電源供給部
１２０ 予備電源供給部
２００ 制御部
２１０、２８０ 電源切替スイッチ
２２０ 主電源側低損失レギュレータ
２３０ ＣＰＵ
２４０ メインメモリ
２５０ 予備電源側低損失レギュレータ
２６０ リアルタイムクロック
２７０ 電源管理ユニット
２９０ バックアップメモリ
３００ 電圧検出器
３０１ 電源端子
３０２ 接地端子
３０３ 出力端子
３１０ 検出制御部
３１１、３２３、３２５ ダイオード
３１２、３１３、３２１、３２２、３２４、３２７、３４０、３４１、３６１、３６４ 抵抗
３１４ インバータ
３１５、３６２、３６３、３６５、３６６ トランジスタ
３２０ 基準電圧生成部
３２６ オペアンプ
３３０ 検出部
３５０ 比較部
３５１ コンパレータ
３５２ 制御スイッチ
３６０ バッファ

Claims (8)

1. 電源電圧が所定の閾値電圧より高い場合には一定の基準電圧を生成する基準電圧生成部と、
   前記閾値電圧より所定電位高い電圧を前記電源電圧が超える場合には前記基準電圧に基づいて前記電源電圧が規定の電圧より高いか否かを検出して検出結果を出力する検出部と
   を具備する電圧検出器。
2. 前記閾値電圧より所定電位高い電圧を前記電源電圧が超える場合には前記検出部の検出動作を有効にする制御信号を前記検出部に供給する検出制御部をさらに具備し、
   前記検出部は、前記制御信号により前記検出動作が有効とされた場合には前記基準電圧に基づいて前記電源電圧が前記規定の電圧より高いか否かを検出して前記検出結果を出力する請求項１記載の電圧検出器。
3. 前記検出部は、
   前記基準電圧と前記規定の電圧との比に応じて前記電源電圧を分圧する分圧部と、
   前記制御信号により前記検出動作が有効とされた場合には前記分圧した電源電圧と前記基準電圧とを比較して当該比較した結果を前記検出結果として出力する比較部とを備える請求項２記載の電圧検出器。
4. 前記検出制御部は、
   電圧降下前の前記電源電圧と電圧降下後の前記電源電圧との間の電位差が前記閾値電圧となるまで前記電源電圧を降下させる電圧降下部と、
   前記降下した前記電源電圧が前記所定電位よりも高い場合には前記検出動作を有効にする前記制御信号を出力する制御信号生成部とを備える請求項２記載の電圧検出器。
5. 前記電圧降下部は、前記電源電圧に直列に接続されたダイオードおよびインピーダンスにより前記電源電圧を降下させる請求項４記載の電圧検出器。
6. 前記電圧降下部は、前記電源電圧に直列に接続されたトランジスタおよびインピーダンスにより前記電源電圧を降下させる請求項４記載の電圧検出器。
7. 電源電圧が所定の閾値電圧より高い場合には一定の基準電圧を生成する基準電圧生成部と、
   前記閾値電圧より所定電位高い電圧を前記電源電圧が超える場合には前記基準電圧に基づいて前記電源電圧が規定の電圧より高いか否かを検出して検出結果を出力する検出部と、
   前記検出結果に基づいて所定の処理を実行する処理部と
   を具備する電子機器。
8. 基準電圧生成部が、電源電圧が所定の閾値電圧より高い場合には一定の基準電圧を生成する基準電圧生成手順と、
   検出部が、前記閾値電圧より所定電位高い電圧を前記電源電圧が超える場合には前記基準電圧に基づいて前記電源電圧が規定の電圧より高いか否かを検出して検出結果を出力する検出手順と
   を具備する電圧検出器の制御方法。

Images