KR100695891B1 - 동작 모드에 따라 락 아웃을 선택적으로 수행하는 장치 및방법 - Google Patents

동작 모드에 따라 락 아웃을 선택적으로 수행하는 장치 및방법 Download PDF

Info

Publication number
KR100695891B1
KR100695891B1 KR1020040094214A KR20040094214A KR100695891B1 KR 100695891 B1 KR100695891 B1 KR 100695891B1 KR 1020040094214 A KR1020040094214 A KR 1020040094214A KR 20040094214 A KR20040094214 A KR 20040094214A KR 100695891 B1 KR100695891 B1 KR 100695891B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
lock out
power supply
voltage
supply voltage
Prior art date
Application number
KR1020040094214A
Other languages
English (en)
Other versions
KR20060053771A (ko
Inventor
문승현
변대석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040094214A priority Critical patent/KR100695891B1/ko
Priority to US11/218,420 priority patent/US7392408B2/en
Publication of KR20060053771A publication Critical patent/KR20060053771A/ko
Application granted granted Critical
Publication of KR100695891B1 publication Critical patent/KR100695891B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

여기에 개시된 락 아웃 장치 및 방법은, 집적회로 장치의 동작 모드에 따라 락 아웃 기능을 선택적으로 활성화 시킨다. 그 결과, 집적회로 장치의 테스트 또는 노멀 동작시 낮은 전압을 사용하는 특정 모드(예를 들면, 테스트시 수행되는 EVC/IVC 쇼트 모드(short mode) 등)의 기능이 안정적으로 수행될 수 있게 된다.

Description

동작 모드에 따라 락 아웃을 선택적으로 수행하는 장치 및 방법{APPARATUS AND METHOD FOR SELECTIVE LOCK-OUT BASED ON OPERATION MODE OF INTEGRATED CIRCUIT}
도 1은 일반적인 락 아웃 회로의 모드 리커버리 동작을 설명하기 위한 타이밍도;
도 2는 본 발명의 바람직한 실시예에 따른 락 아웃 회로의 전체 구성을 보여주는 도면;
도 3은 본 발명의 바람직한 실시예에 따른 락 아웃 회로의 상세 회로 구성을 보여주는 도면; 그리고
도 4는 도 2 및 도 3에 도시된 락 아웃 회로의 저전압 환경에서의 동작을 설명하기 위한 타이밍도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 락 아웃 회로 110 : 락 아웃부
120 : 동작 검출부 130 : 분압 회로
140 : 비교기 150 : 락 아웃 제어부
190 : 신호 조합부
본 발명은 반도체 집적회로 장치에 관한 것으로, 좀 더 구체적으로는 집적회로 장치의 동작 모드에 따라 선택적으로 락 아웃을 수행하는 장치 및 방법에 관한 것이다.
전자 장치들, 특히 휴대용 전자 장치들에는, 발열 및 전력 소모의 감소를 위해, 낮은 동작 전압이 절실히 요구되고 있다. 이와 함께, 휴대용 전자 장치에는 본래의 기능과 함께 다른 기능들이 접목되고 있다. 예를 들면, 휴대용 전화기에는 본래의 통화 기능과 함께 정지 영상을 촬영하기 위한 카메라 기능과 동영상을 촬영하기 위한 캠코더 기능이 접목되고 있다. 본래 기능과 함께 추가된 기능들을 원활하게 처리하기 위해서는 상기 전자 장치에 대용량 저장 장치가 요구되고 있다.
대용량 저장 장치로서 휴대용 전자 장치에 적합한 메모리는, 잘 알려진 바와 같이, NAND 플래시 메모리이다. 그러한 이유로, NAND 플래시 메모리는 탈착 가능한 카드 내에 포장된다. 그러한 카드는 사용자의 요구에 따라 휴대용 전자 장치에 삽입되거나 그것으로부터 분리될 수 있다. 예를 들면, 멀티미디어 카드(MMC), 시큐어 디지털 카드(SD card), 스마트미디어 카드(smartmedia card), 컴팩트플래시카드(CompactFlashCard)와 같은 탁찰 가능한 카드들은, 디지털 카메라, MP3 플레이어, 개인용휴대단말기(PDA), 휴대용컴퓨터(Handheld PC), 게임기, 팩스기, 스캐너, 프린터 등의 음성 및 영상, 데이터 저장매체로 사용되고 있다.
특히, 휴대용 저장 장치로서 탈착 가능한 카드는, 다양한 동작 환경들에 놓 이게 된다. 예를 들면, 탈착 가능한 카드는 3.3V의 동작 전압에서 동작하는 전자 장치에서 사용될 수 있다. 또는, 탈착 가능한 카드는 3.3V의 동작 전압보다 낮은 전압에서 동작하는 전자 장치에서 사용될 수 있다. 3.3V의 동작 전압에서 동작하는 카드가 낮은 동작 전압에서 동작하는 휴대용 전자 장치에 사용되는 경우, 그러한 카드가 정상적으로 동작하는 지의 여부는 보장할 수 없다. 이는 3.3V의 동작 전압에서 동작하도록 설계된 카드의 저전압 특성이 나빠지기 때문이다.
따라서, 이와 같은 전자 장치들의 저전압 특성을 보장하기 위해, 락 아웃 회로(lock-out circuit)가 사용되고 있다. 락 아웃 회로는, 동작 전압(VCC)(또는 외부 전원 전압(EVC))의 레벨이 일정 전압 레벨 보다 낮아지게 되면, 동작 중인 모드를 종료시키고, 모드 리커버리(mode recovery)를 수행한다. 락 아웃 회로 및 이를 구비한 시스템의 구성은, 2002년 8월 13일, Winston에 의해 취득된 미국특허공보 제6,434,653호, "METHOD AND APPARATUS FOR DISABLING POWER-ON IN A SYSTEM REQUIRING ADD-IN MODULES" 등에 게재 되어 있다. 이 분야에서 통상의 지식을 가진 이들에게 잘 알려져 있는 바와 같이, 락 아웃 회로는, 탈착 가능한 카드 시스템은 물론, 단일 칩 형태의 플래시 메모리 장치, 또는 플래시 메모리를 구비한 다양한 형태의 반도체 장치에도 적용된다. 뿐만 아니라, 상기 락 아웃 회로는 플래시 메모리 뿐만 아니라, 다양한 종류의 메모리 장치가 구비된 집적회로 장치에도 모두 적용 가능하다.
도 1은 일반적인 락 아웃 회로의 모드 리커버리 동작을 설명하기 위한 타이밍도이다.
도 1을 참조하면, 락 아웃 회로는, 집적회로 장치의 동작시, 노이즈 등으로 인해 동작 전압(VCC)(또는 외부 전원 전압(EVC))이 일정 레벨(Vdetect) 이하로 떨어지게 되면(화살표 1 참조), 하이 레벨로 활성화된 락 아웃 제어 신호(VCC LOCKOUT ; VLKO) 신호를 발생한다. 락 아웃 회로로부터 활성화 된 락 아웃 제어 신호(VLKO)가 발생되면, 집적회로 장치는 상기 락 아웃 제어 신호(VLKO)에 응답해서 프로그램(program) 또는 소거(erase) 동작을 종료하고, 모드를 리커버리하는 모드 리커버리 동작을 수행한다. 하지만, 특정 목적을 수행하기 위해 낮은 레벨의 동작 전압(VCC)(또는 외부 전원 전압(EVC))이 사용될 경우(화살표 2 참조)에도, 상기 전압(VCC 또는 EVC)의 레벨이 일정 레벨 보다 낮기만 하면 락 아웃 제어 신호(VLKO)는 하이 레벨로 활성화되어, 모드 리커버리가 수행된다. 따라서, 집적회로 장치의 테스트 또는 노멀 동작시 낮은 전압을 사용하는 특정 모드(예를 들면, 테스트시 수행되는 EVC/IVC 쇼트 모드(short mode) 등)의 기능이 수행될 수 없는 문제점이 있다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 집적회로 장치의 동작 모드 별로 락 아웃을 선택적으로 수행할 수 있는 장치 및 방법을 제공하는데 있다.
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 락 아웃 장치는, 집적회로 장치의 전원 전압 레벨에 따라 락 아웃 기능을 수행 하는 락 아웃부; 그리고 상기 집적회로 장치의 동작 모드 정보에 응답해서 상기 락 아웃 기능을 선택적으로 활성화시키는 락 아웃 제어부를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 락 아웃 제어부는, 상기 집적회로 장치가 상기 락 아웃 기능이 수행되는 전원 전압 레벨에서 동작해야 하는 경우, 상기 락 아웃 기능을 비활성화시키는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 락 아웃 기능은, 상기 집적회로 장치가 동작되는 동안 상기 전원 전압이 소정 레벨 이하로 떨어지면, 수행중인 동작을 중단하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 전원 전압은 외부 전원 전압(EVC)및 동작 전압(VCC) 중 어느 하나인 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 락 아웃부는, 상기 집적회로 장치가 동작중인지 여부를 판별하는 동작 검출부; 상기 집적회로 장치가 동작중일 때 상기 전원 전압이 소정 레벨 이하로 떨어지는지 여부를 판별하는 전압 비교부; 그리고 상기 동작 검출부 및 상기 전압 비교부의 상기 판별 결과들을 조합하여 락 아웃 제어 신호를 발생하는 신호 조합부를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 락 아웃 제어부는, 상기 동작 모드 정보에 응답해서, 상기 락 아웃 기능을 비활성화시키는 락 아웃 금지 신호를 상기 신호 조합부로 출력하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 락 아웃 제어부는, 상기 동작 모드 정보를 분석하여 상기 락 아웃 금지 신호를 발생하는 로직회로인 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 락 아웃 제어부는, 사용자로부터 입력된 제어 신호에 의해 선택적으로 접속/차단되는 퓨즈인 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 신호 조합부는, 상기 락 아웃 금지 신호에 응답해서 상기 락 아웃 제어 신호를 비활성화시키는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 전압 비교부는 상기 전원 전압을 소정의 비율로 분압하는 분압회로; 그리고 상기 분압 결과를 소정의 기준 전압과 비교하는 비교기를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 비교기는, 상기 분압 결과와 상기 기준 전압의 레벨을 비교하는 차동 증폭회로인 것을 특징으로 한다.
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 다른 특징에 의하면, 락 아웃 방법은, 집적회로 장치의 동작 모드 정보를 분석하는 단계; 그리고 상기 동작 모드 정보의 분석 결과에 응답해서 집적회로 장치의 락 아웃 기능을 선택적으로 활성화시키는 단계를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 락 아웃 기능을 선택적으로 활성화시키는 단계는, 상기 집적회로 장치가 상기 락 아웃 기능이 수행되는 전원 전압 레벨에서 동작해야 하는 경우, 상기 락 아웃 기능을 비활성화시키는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 락 아웃 기능은, 상기 집적회로 장치가 동작되는 동안 전원 전압이 소정 레벨 이하로 떨어지면, 수행중인 동작을 중단하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 전원 전압은 외부 전원 전압(EVC)및 동작 전압(VCC) 중 어느 하나인 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 락 아웃 기능을 선택적으로 활성화시키는 단계는, 상기 동작 모드 분석 결과에 응답해서, 집적회로 장치가 동작중인지 여부를 판별하는 단계; 상기 집적회로 장치가 동작중일 때 상기 전원 전압이 소정 레벨 이하로 떨어지는지 여부를 판별하는 단계; 상기 동작 모드 분석 결과에 응답해서, 상기 집적회로 장치가 상기 락 아웃 기능이 수행되는 전원 전압 레벨에서 동작해야 하는 특정 모드를 수행하는지 여부를 판별하는 단계; 그리고 상기 집적회로 장치가 상기 특정 모드를 수행중이면, 상기 전원 전압의 레벨에 상관 없이 상기 락 아웃 기능을 비활성화시키는 단계를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 전원 전압이 소정 레벨 이하로 떨어지는지 여부를 판별하는 단계는, 상기 전원 전압을 소정의 비율로 분압하는 단계; 그리고 상기 분압 결과를 소정의 기준 전압과 비교하는 단계를 포함하는 것을 특징으로 한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
본 발명의 신규한 락 아웃 장치 및 방법은, 집적회로 장치가 저전압을 필요로 하는 특정 동작을 수행하는지 여부를 판별하고, 상기 판별 결과에 따라 락 아웃 기능을 선택적으로 수행한다. 그 결과, 집적회로 장치의 테스트 또는 노멀 동작시 낮은 전압을 사용하는 특정 모드(예를 들면, 테스트시 수행되는 EVC/IVC 쇼트 모드 (short mode) 등)의 기능이 안정적으로 수행될 수 있게 된다.
잘 알려져 있는 바와 같이, 집적회로 장치는 외부 전원 전압(EVC)을 입력받아 집적회로 장치의 동작에 사용될 내부 전원 전압(IVC)을 발생한다. 집적회로 장치의 동작 특성을 일정하게 확보하기 위해서는, 동작 전압 변화 및 노이즈 특성을 고려하여 외부 전원 전압(EVC)을 다운시켜 내부 전원 전압(IVC)을 발생한다. 외부 전원 전압(EVC)이 미리 설정된 소정의 전압 또는 내부 전원 전압보다 낮으면, 집적회로 장치의 동작 특성을 보장하기 어렵다. 따라서, 본 발명에 따른 락 아웃 회로(100)에서는, 낮아진 외부 전원 전압(EVC)으로 인한 동작 특성의 영향을 최소화하기 위해, 락 아웃 기능을 수행하되, 낮은 레벨의 외부 전원 전압(EVC)을 필요로 하는 특정 모드의 수행시에는 락 아웃 동작이 수행되지 않도록 제어한다.
락 아웃 회로는, 이 분야에서 통상의 지식을 가진 이들에게 잘 알려져 있는 바와 같이, 다양한 형태의 반도체 메모리 장치, 및 상기 반도체 메모리 장치를 구비한 다양한 형태의 집적 회로에 적용된다. 아래에서는 락 아웃 회로가 플래시 메모리에 적용되는 경우를 예로 들어 설명하였으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
도 2는 본 발명의 바람직한 실시예에 따른 락 아웃 회로의 전체 구성을 보여주는 도면이다. 그리고, 도 3은 본 발명의 바람직한 실시예에 따른 락 아웃 회로의 상세 회로 구성을 보여주는 도면이다.
도 2 및 도 3을 참조하면, 본 발명에 따른 락 아웃 회로(100)는 크게 락 아웃부(110)와 락 아웃 제어부(150)로 구성된다. 락 아웃부(110)는, 동작중인 집적회로 장치의 전원 전압이 소정 레벨 이하로 떨어지면, 수행중이던 동작을 중단하고, 모드 리커버리(mode recovery)를 수행한다. 이를 락 아웃 기능이라 한다. 락 아웃 제어부(150)는, 집적회로 장치가 저전압을 필요로 하는 특정 동작을 수행하는 경우, 락 아웃 기능을 비활성화시킨다. 그 결과, 락 아웃 기능이 집적회로 장치의 동작 모드에 따라서 선택적으로 수행될 수 있게 되고, 그로 인해 낮은 전압을 사용하는 특정 모드(예를 들면, 테스트시 수행되는 EVC/IVC 쇼트 모드(short mode) 등)의 기능이 안정적으로 수행될 수 있게 된다.
먼저, 락 아웃부(110)의 상세 구성을 살펴보면 다음과 같다.
락 아웃부(110)는, 동작 검출부(120), 분압회로(130), 및 비교기(140), 및 신호 조합부(190)를 포함한다. 동작 검출부(120)는, 집적회로 장치의 동작 상태를 나타내는 적어도 둘 이상의 신호들을 조합하고, 상기 조합된 결과를 근거로 하여 집적회로 장치가 동작중인지 여부를 판별한다. 이를 위해, 동작 검출부(120)는, NOR 게이트(121)와, 인버터(123)로 구성된다. NOR 게이트(121)는, 소거 로직(10)으로부터 입력된 소거 수행 신호(ERS_Execution)와, 프로그램 로직(20)으로부터 입력된 프로그램 수행 신호(PGM_Execution)에 대한 논리 NOR 연산을 수행한다. 그리고, 인버터(123)는, NOR 게이트(121)로부터 발생된 출력 신호를 반전하여 출력한다. 예를 들어, 집적회로 장치가 프로그램 동작 및 소거 동작 중 어느 하나를 수행하게 되면, 동작 검출부(120)는, 하이 레벨의 출력 신호를 발생하게 된다. 동작 검출부(120)의 출력 신호는 신호 조합부(190)로 입력된다.
분압회로(130)는, 전원 전압을 소정의 비율로 분압하여, 비교기(140)로 전달한다. 여기서, 상기 전원 전압은, 외부로부터 입력된 외부 전원 전압(EVC)을 의미한다. 그러나, 회로의 구성에 따라서는, 외부 전원 전압(EVC) 대신 동작 전압(VCC)이 사용될 수도 있다. 도 3에 도시된 바와 같이, 분압회로(130)는 동작 검출부(120)의 출력 신호에 의해 스위칭되는 스위칭 트랜지스터(131)와, 상기 스위칭 트랜지스터(131)의 드레인 단자에 직렬로 연결된 제 1 및 제 2 저항들(133, 135)을 포함한다. 스위칭 트랜지스터(131)는 N타입의 MOS 트랜지스터로 구성되어, 동작 검출부(120)의 출력 신호에 의해 온/오프된다. 제 1 및 제 2 저항들(133, 135)은, 외부 전원 전압(EVC)을 받아들여, 이를 소정의 비율로 분압한다. 제 1 및 제 2 저항들(133, 135)에 의한 분압 동작은, 스위칭 트랜지스터(131)의 온/오프 동작에 따라 제어된다. 즉, 제 1 및 제 2 저항들(133, 135)은, 실질적으로는 동작 검출부(120)로부터 하이 레벨의 출력 신호가 발생되면, 분압 동작을 수행하게 된다. 외부 전원 전압(EVC)이 분압되는 비율은 제 1 및 제 2 저항들(133, 135)의 저항비에 의해 결정된다. 제 1 및 제 2 저항들(133, 135)에 의해 분압된 결과(Vdvd)는, 비교기(140)로 전달된다.
비교기(140)는, 상기 집적회로 장치가 동작중일 때 상기 외부 전원 전압(EVC)이 소정 레벨 이하로 떨어지는지 여부를 판별한다. 비교기(140)는, 동작 검출부(120)의 출력 신호를 반전하여 전달해 주는 인버터(141)와, 분압회로(130)로부터 입력된 분압 결과(Vdvd)와 소정의 기준 전압(Vref)의 레벨을 비교하는 차동 증폭회로(145)로 구성된다. 기준 전압(Vref)은, 바람직하게는 집적회로 장치의 내부에 구비되어 있는 기준전압 발생부(40)로부터 발생된다. 차동 증폭회로(145)는, 인버터(141)를 통해 입력된 동작 검출부(120)의 출력 신호에 응답해서 온/오프 된다. 차동 증폭회로(145)는 분압회로(130)로부터 입력된 분압 결과(Vdvd)가 기준 전압(Vref) 보다 높으면, 로우 레벨의 비교 결과를 발생한다. 그리고, 차동 증폭회로(145)는 분압회로(130)로부터 입력된 분압 결과(Vdvd)가 기준 전압(Vref) 보다 낮으면, 하이 레벨의 비교 결과를 발생한다. 차동 증폭회로(145)로부터 발생된 비교 결과는 신호 조합부(190)로 입력된다.
신호 조합부(190)는, 앞에서 설명한 동작 검출부(120) 및 비교기(140)의 출력 신호들 외에도, 락 아웃 제어부(150)의 출력 신호를 더 받아들인다. 신호 조합부(190)는, 동작 검출부(120), 비교기(140), 및 락 아웃 제어부(150)로부터 발생된 신호들을 조합하여, 락 아웃 제어 신호(VLKO)를 발생한다. 이를 위해 신호 조합부(190)는, NAND 게이트(191)와, 인버터(193)를 포함한다. NAND 게이트(191)는, 동작 검출부(120), 비교기(140), 및 락 아웃 제어부(150)로부터 발생된 신호들에 대한 논리 NAND 연산을 수행한다. 그리고, 인버터(193)는 NAND 게이트(191)의 출력을 반전하여 락 아웃 제어 신호(VLKO)로서 출력한다.
신호 조합부(190)는, 집적회로 장치가 저전압을 필요로 하는 특정 동작을 수행하지 않을 경우에는 동작 검출부(120) 및 비교기(140)의 검출 결과에 따라 락 아웃 제어 신호(VLKO)의 논리 레벨을 결정한다. 예를 들면, 집적회로 장치가 동작 중 일 때 외부 전원 전압(EVC)의 분압 결과(Vdvd)가 기준 전압(Vref) 보다 높은 것으로 검출되면, 신호 조합부(190)는 로우 레벨로 활성화 된 락 아웃 제어 신호(VLKO)를 발생한다. 그리고, 집적회로 장치가 동작 중일 때 외부 전원 전압(EVC)의 분압 결과(Vdvd)가 기준 전압(Vref) 보다 낮은 것으로 검출되면, 신호 조합부(190)는 하이 레벨로 활성화 된 락 아웃 제어 신호(VLKO)를 발생한다. 집적회로 장치는, 활성화 된 락 아웃 제어 신호(VLKO)에 응답해서 수행 중이던 동작을 종료하고, 해당 모드를 리커버리한다.
한편, 신호 조합부(190)는, 집적회로 장치가 저전압을 필요로 하는 특정 동작(예를 들면, 테스트시 수행되는 EVC/IVC 쇼트 모드(short mode)에서의 동작 등)을 수행할 때에는 락 아웃 제어부(150)의 출력 신호에 따라 락 아웃 제어 신호(VLKO)의 논리 레벨을 결정한다. 이 경우, 신호 조합부(190)는 동작 검출부(120) 및 비교기(140)의 검출 결과가 어떻든(즉, 외부 전원 전압(EVC)의 분압 결과(Vdvd)가 기준 전압(Vref) 보다 낮은 것으로 검출되었다 하더라도) 이에 상관 없이, 로우 레벨로 비활성화 된 락 아웃 제어 신호(VLKO)를 출력한다. 이 경우에는 외부 전원 전압(EVC)의 레벨이 소정 레벨 이하로 낮아지더라도 락 아웃 기능이 수행되지 않게 된다.
계속해서, 락 아웃 제어부(150)의 구체적인 구성을 살펴보면 다음과 같다.
락 아웃 제어부(150)는, 락 아웃 제어 로직회로/퓨즈(160)와, 인버터(170)로 구성된다. 락 아웃 제어 로직회로/퓨즈(160)는, 집적회로 장치의 동작 모드 정보(또는 사용자로부터 제어 신호)를 받아들인다. 그리고, 상기 락 아웃 제어 로직회로 /퓨즈(160)는, 상기 동작 모드 정보를 분석하여, 집적회로 장치가 저전압을 필요로 하는 특정 동작(예를 들면, 테스트시 수행되는 EVC/IVC 쇼트 모드(short mode)에서의 동작 등)을 수행할 때에는, 상기 락 아웃 기능을 비활성화시키는 락 아웃 금지 신호(VLKO_DISABLE)를 신호 조합부(190)로 출력한다. 락 아웃 제어 로직회로/퓨즈(160)로부터 발생된 락 아웃 금지 신호(VLKO_DISABLE)는, 인버터(170)를 통해 반전되어, 신호 조합부(190)로 출력된다. 락 아웃 제어 로직회로/퓨즈(160)는, 바람직하게는 집적회로 장치의 동작 모드 정보를 분석하여 락 아웃 금지 신호(VLKO_DISABLE)를 발생하는 로직회로로 구성될 수도 있고, 사용자로부터 입력된 제어 신호에 의해 선택적으로 접속/차단되는 퓨즈로도 구성될 수 있다. 이처럼 락 아웃 제어 로직회로/퓨즈(160)가 다양한 형태로 구성될 수 있음은, 이 분야의 통상의 지식을 가진 이들에게 있어 자명하다.
도 4는 도 2 및 도 3에 도시된 락 아웃 회로의 저전압 환경에서의 동작을 설명하기 위한 타이밍도이다. 도 4에는, 집적회로 장치가 저전압을 필요로 하는 특정 동작(예를 들면, 테스트시 수행되는 EVC/IVC 쇼트 모드(short mode)에서의 동작 등)을 수행할 경우의 타이밍도가 도시되어 있다.
도 4를 참조하면, 외부 전원 전압(EVC)이 일정 레벨(Vdetect) 이하로 떨어졌다 하더라도(즉, 외부 전원 전압(EVC)의 분압 결과(Vdvd)가 기준 전압(Vref) 보다 낮은 것으로 검출되었다 하더라도)(화살표 3 참조), 락 아웃 제어부(150)에 의해 하이 레벨로 활성화 된 락 아웃 금지 신호(VLKO_DISABLE)가 발생되기 때문에, 락 아웃 제어 신호(VLKO)가 로우 레벨로 비활성화 됨을 알 수 있다. 이경우, 신호 조 합부(190)의 출력은 락 아웃 제어부(150)에 의해 발생된 락 아웃 금지 신호(VLKO_DISABLE)에 의해 결정된다. 이와 같은, 동작 모드에 따른 락 아웃 회로(100)의 선택적 락 아웃 기능에 따르면, 외부 전원 전압(EVC)의 레벨이 소정 레벨 이하로 낮아지는 특정 모드의 수행시 락 아웃 기능이 수행되지 않게 된다. 그 결과, 집적회로 장치의 동작 모드 별로 원하는 동작을 안정되게 수행할 수 있게 된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상에 설명한 바와 같이, 본 발명에 의한 락 아웃 장치 및 방법에 의하면, 집적회로 장치의 동작 모드 별로 락 아웃을 선택적으로 수행할 수 있게 된다. 그 결과, 집적회로 장치의 동작 모드 별로 원하는 동작을 안정되게 수행할 수 있게 된다.

Claims (17)

  1. 집적회로 장치의 전원 전압이 소정 레벨 이하로 낮아질 때 상기 집적 회로에 대한 락 아웃을 수행하는 락 아웃부; 그리고
    상기 집적회로 장치의 동작 모드가 상기 소정 레벨보다 낮은 전원 전압으로 동작하는 저전압 모드일 때 상기 락 아웃부를 선택적으로 비활성화시키는 락 아웃 제어부를 포함하는 것을 특징으로 하는 락 아웃 장치.
  2. 제 1 항에 있어서,
    상기 락 아웃 제어부는, 상기 집적회로 장치가 상기 소정 레벨보다 높은 전압에서 동작해야 하는 노말 전압 모드일 때상기 락 아웃부를 선택적으로 활성화시키는 것을 특징으로 하는 락 아웃 장치.
  3. 제 1 항에 있어서,
    상기 락 아웃부는, 상기 집적회로 장치가 동작되는 동안 상기 전원 전압이 상기 소정 레벨 이하로 떨어지면, 수행중인 동작을 중단하는 것을 특징으로 하는 락 아웃 장치.
  4. 제 1 항에 있어서,
    상기 전원 전압은 외부 전원 전압(EVC)및 동작 전압(VCC) 중 어느 하나인 것 을 특징으로 하는 락 아웃 장치.
  5. 제 1 항에 있어서, 상기 락 아웃부는,
    상기 집적회로 장치가 동작중인지 여부를 판별하는 동작 검출부;
    상기 집적회로 장치가 동작중일 때 상기 전원 전압이 상기 소정 레벨 이하로 낮아지는지 여부를 판별하는 전압 비교부; 그리고
    상기 동작 검출부 및 상기 전압 비교부의 상기 판별 결과들을 조합하여 락 아웃 제어 신호를 발생하는 신호 조합부를 포함하는 것을 특징으로 하는 락 아웃 장치.
  6. 제 5 항에 있어서,
    상기 락 아웃 제어부는,
    상기 집적회로 장치로부터 상기 동작 모드에 대한 정보를 수신하고, 상기 동작 모드가 상기 저전압 모드일 때 락 아웃 금지 신호를 출력하는 것을 특징으로 하는 락 아웃 장치.
  7. 제 6 항에 있어서,
    상기 락 아웃 제어부 내 상기 신호 조합부는,
    상기 동작 검출부 및 상기 전압 비교부의 상기 판별 결과들과 상기 락 아웃 금지 신호를 조합하여 상기 락 아웃부를 활성화/비활성화시키기 위한 락 아웃 제어 신호를 발생하는 것을 특징으로 하는 락 아웃 장치.
  8. 제 1 항에 있어서,
    상기 락 아웃 제어부는, 사용자로부터 입력된 제어 신호에 의해 선택적으로 접속/차단되는 퓨즈를 포함하는 것을 특징으로 하는 락 아웃 장치.
  9. 제 5 항에 있어서,
    상기 신호 조합부는, 상기 락 아웃 금지 신호에 응답해서 상기 락 아웃 제어 신호를 비활성화시키는 것을 특징으로 하는 락 아웃 장치.
  10. 제 5 항에 있어서, 상기 전압 비교부는
    상기 전원 전압을 소정의 비율로 분압하는 분압회로; 그리고
    상기 분압 결과를 소정의 기준 전압과 비교하는 비교기를 포함하는 것을 특징으로 하는 락 아웃 장치.
  11. 제 10 항에 있어서,
    상기 비교기는, 상기 분압 결과와 상기 기준 전압의 레벨을 비교하는 차동 증폭회로인 것을 특징으로 하는 락 아웃 장치.
  12. 집적회로의 동작 모드가 상기 소정 레벨보다 낮은 전원 전압으로 동작하는 저전압 모드인 지를 판별하는 단계; 그리고
    상기 판별 결과에 따라서상기 집적회로 장치의 락 아웃 기능을 선택적으로 활성화시키는 단계를 포함하는 것을 특징으로 하는 락 아웃 방법.
  13. 제 12 항에 있어서,
    상기 선택적으로 활성화시키는 단계는,
    상기 판별 결과, 상기 집적회로의 동작 모드가 상기 저전압 모드일 때 상기 락 아웃 기능을 비활성화시키는 단계를 포함하는 것을 특징으로 하는 락 아웃 방법.
  14. 제 12 항에 있어서,
    상기 락 아웃 기능은, 상기 집적회로 장치가 동작되는 동안 상기 전원 전압이 상기 소정 레벨 이하로 떨어지면, 수행중인 동작을 중단하는 것을 특징으로 하는 락 아웃 방법.
  15. 제 14 항에 있어서,
    상기 전원 전압은 외부 전원 전압(EVC)및 동작 전압(VCC) 중 어느 하나인 것을 특징으로 하는 락 아웃 방법.
  16. 제 12 항에 있어서,
    상기 락 아웃 기능을 선택적으로 활성화시키는 단계는,
    상기 동작 모드 분석 결과에 응답해서, 집적회로 장치가 동작중인지 여부를 판별하는 단계;
    상기 집적회로 장치가 동작중일 때 상기 전원 전압이 상기 소정 레벨 이하로 떨어지는지 여부를 판별하는 단계;
    상기 동작 모드 분석 결과에 응답해서, 상기 집적회로 장치가 상기 락 아웃 기능이 수행되는 전원 전압 레벨에서 동작해야 하는 특정 모드를 수행하는지 여부를 판별하는 단계; 그리고
    상기 집적회로 장치가 상기 특정 모드를 수행중이면, 상기 전원 전압의 레벨에 상관 없이 상기 락 아웃 기능을 비활성화시키는 단계를 포함하는 것을 특징으로 하는 락 아웃 방법.
  17. 제 16 항에 있어서,
    상기 전원 전압이 소정 레벨 이하로 떨어지는지 여부를 판별하는 단계는,
    상기 전원 전압을 소정의 비율로 분압하는 단계; 그리고
    상기 분압 결과를 소정의 기준 전압과 비교하는 단계를 포함하는 것을 특징으로 하는 락 아웃 방법.
KR1020040094214A 2004-11-17 2004-11-17 동작 모드에 따라 락 아웃을 선택적으로 수행하는 장치 및방법 KR100695891B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040094214A KR100695891B1 (ko) 2004-11-17 2004-11-17 동작 모드에 따라 락 아웃을 선택적으로 수행하는 장치 및방법
US11/218,420 US7392408B2 (en) 2004-11-17 2005-09-06 Method and apparatus for selectively performing lock-out function in integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040094214A KR100695891B1 (ko) 2004-11-17 2004-11-17 동작 모드에 따라 락 아웃을 선택적으로 수행하는 장치 및방법

Publications (2)

Publication Number Publication Date
KR20060053771A KR20060053771A (ko) 2006-05-22
KR100695891B1 true KR100695891B1 (ko) 2007-03-19

Family

ID=36385672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040094214A KR100695891B1 (ko) 2004-11-17 2004-11-17 동작 모드에 따라 락 아웃을 선택적으로 수행하는 장치 및방법

Country Status (2)

Country Link
US (1) US7392408B2 (ko)
KR (1) KR100695891B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011872A (ko) * 2017-07-25 2019-02-08 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치
KR20190030269A (ko) * 2017-09-13 2019-03-22 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 그것을 포함하는 저장 장치 및 저장 장치의 동작 방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836410B2 (en) * 2007-08-20 2014-09-16 Hynix Semiconductor Inc. Internal voltage compensation circuit
US8762620B2 (en) 2007-12-27 2014-06-24 Sandisk Enterprise Ip Llc Multiprocessor storage controller
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
US9870830B1 (en) 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
JP2015011505A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 電圧検出器、電子機器、および、電圧検出器の制御方法
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9361221B1 (en) 2013-08-26 2016-06-07 Sandisk Technologies Inc. Write amplification reduction through reliable writes during garbage collection
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9520162B2 (en) * 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
US9443601B2 (en) 2014-09-08 2016-09-13 Sandisk Technologies Llc Holdup capacitor energy harvesting

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990031562A (ko) * 1997-10-13 1999-05-06 윤종용 언더 볼테지 락 아웃 회로
KR19990037479U (ko) * 1998-03-06 1999-10-05 윤종용 저전압 차단 회로를 갖는 스위칭 모드 전원공급 장치
KR20030009597A (ko) * 2001-07-23 2003-02-05 한국전자통신연구원 아이씨 카드용 전원 공급 장치 및 그 제어방법
KR20040056901A (ko) * 2002-12-24 2004-07-01 엘지전자 주식회사 주파수 가변제어 집적회로
US6789027B2 (en) 2000-03-30 2004-09-07 Intel Corporation Method and apparatus for flash voltage detection and lockout

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5301161A (en) * 1993-01-12 1994-04-05 Intel Corporation Circuitry for power supply voltage detection and system lockout for a nonvolatile memory
KR960010713B1 (ko) * 1993-08-17 1996-08-07 삼성전자 주식회사 공진형 컨버터의 영전압 스위칭 제어장치 및 이를 이용한 전자식 안정기
US5495453A (en) * 1994-10-19 1996-02-27 Intel Corporation Low power voltage detector circuit including a flash memory cell
DE69525554T2 (de) * 1994-10-19 2002-06-20 Intel Corp Spannungsversorgungen für flash-speicher
US5671179A (en) * 1994-10-19 1997-09-23 Intel Corporation Low power pulse generator for smart voltage flash eeprom
US5483486A (en) * 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
US5594360A (en) * 1994-10-19 1997-01-14 Intel Corporation Low current reduced area programming voltage detector for flash memory
US5534788A (en) * 1994-12-09 1996-07-09 National Semiconductor Corporation Integrated resistor for sensing electrical parameters
KR0119883B1 (ko) * 1994-12-22 1997-10-30 김광호 스위칭 전원장치용 컨트롤러 및 이를 이용한 스위칭 전원장치
US6571091B1 (en) * 1995-05-30 2003-05-27 Motorola, Inc. Power control method and apparatus suitable for use in a radio communication device
KR970012061A (ko) * 1995-08-16 1997-03-29 김광호 기생 트랜지스터 동작 방지 정전압 제어장치
KR0152252B1 (ko) * 1995-11-16 1999-05-01 김광호 5핀을 갖는 능동역률보정집적회로
KR0154776B1 (ko) * 1995-12-28 1998-12-15 김광호 역률 보상 회로
US5896338A (en) 1997-04-11 1999-04-20 Intel Corporation Input/output power supply detection scheme for flash memory
JPH11133621A (ja) 1997-10-29 1999-05-21 Canon Inc 投影露光装置及びそれを用いたデバイスの製造方法
JPH11339500A (ja) 1998-03-25 1999-12-10 Rohm Co Ltd 不揮発性半導体メモリ装置およびその検査方法
US6031755A (en) * 1998-03-25 2000-02-29 Rohm Co., Ltd. Non-volatile semiconductor memory device and its testing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990031562A (ko) * 1997-10-13 1999-05-06 윤종용 언더 볼테지 락 아웃 회로
KR19990037479U (ko) * 1998-03-06 1999-10-05 윤종용 저전압 차단 회로를 갖는 스위칭 모드 전원공급 장치
US6789027B2 (en) 2000-03-30 2004-09-07 Intel Corporation Method and apparatus for flash voltage detection and lockout
KR20030009597A (ko) * 2001-07-23 2003-02-05 한국전자통신연구원 아이씨 카드용 전원 공급 장치 및 그 제어방법
KR20040056901A (ko) * 2002-12-24 2004-07-01 엘지전자 주식회사 주파수 가변제어 집적회로

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011872A (ko) * 2017-07-25 2019-02-08 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치
KR102427327B1 (ko) * 2017-07-25 2022-08-01 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 저장 장치
KR20190030269A (ko) * 2017-09-13 2019-03-22 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 그것을 포함하는 저장 장치 및 저장 장치의 동작 방법
KR102299682B1 (ko) * 2017-09-13 2021-09-09 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 그것을 포함하는 저장 장치 및 저장 장치의 동작 방법

Also Published As

Publication number Publication date
US7392408B2 (en) 2008-06-24
KR20060053771A (ko) 2006-05-22
US20060103480A1 (en) 2006-05-18

Similar Documents

Publication Publication Date Title
KR100695891B1 (ko) 동작 모드에 따라 락 아웃을 선택적으로 수행하는 장치 및방법
JP4299883B2 (ja) 複数電圧印加における自動電圧検出
US7777554B2 (en) Method and apparatus for detecting temperatures of a plurality of circuits and controlling operations based on the detected temperatures
US8073643B2 (en) Semiconductor device
US7016241B2 (en) Semiconductor device, nonvolatile semiconductor memory, system including a plurality of semiconductor devices or nonvolatile semiconductor memories, electric card including semiconductor device or nonvolatile semiconductor memory, and electric device with which this electric card can be used
US7516347B2 (en) Electronic device having power-down mode and method of reducing power consumption
US8598922B2 (en) Semiconductor device and operation mode switch method
JP2004095149A (ja) レディー／ビジーピンを利用して内部電圧レベルを知らせる半導体メモリ装置
JP2001256790A (ja) 低電源電圧検知回路
EP2336844A1 (en) A method of choosing a functioning mode of an integrated circuit device and relative device
US7420866B2 (en) Method and system of operating mode detection
KR100660537B1 (ko) 락 아웃 장치 및 이를 구비한 반도체 집적회로 장치
JP2006129073A (ja) ヒステリシスコンパレータ及びそれを用いたリセット信号発生回路
US20060053264A1 (en) Semiconductor device preventing writing of prohibited set value to register
US6870383B2 (en) Semiconductor device with high speed switching of test modes
JP4756701B2 (ja) 電源電圧検出回路
CN116028414B (zh) 功耗控制电路和控制装置
US6700830B2 (en) Semiconductor integrated circuit
JP2003318271A (ja) 半導体集積回路
US20090141534A1 (en) Detection apparatus and method for sequentially programming memory
JP2010033626A (ja) 半導体装置
JP2007193533A (ja) メモリシステム
JP2006113959A (ja) 半導体集積回路、その半導体集積回路を使用したメモリカード用リーダ及び／又はライタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 12