JP4758731B2 - 定電圧電源回路 - Google Patents

Description

本発明は、定電圧電源回路に関し、特に、出力素子を過電流や負荷短絡から保護する保護回路を有する定電圧電源回路に関する。

従来より、出力トランジスタのゲート電圧を制御し一定の電圧を出力する定電圧電源回路が知られている。図３の回路図は、従来の定電圧電源回路の一例を示している。入力電圧ＶＩＮが入力される入力端子９１と、ＧＮＤ電位に接続されるＧＮＤ端子９３との間に、出力トランジスタＭ９８と、出力電圧設定用の抵抗Ｒ９５，Ｒ９６が直列に接続され、出力トランジスタＭ９８と抵抗Ｒ９５の間の出力端子９２から出力電圧ＶＯＵＴが出力される。

この定電圧電源回路は、出力電圧ＶＯＵＴを抵抗Ｒ９５と抵抗Ｒ９６で分圧し、抵抗Ｒ９６の電圧Ｖ９６と基準電圧源Ｅ９１の電圧との差を誤差増幅器Ａ９１で増幅し、誤差増幅器Ａ９１の出力信号によって出力トランジスタＭ９８のＯＮ抵抗を制御することで、出力電圧ＶＯＵＴを一定に保つように動作する。

図３の従来の定電圧電源回路では、出力端子９２がＧＮＤ電位に短絡すると、出力トランジスタＭ９８に大電流（過電流）が流れるため、出力トランジスタＭ９８が発熱して破壊する恐れがある。このため、定電圧電源回路には、過電流保護回路や短絡保護回路などの保護回路が設けられている。一般に、過電流保護回路は、出力トランジスタに制限電流Ｉｍよりも高い電流が流れることを防止するための回路であり、短絡保護回路は、負荷短絡時に出力電流を短絡電流Ｉｓまで下げて出力トランジスタの発熱を抑止するための回路である。

図４は、このような保護回路によって出力電流を制限する場合の出力特性の例を示している。図４（ａ）は、垂下形に電流制限する場合の特性である。この場合、出力電流ＩＯＵＴが制限電流Ｉｍまでの範囲では出力電圧ＶＯＵＴは定電圧Ｖｍであり、出力電流ＩＯＵＴが制限電流Ｉｍに達すると、出力電流ＩＯＵＴは制限電流Ｉｍのままで出力電圧ＶＯＵＴのみを低下させる。垂下形電流制限では、出力電圧ＶＯＵＴがＧＮＤ電位まで低下したとき、出力電流ＩＯＵＴは制限電流Ｉｍである。

図４（ｂ）は、フォールドバック形電流制限の例であり、特に、フの字形に電流制限する場合の特性である。この場合、出力電流ＩＯＵＴが制限電流Ｉｍまでの範囲では出力電圧ＶＯＵＴは定電圧Ｖｍであり、出力電流ＩＯＵＴが制限電流Ｉｍに達すると、出力電圧ＶＯＵＴを低下させるとともに出力電流ＩＯＵＴも減少させる。フの字形電流制限では、出力電圧ＶＯＵＴが定電圧Ｖｍのときから出力電流ＩＯＵＴの減少を開始し、出力電圧ＶＯＵＴがＧＮＤ電位まで低下したとき、出力電流ＩＯＵＴは短絡電流Ｉｓとなる。

図４（ｃ）は、垂下形電流制限とフォールドバック形電流制限を含む例である。この場合、出力電流ＩＯＵＴが制限電流Ｉｍまでの範囲では出力電圧ＶＯＵＴは定電圧Ｖｍであり、出力電流ＩＯＵＴが制限電流Ｉｍに達すると、垂下形で出力電圧ＶＯＵＴを低下させた後、フォールドバック形で出力電圧ＶＯＵＴ及び出力電流ＩＯＵＴを低下させる。すなわち、出力電流ＩＯＵＴは制限電流Ｉｍのまま出力電圧ＶＯＵＴを電圧Ｖｔまで低下させた後、出力電圧ＶＯＵＴの低下とともに出力電流ＩＯＵＴを減少させる。垂下形とフォールドバック形を含む電流制限では、出力電圧ＶＯＵＴが電圧Ｖｔのとき出力電流ＩＯＵＴの減少を開始し、出力電圧ＶＯＵＴがＧＮＤ電位まで低下したとき、出力電流ＩＯＵＴは短絡電流Ｉｓとなる。

図４（ｃ）のような出力特性を有する従来の定電圧電源回路として、例えば、特許文献１のものが知られている。図５の回路図は、特許文献１と同様の従来の定電圧電源回路を示している。この従来の定電圧電源回路は、図３の構成に加えて垂下形電流制限回路９０１とフォールドバック形電流制限回路９０２を有している。

垂下形電流制限回路９０１では、出力トランジスタＭ９８とカレントミラー接続されたトランジスタＭ９１に、出力電流ＩＯＵＴに比例した電流Ｉ９１が流れ、抵抗Ｒ９１の両端に出力電流ＩＯＵＴに応じた電圧Ｖ９１が発生する。この電圧Ｖ９１がトランジスタＭ９３のしきい値電圧以上になるとトランジスタＭ９３がオンになり電流Ｉ９３が流れ出し、抵抗Ｒ９２の両端に電圧Ｖ９２が発生する。この電圧Ｖ９２がトランジスタＭ９６のしきい値電圧以上になるとトランジスタＭ９６がオンになり出力トランジスタＭ９８のゲート電圧を制御して出力電圧ＶＯＵＴを低下させ、出力電流ＩＯＵＴが一定の値を超えないように制御される。これにより、垂下形の電流制限を実現させている。

フォールドバック形電流制限回路９０２でも、垂下形電流制限回路９０１と同様、出力トランジスタＭ９８とカレントミラー接続されたトランジスタＭ９２に、出力電流ＩＯＵＴに比例した電流Ｉ９２が流れ、抵抗Ｒ９３の両端に出力電流ＩＯＵＴに応じた電圧Ｖ９３が発生する。この電圧Ｖ９３と出力電圧ＶＯＵＴに比例した電圧Ｖ９６とが比較器Ａ９３に入力される。ここで比較器Ａ９３にオフセットαを持たすことで「Ｖ９３−α（オフセット電圧）＝電圧Ｖ９６」となるように比較器Ａ９３の出力がコントロールされる。

いま、過負荷状態になり「Ｖ９３−α＞Ｖ９６」となった時点で比較器Ａ９３の出力によりトランジスタＭ９５のゲート電圧が上昇し電流Ｉ９５が増加し、抵抗Ｒ９４の両端の電圧Ｖ９４も増加する。この電圧Ｖ９４に応じてトランジスタＭ９７が動作し、出力トランジスタＭ９８のゲート電圧を制御して出力電圧ＶＯＵＴを低下させ、出力電流ＩＯＵＴを制限する。この状態よりさらに過負荷状態が継続されると電圧Ｖ９６の低下により比較器Ａ９３による電圧Ｖ９３に対する制御すべき電流値が低下していく。つまり、電流値が低下するにつれて出力電圧ＶＯＵＴも徐々に低下する。この状態が続くことによりフォールドバック形の電流制限が実現させている。

また、比較器Ａ９３にオフセットを持たせておくことにより、出力電圧ＶＯＵＴがＧＮＤ電位においてオフセット電圧に応じた短絡電流Ｉｓが出力電流ＩＯＵＴとして流れる。トランジスタＭ９４は、電圧Ｖ９６がトランジスタＭ９４のしきい値電圧以下になった時点でオフし、フォールドバック形電流制限回路９０２を動作させる。

すなわち、図５の定電圧電源回路は、出力電流ＩＯＵＴが制限電流Ｉｍになると、トランジスタＭ９３，Ｍ９６がオンして、出力トランジスタＭ９８のゲート電圧が制御されて、出力電圧ＶＯＵＴが低下する。さらに、出力電圧ＶＯＵＴが電圧Ｖｔまで低下すると、トランジスタＭ９４がオフし、比較器Ａ９３の制御が働いて、トランジスタＭ９５，Ｍ９７が動作して、出力トランジスタＭ９８のゲート電圧が制御され、出力電圧ＶＯＵＴと出力電流ＩＯＵＴがともに低下する。

しかしながら、図５の従来の定電圧電源回路においては、垂下形電流制限回路９０１はトランジスタＭ９１，Ｍ９３，Ｍ９６、抵抗Ｒ９１，Ｒ９２から構成され、フォールドバック形電流制限回路９０２はトランジスタＭ９２，Ｍ９４，Ｍ９５，Ｍ９７、抵抗Ｒ９３，Ｒ９４、比較器Ａ９３から構成されている。したがって、これら２つの電流制限回路を独立した回路で構成しており、素子数が多いという問題がある。また、出力トランジスタＭ９８のゲート制御に垂下形、フォールドバック形それぞれの電流制限のためのトランジスタスイッチ（Ｍ９６，Ｍ９７）が必要なため、出力トランジスタＭ９８のゲートに接続された容量が大きくなり、負荷応答、発振安定度等の特性が悪くなってしまう。

また、フォールドバック形電流制限回路９０２は、出力トランジスタＭ９８のゲートをトランジスタＭ９７の線形領域を使って制御するため、トランジスタＭ９７の僅かな特性ばらつきで制限電流値が大きくばらついてしまう。さらに、図５の従来の定電圧電源回路では、垂下形とフォールドバック形を含む電流制限みで、フの字形の電流制限をすることができない。

さらにまた、図５の従来の定電圧電源回路では、出力立ち上がり時、比較器Ａ９３の動作が条件によって反転する恐れがあるため、誤動作する場合があるという問題もある。

尚、過電流保護回路を有する従来の電源回路として特許文献２が知られている。
特開２００２−１６９６１８号公報 特開２００２−１４９２４５号公報

上記のように、従来の定電圧電源回路では、垂下形に電流制限するための回路と、フォールドバック形に電流制限するための回路が別の回路として構成されているため、構成する素子数が多く、回路構成が複雑になるとともに、定電圧電源回路の特性が劣化するという問題があった。

本発明にかかる定電圧電源回路は、制御電圧に応じた電圧を出力する出力回路と、前記出力回路の出力電圧と第１の基準信号との差に応じて第１の検出信号を生成する第１の検出回路と、前記出力回路の出力電流と第２の基準信号との差に応じて第２の検出信号を生成する第２の検出回路と、前記第１の検出信号と前記第２の検出信号とに基づいて制御電流を生成する制御電流生成回路と、前記制御電流を前記制御電圧に変換し前記出力回路へ供給する変換回路と、を有するものである。

この定電圧電源回路によれば、出力電圧に基づく出力制御動作と出力電流に基づく出力制御動作の両方を、同じ制御電流生成回路を介して行うとともに、垂下形とフォールドバック形の両方の電流制限を第２の検出回路で実現できるため、回路構成を簡素化でき、特性の劣化を抑止することができる。

本発明にかかる定電圧電源回路は、第１の電源端子と出力端子との間に接続された出力トランジスタと、前記第１の電源端子と前記出力トランジスタの制御端子との間に接続された出力制御抵抗と、前記出力端子と第２の電源端子との間に接続された分圧抵抗と、前記分圧抵抗の分圧電圧を一方の入力端子に入力し、第１の基準電圧を他方の入力端子に入力する第１の演算増幅器と、前記第１の電源端子と前記第２の電源端子との間に接続され、制御端子が前記出力トランジスタの制御端子に接続された電流検出トランジスタと、前記電流検出トランジスタと前記第２の電源端子との間に接続された電流検出抵抗と、前記電流検出抵抗の電圧を一方の入力端子に入力し、第２の基準電圧を他方の入力端子に入力する第２の演算増幅器と、前記第１の演算増幅器の出力端子と前記第２の電源端子との間に接続された第１の電流制御トランジスタと、前記出力トランジスタの制御端子と前記第２の電源端子との間に接続され、前記第１の電流制御トランジスタとカレントミラー接続された第２の電流制御トランジスタと、前記第２の演算増幅器の出力端子と前記第２の電源端子との間に接続された第３の電流制御トランジスタと、前記第１の演算増幅器の出力端子と前記第２の電源端子との間に接続され、前記第３の電流制御トランジスタとカレントミラー接続された第４の電流制御トランジスタと、を有するものである。

この定電圧電源回路によれば、出力電圧に基づく出力制御動作と出力電流に基づく出力制御動作の両方を、第１〜第４の電流制御トランジスタを介して行うとともに、垂下形とフォールドバック形の両方の電流制限を電流検出トランジスタ、電流検出抵抗、第２の演算増幅器で実現できるため、回路構成を簡素化でき、特性の劣化を抑止することができる。

本発明によれば、回路構成を簡素化するとともに、特性の劣化を抑止できる定電圧電源回路を提供することができる。

発明の実施の形態１．
まず、本発明の実施の形態１にかかる定電圧電源回路について説明する。本実施形態にかかる定電圧電源回路は、定電圧制御による制御信号と保護回路による制御信号を共通の回路により生成し、フォールドバック形電流制限回路と垂下形電流制限回路を１つの回路で実現することを特徴としている。

図１を用いて、本実施形態にかかる定電圧電源回路の構成について説明する。この定電圧電源回路では、入力端子（第１の電源端子）１１に入力電圧ＶＩＮが入力され、ＧＮＤ端子（第２の電源端子）１３にＧＮＤ電位が接続され、出力端子１２に負荷が接続される。この出力端子１２から出力電圧ＶＯＵＴとして一定の電圧の定電圧Ｖｍが出力され、負荷に出力電流ＩＯＵＴが流れる。

図に示されるように、この定電圧電源回路は、出力トランジスタＱ１、第１の検出回路２１、第２の検出回路２２、制御電流生成回路２３、制御電圧変換用の抵抗Ｒ１とを備えている。

出力トランジスタＱ１は、ゲート電圧（制御電圧）に応じて出力電圧ＶＯＵＴを出力する出力回路である。例えば、出力トランジスタＱ１は、Ｐチャネル型のＭＯＳトランジスタである。出力トランジスタＱ１は、ソースが入力端子１１に接続され、ドレインが出力端子１２に接続され、ゲートが抵抗Ｒ１と制御電流生成回路２３の中間ノードに接続されている。出力トランジスタＱ１は、ゲート電圧が低下するとＯＮ抵抗が下がるため流れる電流Ｉ１が増加し、ゲート電圧が上昇するとＯＮ抵抗が上がるため、流れる電流Ｉ１が減少する。

第１の検出回路２１は、出力電圧ＶＯＵＴに基づく電圧と基準電圧源Ｅ１（第１の基準信号）との差に応じて誤差電圧Ｖ２１（第１の検出信号）を生成する回路である。また、第１の検出回路２１は、制御電流生成回路２３のカレントミラー回路３１及び抵抗Ｒ１とともに、出力電圧ＶＯＵＴを一定の電圧に制御する定電圧制御回路４１を構成する。第１の検出回路２１は、抵抗Ｒ２，Ｒ３、基準電圧源Ｅ１、誤差増幅器Ａ１を有している。

抵抗Ｒ２，Ｒ３は、出力電圧設定用の抵抗であるとともに、出力電圧ＶＯＵＴに応じた分圧電圧Ｖ３（検出電圧）を生成する電圧検出回路である。出力電圧ＶＯＵＴは、出力トランジスタＱ１に流れる電流Ｉ１と抵抗Ｒ２，Ｒ３の抵抗値によって決定する。抵抗Ｒ２，Ｒ３は、出力端子１２とＧＮＤ端子１３の間に直列に接続されて、出力電圧ＶＯＵＴを分圧する分圧抵抗となり、抵抗Ｒ３の両端の電圧は、出力電圧ＶＯＵＴを分圧した分圧電圧Ｖ３となる。

基準電圧源Ｅ１は、出力電圧ＶＯＵＴが定電圧Ｖｍのときに生じる分圧電圧Ｖ３と等しい電圧を供給する定電圧源である。基準電圧源Ｅ１は、誤差増幅器Ａ１の入力端子とＧＮＤ端子１３の間に接続されている。

誤差増幅器Ａ１は、抵抗Ｒ３の分圧電圧Ｖ３と基準電圧源Ｅ１の電圧の差を増幅して誤差電圧Ｖ２１を出力する。例えば、誤差増幅器Ａ１は、演算増幅器（第１の演算増幅器）で構成される。誤差増幅器Ａ１は、一方の入力端子（反転入力端子）が抵抗Ｒ２と抵抗Ｒ３の中間ノードに接続されて分圧電圧Ｖ３が入力され、他方の入力端子（非反転入力端子）が基準電圧源Ｅ１の一端に接続され、出力端子が制御電流生成回路２３に接続されている。誤差増幅器Ａ１は、Ｅ１＞Ｖ３になると誤差電圧Ｖ２１を上昇させ、Ｅ１＜Ｖ３になると誤差電圧Ｖ２１を低下させる。

第２の検出回路２２は、出力電流ＩＯＵＴに基づく電圧Ｖ２と基準電圧源Ｅ２（第２の基準信号）との差に応じて比較電圧Ｖ２２（第２の検出信号）を生成する回路である。また、第２の検出回路２１は、制御電流生成回路２３のカレントミラー回路３２とともに、出力トランジスタＱ１の過電流保護及び短絡保護を行う保護回路４２を構成する。本実施形態では、この保護回路によって、垂下形電流制限とフォールドバック形電流制限を行う。第２の検出回路２２は、電流検出回路２４、基準電圧源Ｅ２、比較器Ａ２を有している。

電流検出回路２４は、出力トランジスタＱ１の電流Ｉ１を検出し、この電流Ｉ１に応じた電圧Ｖ２を生成する。電流検出回路２４は、入力端子１１とＧＮＤ端子１３の間に直列に接続された電流検出トランジスタＱ２と抵抗Ｒ４を有している。

電流検出トランジスタＱ２は、出力トランジスタＱ１の電流を検出するトランジスタであり、出力トランジスタＱ１の電流Ｉ１に応じた電流Ｉ２を生成する。例えば、電流検出トランジスタＱ２は、出力トランジスタＱ１と同様に、Ｐチャネル型のＭＯＳトランジスタである。電流検出トランジスタＱ２は、ソースが入力端子１１に接続され、ゲートが出力トランジスタＱ１のゲートに接続され、ドレインが抵抗Ｒ４の一端に接続されている。

抵抗Ｒ４は、電流検出用の抵抗であり、電流検出トランジスタＱ２が検出した電流Ｉ２を電圧Ｖ２に変換し、出力トランジスタＱ１の電流Ｉ１に応じた電圧Ｖ２を生成する。抵抗Ｒ４は、電流検出トランジスタＱ２とＧＮＤ端子１３との間に接続されている。

基準電圧源Ｅ２は、制限電流Ｉｍ、短絡電流Ｉｓ、比較器Ａ２による電流制御の制御量の基準となる電圧源である。基準電圧源Ｅ２は、比較器Ａ２の入力端子とＧＮＤ端子１３との間に接続されている。基準電圧源Ｅ２の電圧は、定電圧もしくは可変電圧である。後述するように、基準電圧源Ｅ２を定電圧源とすると、垂下形に電流制限するように動作し、基準電圧源Ｅ２を可変電圧源とると、フォールドバック形に電流制限するように動作する。すなわち、基準電圧源Ｅ２の電圧によって、電流制限の特性を調整することができる。

比較器Ａ２は、抵抗Ｒ４の電圧Ｖ２と基準電圧源Ｅ２の電圧を比較し比較電圧Ｖ２２を出力する比較器である。例えば、比較器Ａ２は、演算増幅器（第２の演算増幅器）で構成される。比較器Ａ２は、一方の入力端子（非反転入力端子）が電流検出トランジスタＱ２と抵抗Ｒ４の中間ノードに接続されて電圧Ｖ２が入力され、他方の入力端子（反転入力端子）が基準電圧源Ｅ２の一端に接続され、出力端子が制御電流生成回路２３に接続されている。比較器Ａ２は、Ｖ２＞Ｅ２になると比較電圧Ｖ２２を上昇させ、Ｖ２＜Ｅ２になると比較電圧Ｖ２２を低下させる。

制御電流生成回路２３は、第１の検出回路２１の誤差電圧Ｖ２１と第２の検出回路２２の比較電圧Ｖ２２とに基づいて制御電流Ｉ１２を生成する。制御電流Ｉ１２は、抵抗Ｒ１によって変換されて出力トランジスタＱ１のゲート電圧を生成するための電流である。制御電流生成回路２３は、カレントミラー回路３１，３２を有しており、誤差電圧Ｖ２１により流れる電流と比較電圧Ｖ２２により流れる電流の差に応じて制御電流Ｉ１２を生成する。

カレントミラー回路３１は、誤差増幅器Ａ１の出力する誤差電圧Ｖ２１に応じた電流を生成する。カレントミラー回路３１は、誤差増幅器Ａ１の出力端子とＧＮＤ端子１３の間に接続されたトランジスタＭ１（第１の電流制御トランジスタ）と、出力トランジスタＱ１のゲートとＧＮＤ端子１３の間に接続され、トランジスタＭ１とカレントミラー接続されたトランジスタＭ２（第２の電流制御トランジスタ）を有している。トランジスタＭ１は、誤差電圧Ｖ２１を受けて電流Ｉ１１を流し、トランジスタＭ２には、電流Ｉ１１に対しミラー比に応じた制御電流Ｉ１２が流れる。

例えば、トランジスタＭ１，Ｍ２は、Ｎチャネル型のＭＯＳトランジスタである。トランジスタＭ１とトランジスタＭ２は、それぞれのゲートが共通に接続されるとともにトランジスタＭ１のドレインに接続され、それぞれのソースがＧＮＤ端子１３に接続されている。トランジスタＭ１のドレインは、誤差増幅器Ａ１の出力端子に接続され、トランジスタＭ２のドレインは、抵抗Ｒ１の一端及び出力トランジスタＱ１のゲートに接続されている。

カレントミラー回路３２は、比較器Ａ２の出力する比較電圧Ｖ２２に応じた電流を生成し、誤差増幅器Ａ１のドライブ能力を低下させて、カレントミラー回路３１の電流を減少させる。カレントミラー回路３２は、比較器Ａ２の出力端子とＧＮＤ端子１３の間に接続されたトランジスタＭ３（第３の電流制御トランジスタ）と、誤差増幅器Ａ１の出力端子とＧＮＤ端子１３の間に接続され、トランジスタＭ３とカレントミラー接続されたトランジスタＭ４（第４の電流制御トランジスタ）を有している。トランジスタＭ３は、比較電圧Ｖ２２を受けて電流Ｉ１３を流し、トランジスタＭ４には、電流Ｉ１３に対しミラー比に応じた電流Ｉ１４が流れる。

例えば、トランジスタＭ３，Ｍ４は、Ｎチャネル型のＭＯＳトランジスタである。トランジスタＭ３とトランジスタＭ４は、それぞれのゲートが共通に接続されるとともにトランジスタＭ３のドレインに接続され、それぞれのソースがＧＮＤ端子１３に接続されている。トランジスタＭ３のドレインは、比較器Ａ２の出力端子に接続され、トランジスタＭ４のドレインは、誤差増幅器Ａ１の出力端子に接続されている。

制御電流生成回路２３では、誤差電圧Ｖ２１によって誤差増幅器Ａ１の出力端子からＧＮＤ端子１３へ流れる電流から、電流Ｉ１４を差し引いた電流が電流Ｉ１１となって流れる。つまり、比較電圧Ｖ２２が上昇すると、電流Ｉ１４が増加し制御電流Ｉ１２が減少する。

抵抗Ｒ１は、制御電流生成回路２３の生成した制御電流Ｉ１２を電圧Ｖ１に変換し、出力トランジスタＱ１のゲート電圧（制御電圧）を生成する変換回路である。抵抗Ｒ１は、入力端子１１と、出力トランジスタＱ１のゲート及び制御電流生成回路２３の間に接続されている。抵抗Ｒ１には制御電流生成回路２３の制御電流Ｉ１２が流れ、抵抗Ｒ１の両端には制御電流Ｉ１２に応じた電圧Ｖ１が生じ、この電圧Ｖ１によって出力トランジスタＱ１のゲート電圧が決定する。例えば、制御電流Ｉ１２が減少すると電圧Ｖ１は低下し、出力トランジスタＱ１のゲート電圧は上昇する。制御電流Ｉ１２が増加すると電圧Ｖ１は上昇し、出力トランジスタＱ１のゲート電圧は低下する。

ここで、本実施形態にかかる定電圧電源回路の動作について説明する。出力電流ＩＯＵＴが制限電流Ｉｍに達するまでは、定電圧制御回路４１によって出力電圧ＶＯＵＴが定電圧Ｖｍとなるように制御される。この場合、保護回路４２による電流制限は行われずに、定電圧制御回路４１によって定電圧制御が行われる。すなわち、出力電圧ＶＯＵＴを抵抗Ｒ２，Ｒ３で分圧した分圧電圧Ｖ３と、基準電圧源Ｅ１の電圧との差が誤差増幅器Ａ１で増幅されて誤差電圧Ｖ２１となる。このとき、出力電流ＩＯＵＴが制限電流Ｉｍより小さいためカレントミラー回路３２の電流Ｉ１４は流れず、カレントミラー回路３１に誤差電圧Ｖ２１に応じた制御電流Ｉ１２が流れ、制御電流Ｉ１２に応じた電圧Ｖ１が抵抗Ｒ１に生じ、出力トランジスタＱ１のゲート電圧が制御されて出力電圧ＶＯＵＴが一定に保たれる。

例えば、出力電圧ＶＯＵＴ＞定電圧Ｖｍになると、Ｖ３＞Ｅ１となるため、誤差増幅器Ａ１から出力される誤差電圧Ｖ２１が低下する。そうすると、カレントミラー回路３１から生成される制御電流Ｉ１２も減少し、電圧Ｖ１が低下するため、出力トランジスタＱ１のゲート電圧が上昇し、出力電圧ＶＯＵＴが低下する。また、出力電圧ＶＯＵＴ＜定電圧Ｖｍになると、Ｖ３＜Ｅ１となるため、誤差増幅器Ａ１から出力される誤差電圧Ｖ２１が上昇する。そうすると、カレントミラー回路３１から生成される制御電流Ｉ１２も増加し、電圧Ｖ１が上昇するため、出力トランジスタＱ１のゲート電圧が低下し、出力電圧ＶＯＵＴが上昇する。

そして、出力電流ＩＯＵＴが制限電流Ｉｍに達すると、保護回路４２によって出力電流ＩＯＵＴが制限電流Ｉｍを超えないように過電流保護制御が行われ、もしくは、短絡電流Ｉｓまで減少するように短絡保護制御が行われる。すなわち、出力トランジスタＱ１の電流Ｉ１に応じた電流Ｉ２により生じた電圧Ｖ２が抵抗Ｒ４に発生し、電圧Ｖ２と基準電圧Ｅ２とを比較器Ａ２で比較する。電圧Ｖ２が基準電圧Ｅ２より大きくなると比較器Ａ２の比較電圧Ｖ２２が反転して上昇し、カレントミラー回路３２に比較電圧Ｖ２２に応じた電流Ｉ１４が流れる。その結果、カレントミラー回路３１に流れていた制御電流Ｉ１２は、電流Ｉ１４に吸収された分減少して電圧Ｖ１は低下し、出力トランジスタＱ１のゲート電圧が上昇して出力電流ＩＯＵＴが制限される。

保護回路４２では、基準電圧源Ｅ２の電圧によって電流制限の特性を、図４（ａ）〜（ｃ）等の任意の特性とすることができる。基準電圧源Ｅ２を定電圧源とした場合、常に、出力電流ＩＯＵＴが制限電流Ｉｍを超えたときに、比較器Ａ２の比較電圧Ｖ２２が反転して出力電流ＩＯＵＴが制限され、出力電流ＩＯＵＴが一定となるように制御されるため、図４（ａ）のような垂下形の電流制限となる。

基準電圧源Ｅ２を可変電圧源とし、出力電圧ＶＯＵＴとともに基準電圧源Ｅ２の電圧を低下させた場合、出力電流ＩＯＵＴに対して比較器Ａ２の比較電圧Ｖ２２が反転する基準が徐々に下がり、出力電流ＩＯＵＴが制限される電流が徐々に減少するため、フォールドバック形の電流制限となる。

出力電圧ＶＯＵＴが定電圧Ｖｍで出力電流ＩＯＵＴが制限電流Ｉｍのとき、基準電圧源Ｅ２の低下を開始させると、図４（ｂ）のようにフの字形の電流制限となる。すなわち、出力電圧ＶＯＵＴが定電圧Ｖｍから低下するにしたがって、出力電流ＩＯＵＴも低下するように制限される。

出力電圧ＶＯＵＴが定電圧Ｖｍより低い電圧Ｖｔで出力電流ＩＯＵＴが制限電流Ｉｍのとき、基準電圧源Ｅ２の低下を開始させると、図４（ｃ）のように垂下形とフォールドバック形を含む電流制限となる。すなわち、出力電圧ＶＯＵＴが定電圧Ｖｍから電圧Ｖｔまでは出力電流ＩＯＵＴは制限電流Ｉｍに制限され、出力電圧ＶＯＵＴが電圧Ｖｔから低下するにしたがって、出力電流ＩＯＵＴも低下するように制限される。

このように、本実施形態では、第１の検出回路２１と制御電流生成回路２３のカレントミラー回路３１と抵抗Ｒ１によって出力電圧ＶＯＵＴを定電圧Ｖｍに制御し、第２の検出回路２２と制御電流生成回路２３のカレントミラー回路３２によって過電流保護及び短絡保護の電流制限を行っている。制御電流生成回路２３によって、定電圧制御と過電流・短絡保護制御を共通で行うことにより、これらの制御回路を別々に設ける場合と比べて、回路構成を簡素化することができる。さらに、第２の検出回路２２で、基準電圧源Ｅ２を変化させることにより、垂下形とフォールドバック形を含む電流制限を行うことができるため、これらの電流制限回路を別々に設ける場合と比べて、回路構成をより簡素化することができる。基準電圧源Ｅ２の電圧によって、垂下形やフの字形、垂下形を含むフォールドバック形など、任意の電流制限特性を１つの回路で実現することも可能である。

また、本実施形態では、出力トランジスタのゲート電圧制御を抵抗Ｒ１のＩ／Ｖ変換（電流／電圧変換）により制御している。このため、従来例のように出力トランジスタのゲートにＭＯＳスイッチを接続しないため、出力トランジスタの容量成分の増加を抑止できる。したがって、応答速度を早くすることができ、電流制限を迅速に行うことが可能になり、特性向上を図ることができる。さらに、抵抗Ｒ１の抵抗値を変更することで容易に制限電流値を設定することができる。また、抵抗Ｒ１の抵抗値のばらつきは、ＭＯＳトランジスタの線形領域のばらつきより小さく抑えることができるため、従来例に比べ制限電流値のばらつきを低減することができる。

発明の実施の形態２．
次に、本発明の実施の形態２にかかる定電圧電源回路について説明する。本実施形態にかかる定電圧電源回路は、実施の形態１の基準電圧源Ｅ２を出力電圧ＶＯＵＴに応じて変化する基準電圧回路に置き換えたことを特徴としている。

図２を用いて、本実施形態にかかる定電圧電源回路の構成について説明する。尚、図２において、図１と同一の符号を付されたものは同様の要素であり、それらの説明を適宜省略する。

図２に示されるように、本実施形態にかかる定電圧電源回路は、図１の基準電圧源Ｅ２の代わりに基準電圧回路２５を備えている。

基準電圧回路２５は、定電流源Ｂ１、ダイオードＤ１〜Ｄ４を有している。入力端子１１とＧＮＤ端子１３の間に定電流源Ｂ１とダイオードＤ１〜Ｄ３が直列に接続されている。ここでは、入力端子１１から定電流源Ｂ１、ダイオードＤ３、ダイオードＤ２、ダイオードＤ１の順に接続されている。ダイオードＤ１〜Ｄ３は、同じ方向に接続されており、ダイオードＤ３のアノードに比較器Ａ２の入力端子（反転入力端子）が接続され、ダイオードＤ１のカソードにＧＮＤ端子１３が接続されている。定電流源Ｂ１とダイオードＤ３の中間ノードと出力端子１２との間にダイオードＤ４が接続されている。ダイオードＤ４は、アノードが定電流源Ｂ１とダイオードＤ３の中間ノードに接続され、カソードが出力端子１２に接続されている。

定電流源Ｂ１は、定電流Ｉ２１を流す電流源であり、この定電流Ｉ２１は、基準電圧Ｖ３０を生成するための電流である。ダイオードＤ１〜Ｄ３には、定電流Ｉ２１に応じた電流Ｉ２２が流れ、電流Ｉ２２によって基準電圧Ｖ３０が生じる。尚、基準電圧Ｖ３０を発生させるダイオードはＤ１〜Ｄ３の３つに限らず、任意の数のダイオードでよい。ダイオードＤ４は、出力電圧ＶＯＵＴに応じて電流Ｉ２３を流し、ダイオードＤ１〜Ｄ３へ流れる電流Ｉ２２を減少させ、基準電圧Ｖ３０を低下させる。

出力トランジスタＱ１の電流Ｉ１が増加すると、それに比例した電流Ｉ２が電流検出トランジスタＱ２に流れ、抵抗Ｒ４の両端に電圧Ｖ２が生じる。比較器Ａ２に入力される基準電圧Ｖ３０よりも電圧Ｖ２が大きくなると、比較器Ａ２の出力が反転し、実施の形態１と同様に、誤差増幅器Ａ１のドライブ能力を低下させて、出力電流ＩＯＵＴを減少させる。誤差増幅器Ａ１のドライブ能力が低下すると、出力電圧ＶＯＵＴも低下し始める。定電流源Ｂ１とダイオードＤ３との中間ノードの電圧よりも、出力電圧ＶＯＵＴが低下すると、ダイオードＤ４に電流Ｉ２３が流れ始め、電流Ｉ２２が減少するため、基準電圧Ｖ３０も低下する。したがって、徐々に少ない出力電流ＩＯＵＴで比較器Ａ２が反転するようになり、出力電流ＩＯＵＴがフォールドバック形に電流制限される。

定電流源Ｂ１とダイオードＤ３との中間ノードの電圧を、定電圧Ｖｍに設定すると、出力電圧ＶＯＵＴが定電圧Ｖｍより低下するとすぐに、基準電圧Ｖ３０が低下するため、図４（ｂ）のようなフの字形の電流制限となる。定電流源Ｂ１とダイオードＤ３との中間ノードの電圧を、定電圧Ｖｍより低い電圧Ｖｔに設定すると、出力電圧ＶＯＵＴが電圧Ｖｔより低下した後、基準電圧Ｖ３０が低下するため、図４（ｃ）のような垂下形とフォールドバック形を含む電流制限となる。

また、基準電圧回路２５は、出力が短絡した場合も、出力電圧ＶＯＵＴが低下して基準電圧Ｖ３０が低下し、過電流検知時と同様に電流制限動作を行うため、出力短絡検知機能も備えている。

出力電圧ＶＯＵＴの立ち上げ時は、すぐに定電流源Ｂ１から定電流Ｉ２１が流れ、出力電圧ＶＯＵＴが低いためダイオードＤ１〜Ｄ３とダイオードＤ４に電流Ｉ２２とＩ２３が流れ、ダイオードＤ４に電圧Ｖ４が生じるとともに、基準電圧Ｖ３０が生じる。このとき、出力トランジスタＱ１の電流Ｉ１は小さいため、基準電圧Ｖ３０が電圧Ｖ２よりも確実に大きくなり、比較器Ａ２が反転せず通常動作まで誤動作することなく立ち上がる。

このように、本実施形態では、基準電圧源Ｅ２を具体的に基準電圧回路２５に置き換えたことにより、出力電圧ＶＯＵＴに応じてフォールドバック形の電流制限を自動的に行うことができる。実施の形態１では、フォールドバック形の電流制限を行うためには、基準電圧源Ｅ２の電圧を制御する手段が必要であるが、本実施形態では基準電圧の制御手段を別途設ける必要がない。したがって、回路構成を効果的に簡素化することができる。

また、基準電圧回路２５は、出力の短絡を検知する機能を備えているため、短絡検知を別回路で行う必要がない。さらに、出力立ち上がり時に保護回路の比較器の大小関係を保証して、比較器の反転を防止することにより、出力立ち上がり時の誤動作も容易に防ぐことができる。

尚、上述の実施の形態は一例であり、このほか、本発明の要旨を逸脱しない範囲で種々の変形、実施が可能である。例えば、上記の回路においてトランジスタの導電型を変更して回路を構成してもよい。また、ＭＯＳトランジスタをバイポーラトランジスタとしてもよい。

本発明にかかる定電圧電源回路の構成を示す回路図である。 本発明にかかる定電圧電源回路の構成を示す回路図である。 従来の定電圧電源回路の構成を示す回路図である。 従来の定電圧電源回路の出力特性を示す特性図である。 従来の定電圧電源回路の構成を示す回路図である。

符号の説明

１１ 入力端子
１２ 出力端子
１３ ＧＮＤ端子
２１ 第１の検出回路
２２ 第２の検出回路
２３ 制御電流生成回路
２４ 電流検出回路
２５ 基準電圧回路
３１，３２ カレントミラー回路
４１ 定電圧制御回路
４２ 保護回路
Ｑ１ 出力トランジスタ
Ｑ２ 電流検出トランジスタ
Ａ１ 誤差増幅器
Ａ２ 比較器
Ｅ１，Ｅ２ 基準電圧源
Ｒ１〜Ｒ４ 抵抗
Ｍ１〜Ｍ４ トランジスタ
Ｂ１ 定電流源
Ｄ１〜Ｄ４ ダイオード

Claims (5)

1. 制御電圧に応じた電圧を出力端子から出力する出力回路と、
   前記出力回路の出力電圧に応じた検出電圧を生成する電圧検出回路と、前記検出電圧と第１の基準信号の電圧との差を増幅し第１の検出信号を生成する誤差増幅回路と、を有する第１の検出回路と、
   前記出力回路の出力電流に応じた検出電流を生成する電流検出回路と、前記検出電流に応じた電圧と第２の基準信号の電圧とを比較し第２の検出信号を生成する比較回路と、を有する第２の検出回路と、
   前記第１の検出信号と前記第２の検出信号とに基づいて制御電流を生成する制御電流生成回路と、
   前記制御電流を前記制御電圧に変換し前記出力回路へ供給する変換回路と、
   第１の電源端子と第２の電源端子との間に接続された定電流源と、前記定電流源と前記第２の電源端子との間に接続された第１のダイオードと、前記定電流源と前記第１のダイオード間の接続ノードと前記出力端子との間に接続された第２のダイオードと、を有し、前記接続ノードの電圧を前記第２の基準信号の電圧として生成する可変電圧源と、を備えた定電圧電源回路。
2. 前記第１の基準信号の電圧は、一定電圧であることを特徴とする請求項１に記載の定電圧電源回路。
3. 前記可変電圧源は、前記出力回路の出力電圧の低下にしたがって前記第２の基準信号の電圧を低下させることを特徴とする請求項１又は２に記載の定電圧電源回路。
4. 前記制御電流生成回路は、前記第１の検出信号により流れる電流と前記第２の検出信号により流れる電流の差に応じて前記制御電流を生成することを特徴とする請求項１乃至３のいずれか一つに記載の定電圧電源回路。
5. 前記出力回路は、
   前記第１の電源端子と前記出力端子との間に接続された出力トランジスタを有し、
   前記変換回路は、
   前記第１の電源端子と前記出力トランジスタの制御端子との間に接続された出力制御抵抗を有し、
   前記電圧検出回路は、
   前記出力端子と前記第２の電源端子との間に接続された分圧抵抗を有し、
   前記誤差増幅回路は、
   前記分圧抵抗の分圧電圧を一方の入力端子に入力し、前記第１の基準電圧を他方の入力端子に入力する第１の演算増幅器を有し、
   前記電流検出回路は、
   前記第１の電源端子と前記第２の電源端子との間に接続され、制御端子が前記出力トランジスタの制御端子に接続された電流検出トランジスタと、
   前記電流検出トランジスタと前記第２の電源端子との間に接続された電流検出抵抗と、を有し、
   前記比較回路は、
   前記電流検出抵抗の電圧を一方の入力端子に入力し、前記第２の基準電圧を他方の入力端子に入力する第２の演算増幅器を有し、
   前記制御電流生成回路は、
   前記第１の演算増幅器の出力端子と前記第２の電源端子との間に接続された第１の電流制御トランジスタと、
   前記出力トランジスタの制御端子と前記第２の電源端子との間に接続され、前記第１の電流制御トランジスタとカレントミラー接続された第２の電流制御トランジスタと、
   前記第２の演算増幅器の出力端子と前記第２の電源端子との間に接続された第３の電流制御トランジスタと、
   前記第１の演算増幅器の出力端子と前記第２の電源端子との間に接続され、前記第３の電流制御トランジスタとカレントミラー接続された第４の電流制御トランジスタと、を有する、請求項１乃至４の何れか一つに記載の定電圧電源回路。

Images