JP2014533907A5 - - Google Patents

Claims (15)

1. −第１の電極を有する基板、
   −第２の電極を有する膜、
   −前記膜が前記基板に取り付けられている外側領域、及び
   −前記外側領域の内側にある又は前記外側領域により囲まれる内側領域
   を有する崩壊前の静電容量型トランスデューサーセルにおいて、
   前記膜は、前記内側領域内に置かれる円環形状の第１の崩壊領域において前記基板に崩壊し、
   前記セルは、前記円環形状の第１の崩壊領域の内側にある又は前記崩壊領域により囲まれる第１の変換領域と、前記円環形状の第１の崩壊領域の外側にある又は前記崩壊領域を囲んでいる第２の変換領域とを有する
   セル。
2. 前記第２の電極は、前記第１の変換領域内又は前記第２の変換領域内の何れかに置かれる、請求項１に記載のセル。
3. 前記内側領域内に置かれる第２の崩壊領域及び前記第２の崩壊領域内に置かれる第４の電極を更に有する、請求項１に記載のセル。
4. 前記第２の電極は、前記円環形状の第１の崩壊領域に少なくとも極めて隣接して置かれる、請求項２又は３に記載のセル。
5. 前記第２の電極及び/又は前記第１の電極は円環形状である、請求項１に記載のセル。
6. 前記円環形状の第１の崩壊領域は、前記セル又は前記膜の中心を軸に、その周りに置かれている請求項１に記載のセル。
7. 前記膜はさらに、前記内側領域内に置かれる第２の崩壊領域において前記基板に崩壊する、請求項１に記載のセル。
8. 前記第２の崩壊領域は、前記セル若しくは前記膜の中心領域又は中心に置かれる、請求項７に記載のセル。
9. 前記膜は、前記内側領域において内部応力を持つ、請求項１に記載のセル。
10. 前記膜はさらに、前記第１の崩壊領域に置かれる第３の電極を有する、請求項３に記載のセル。
11. 前記第２の電極及び/又は前記第３の電極は少なくとも１つの開口を持ち、前記第４の電極及び/又は前記第２の電極とのコネクタは、前記開口内に置かれる、請求項１０に記載のセル。
12. 前記膜は恒久的に崩壊する、請求項１に記載のセル。
13. 前記膜は前記セルの動作中にのみ崩壊する請求項１に記載のセル。
14. 崩壊前の静電容量型トランスデューサーセルを製造する方法において、
    −第１の電極を有する基板を設けるステップ、
    −第２の電極を有する膜を設けるステップであり、前記セルは、前記膜が前記基板に取り付けられている外側領域と、前記外側領域の内側にある又は前記外側領域により囲まれる内側領域とを持つ、前記膜を設けるステップ、並びに
    −前記内側領域内に置かれる円環形状の第１の崩壊領域において、前記膜を前記基板に崩壊させるステップ、及び
    −前記円環形状の第１の崩壊領域の内側にある又は前記崩壊領域により囲まれる第１の変換領域と、前記円環形状の第１の崩壊領域の外側にある又は前記崩壊領域を囲んでいる第２の変換領域とを設けるステップ
    を有する方法。
15. 前記膜はさらに、前記第１の崩壊領域に置かれる第３の電極を有する請求項１４に記載の方法において、
    前記膜を前記基板に崩壊させるステップは、前記第１の電極と前記第３の電極との間に電圧を印加するステップを有する、方法。