JP2014515183A - めっきされた支持基板を有する固体光電子素子 - Google Patents

めっきされた支持基板を有する固体光電子素子 Download PDF

Info

Publication number
JP2014515183A
JP2014515183A JP2014501255A JP2014501255A JP2014515183A JP 2014515183 A JP2014515183 A JP 2014515183A JP 2014501255 A JP2014501255 A JP 2014501255A JP 2014501255 A JP2014501255 A JP 2014501255A JP 2014515183 A JP2014515183 A JP 2014515183A
Authority
JP
Japan
Prior art keywords
light emitting
emitting structure
wafer
substrate
plated substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014501255A
Other languages
English (en)
Other versions
JP6122836B2 (ja
Inventor
オドノブリュドフ,ウラジーミル
ディー. シェルハマー,スコット
Original Assignee
マイクロン テクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー, インク. filed Critical マイクロン テクノロジー, インク.
Publication of JP2014515183A publication Critical patent/JP2014515183A/ja
Application granted granted Critical
Publication of JP6122836B2 publication Critical patent/JP6122836B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/818Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

垂直固体照明(SSL)素子が開示される。一実施形態において、SSL素子は、成長基板上に形成された発光構造体を含む。個々のSSL素子は、発光構造体上に形成された埋め込み接点および埋め込み接点に少なくとも近位の側面にめっきされた金属基板を含み得る。めっきされた基板は、反ることなく発光構造体を支持するために十分な厚さを有する。
【選択図】図4

Description

本技術は、大きな直径のウエハ(例えば4インチを超える)上でめっきされた金属支持基板とともに構築される固体照明(「SSL」)素子を対象とする。
SSL素子は概して、照明源として電気フィラメント、プラズマ、または気体ではなく、むしろ半導体発光ダイオード(「LED」)、有機発光ダイオード(「OLED」)、および/またはポリマー発光ダイオード(「PLED」)を使用する。携帯電話、ラップトップコンピュータ、デジタルカメラ、MP3プレーヤ、および他の携帯可能な電子デバイスは、背景照明のためにSSL素子を利用し得る。SSL素子は、サイネージ、屋内照明、屋外照明、および他の種類の一般的照明のためにも使用され得る。
図1は、直列のp型窒化ガリウム(GaN)12、GaN/窒化インジウムガリウム(InGaN)多重量子井戸(「MQW」)14、およびn型GaN16を有する発光構造体17を含む、従来の垂直SSL素子10を示す。SSL素子10は、支持基板18および支持基板18とp型GaN材料12との間のp型接点20も含む。従来の支持基板18は、典型的に、ウエハ形状因子を有するサファイヤまたは半導体材料である。SSL素子10は、外部ホスト素子26の外部接点24にワイヤボンディングされ得る、SSL素子10の上面にn型接点22も含む。電圧がn型接点22とp型接点20との間に印加されると、電流が発光構造体17を通過し、光を発生させる。SSL素子10は、個々のSSL素子に単一化されるウエハ上に作製され得る。
従来の素子は銅‐銅(Cu‐Cu)ボンディング等の熱圧縮ボンディングを使用し、発光構造体17を支持基板18に取り付ける。この処理は、ひび割れし、または歪む程度にウエハを反らせ、または変形させ得る高い温度および圧力を必要とする。現在、LED産業は2〜4インチ直径の基板を主として手掛けており、そのように小さいウエハ上で作製され得るSSL素子は少ないので、処理能力を限定し、コストを上昇させる。この直径でさえも、ウエハの歪みおよび反りは、LEDの製造にとり問題である。この問題は、大きな直径(>4インチ)のウエハにとり深刻な問題になる。
従来技術による垂直SSL素子の例示である。 本技術の実施形態による複数のSSL素子を備えるウエハの側面図である。 本技術の実施形態による成長基板および発光構造体の側面図である。 本技術の実施形態による成長基板、発光構造体、障壁材料、および反射性材料の側面図である。 本技術の実施形態によるめっきされた基板を含む、ウエハの側面図である。 本技術の実施形態による、成長基板が発光構造体から取り除かれた後のウエハの側面図である。 本技術の実施形態による、n型接点および個片化線を有するウエハの側面図である。 本技術の実施形態による、メサを画定するトレンチを有する、複数のSSL素子を備えるウエハの側面図である。 本技術の実施形態による、成長基板および発光構造体の側面図である。 本技術の実施形態による、成長基板およびトレンチを含む発光構造体を備える、ウエハの側面図である。 本技術の実施形態による、トレンチ構造体の拡大図である。 本技術の実施形態による、めっきされた基板を有するウエハの側面図である。 本技術の実施形態による、成長基板が取り除かれた後のウエハの側面図である。 本技術の実施形態による、外部接点および個々のSSL素子の間の個片化線を有する、ウエハの側面図である。 本技術の実施形態による、パターニングされたレジストを有するウエハの側面図である。 本技術の実施形態による、ウエハ上に形成された別個の材料部分を有する図14のウエハの側面図である。 本技術の実施形態による、パターニングされたレジストが取り除かれた、図14のウエハの側面図である。 本技術の実施形態による、図14のウエハの上面図である。
SSL素子、アセンブリ、および製造方法の様々な実施形態が、下に記載される。本明細書の以下で使用されるように、「SSL素子」という用語は、概ね、LED、レーザーダイオード、OLED、PLED、および/もしくは電気的フィラメント、プラズマ、または気体以外の他の好適な発光構造体を具備する素子のことを指す。当業者は、また、本技術が追加的な実施形態を有してもよく、かつ本技術が、図2〜13を参照して、下に記載される実施形態の詳細のいくつかのものを伴わずに実践されてもよいことを理解するであろう。
図2は、本技術の選択された実施形態による、ウエハレベルで形成されたいくつかの発光ダイ110を備える、ウエハ100を例示する。ウエハ100は、個々のダイ110を作製するために、分断線102に沿って個片化され得る。一実施形態において、ウエハ100は、めっきされた基板120、任意の障壁材料130、任意の反射性材料131、埋め込み接点140、発光構造体150、および発光構造体150上の外部接点160を含む。他の実施形態において、埋め込み接点140は、高度に反射性であり、および/または障壁を提供し得、障壁材料130および/または反射性材料131が省略され得るように照明構造体150への/からの拡散を防止する。めっきされた基板120は、埋め込み接点140側にあり、めっきされた基板は、発光構造体150の反りを抑制するために十分な厚さを有する。例えば、発光構造体150が少なくとも100mm(例えば、100mm、150mm、200mm、300mm、またはそれ以上)の直径を有するとき、別の担体または支持基板なしで、めっきされた基板120のみが、ウエハ100の中心の反りを約10μm〜100mm、または約500μm、100μm、50μm、20μm、10μm、または5μm(例えば0.001%〜1%)のうちの1つ未満に抑制し得る。
めっきされた基板120は電気的におよび熱的に伝導性であり得る。例えば、めっきされた基板120は、元素金属、異なる金属の合金、または複数の非合金金属であり得る。一実施形態において、めっきされた基板120は、銅、銅合金、ニッケル、アルミニウム、および/または他の金属を含む。異なる金属または合金材料の特質、例えば厚さおよび組成は、堆積させられる材料からもたらされる応力が実質的に除去され、ウエハの丸まりまたは反りをもたらさないように選択され得るであろう。
発光構造体150は、第1の半導体材料152、第2の半導体材料154、および第1の半導体材料152と第2の半導体材料154との間の活性領域156を含む、LED、OLED、PLED、または他の固体照明構造体であり得る。例えば、第1の半導体材料152はp−GaN材料であり得、第2の半導体材料154はn−GaN材料であり得、活性領域156は1つ以上の量子井戸を有する量子井戸構造体であり得る。いくつかの実施形態において、ウエハ100は、少なくとも4インチの直径を有する円形であり、多くの用途において、ウエハ100は、6インチ以上(例えばおよそ150〜300mm)の直径を有し得る。図3A〜14は、ダイ110を作製するためのいくつかの処理、技術、および方法を例示する。
図3Aは、照明構造体150が、図2に示されるめっきされた基板120から離間した成長基板170上に形成された後の、本技術の実施形態による処理段階でのウエハ100を例示する。いくつかの実施形態において、発光構造体150の少なくとも部分は、成長基板170上でエピタキシャルに成長させられる。一実施形態において、成長基板170は、成長基板170の表面にSi(1,1,1)結晶方位を有するシリコン(Si)を含む。他の実施形態において、成長基板170は、窒化アルミニウムガリウム(AlGaN)、GaN、炭化シリコン(SiC)、サファイア(Al)、設計された基板、前述の材料の組合せ、および/または他の好適な基板材料も含み得る。
選択された実施形態において、第1および第2の半導体材料152および154は、p型GaN材料およびn型GaN材料をそれぞれ含む。別の実施形態において、第1および第2の半導体材料152および154は、n型GaN材料およびp型GaN材料をそれぞれ含む。更なる実施形態において、第1の半導体材料152および第2の半導体材料154は、個々に、ガリウムヒ素(GaAs)、アルミニウムガリウムヒ素(AlGaAs)、ガリウムヒ素リン(GaAsP)、リン化ガリウム(III)(GaP)、セレン化亜鉛(ZnSe)、窒化ホウ素(BN)、AlGaN、および/または他の好適な半導体材料のうちの少なくとも1つを含み得る。
活性領域156は、単一量子井戸(「SQW」)、多重量子井戸(「MQW」)、および/またはバルク状半導体材料を含み得る。本明細書の以下で使用されるように、「バルク状半導体材料」は、概ね、約10ナノメートル超から約500ナノメートルの厚さを有する、単一のグレイン半導体材料(例えば、InGaN)のことを指す。ある実施形態において、活性領域156は、InGaN SQW、InGaN/GaN MQW、および/またはInGaNバルク状材料を含み得る。他の実施形態において、活性領域156は、アルミニウムガリウムインジウムリン(AlGaInP)、窒化アルミニウムガリウムインジウム(AlGaInN)、および/または他の好適な材料または構成を含み得る。前述の実施形態のいずれかにおいて、第1の半導体材料152、活性領域156、第2の半導体材料154、および任意の緩衝材料(図示せず)は、金属有機化学蒸着(「MOCVD」)、分子線エピタキシー(「MBE」)、液相エピタキシー(「LPE」)、水素化物気相エピタキシー(「HVPE」)、および/または他の好適なエピタキシャル成長技術によって成長基板170上に形成され得る。
図3Aおよび3Bにおいての発光構造体150の向きは、第2の半導体材料154、活性領域156、および第1の半導体材料152が成長基板170の上で順次に成長させられ、次いで埋め込み接点140が第1の半導体材料152の上で形成されるため、図2で示されるものとは反対である。金属シード材料200は、埋め込み接点材料140上に形成される。シード(seed)材料200は、銅、またはスパッタリング、蒸気蒸着、または比較的薄くなるように他の技術を使用して埋め込み接点材料上に堆積する別の好適なめっき材料であり得る。次いで、めっきされた金属基板120(図2)は、第1の半導体材料152の近位の発光構造体150の他の側面に形成され得る。
図3Bは本技術による代替の実施形態を例示する。図3Aを参照して記載した上記の材料に加えて、図3Bは、障壁材料130および反射性材料131を含む。いくつかの実施形態、具体的にはシード材料200が銅を含む実施形態において、障壁材料130は、銅が積層の他の材料に拡散することを防止する。障壁材料130は、タングステン‐チタン(WTi)、窒化タンタル、または他の好適な材料であり得る。反射性材料131は、洋銀(Ni−Ag)、銀(Ag)、または他の好適な材料であり得る。障壁材料130および/または反射性材料131を含むかどうかの選択は、ダイ110はある用途のために設計されるが、その用途に依存する。簡潔さのために、残りの図は、障壁材料130または反射性材料131を示さない。
図4は、比較的大量の支持バルク状金属がシード材料でモノリシックに形成された後の、本技術の実施形態の次の段階を例示する。いくつかの実施形態において、バルク状金属は、電気めっきまたは無電界めっきを使用してめっきされた基板210を形成するように、シード材料上にめっきされ得る。めっきされた基板210は、丸まり、反り、またはひび割れを抑制、または防止する方法で発光構造体150を支持するためには十分であり得る。例えば、めっきされた基板210の厚さは、150〜300μm、100〜150μmまたは75〜150μm等、50〜300μmであり得、めっきされた基板210は、少なくとも4インチ(例えば6インチ以上)の直径を有し得る。めっきされた基板210の正確な厚さは、部分的には発光構造体150の材料および寸法、ならびに/もしくはめっきされた基板210の金属に依存し得る。めっきされた基板210の材料は、熱を発光構造体150から離隔して効率的に伝導することもでき、発光構造体150のための電気的接点になり得る。めっきされた基板210は、ホスト構造体上の対応する電気的接点と整列することが容易である、比較的大きな接触領域を提供する。
上記のめっきされた基板210を有する発光ダイ110のいくつかの実施形態は、従来の設計に対するいくつかの利点を提供する。例えば、めっきされた基板210は、光構造体150の異種材料の間の横方向の内部緊張によって引き起こされ得る、発光構造体150の反りを防止し得る。従来の素子でのそのような反りは、ウエハの間の均一性の欠如、個別化されたダイを実装する際の困難、層間の層剥離、および破損等の不都合な効果を有し得る。熱圧縮ボンディング(例えば、Cu‐Cu)またはニッケル−すず(NiSn)結合、すず‐銅(SnCu)結合、およびすず‐銀(SnAg)結合といった金属間化合物形成を伴う一時的液相(「TLP」)ボンディング等の従来の恒久的結合処理は、時間が掛かり、ゆえに比較的高価な処理である。加えて、熱圧縮ボンディング処理は、不規則な表面でも機能しないが、一方でめっきされた材料はそのような表面で容易に形成され得る。
図3A、3B、および4は、成長基板170が底面に示され、めっきされた基板210が上面に示される(矢印Aによって表される)第1の向きでのウエハ100を例示する。図5は、ウエハ100が反転されている(例えば、図5の矢印A先端は下向き)、本技術の方法の実施形態の次の段階を例示する。ウエハ100は、一時的結合を伴う一時的担体240に装着され得る。一時的担体240は、シリコンまたはテープ等の高価でない、再生利用可能な材料であり得る。次いで、成長基板170は、研削、エッチング、または別の好適な技術(破線で示される)によって発光構造体150から取り除かれる。
図6は、発光構造体150が一時的担体240を取り除くことによって露出された後で、且つウエハ100上にいくつかの外部接点250を形成した後のウエハ100を示す。外部接点250は、従来の金属堆積およびパターニング技術を使用して形成され得る。ウエハ100は粗面化処理操作にも曝露され得る。選択された実施形態において、それぞれのダイ110は1つの外部接点250を有し、他の実施形態において、それぞれのダイ110は複数の外部接点250を有する。ウエハ100はこの時点でアニール(anneal)され得、異なる構成が低温(約200℃未満)または高温(約200℃以上)等の異なる温度でアニールされ得る。一時的担体240は比較的低温で残存し得るが、約200℃を超える温度では残存しない場合がある。したがって、低温の実施形態において、一時的担体240はアニール処理を通してダイ110上に留まる。しかし、高温の処理工程において、一時的担体240は取り除かれ、ウエハをそのような高温に投入する前に、ウエハは異なる構造体に装着される。ダイ110は、線102に沿って個別化され、外部接点250を形成した後にパッケージ化され得る。
図6の発光構造体150および外部接点250の配列は、垂直LED構成である。いくつかの実施形態において、めっきされた基板210は、電気導電性であり、埋め込み接点140の延長として使用され得、ダイ110の基材でヒートシンクを提供し得る。そのようにして、ダイ110は、電気的付勢を有する電気導電性表面に装着され得、外部接点250は、回路を完成するために反対の付勢でリード線にワイヤボンディングされ得る。めっきされた基板210は、熱もダイ110から隔離して効果的に伝導する。
図7は、本技術による、いくつかのダイ310を含むウエハ300の別の実施形態を示す。本実施形態の多くの構成要素は、上記の実施形態の態様に類似する。ウエハ300の個々のダイ310は、めっきされた基板320、埋め込み接点340、発光構造体350、および外部接点360を含む。図1を参照して上で記載された発光構造体10に概ね類似し得る発光構造体350は、第1の半導体材料、第2の半導体材料、および活性領域を含み得る。選択された実施形態において、発光構造体350は、発光構造体350をメサ355に分離するトレンチ352を含む。トレンチ352は、個々のダイ310の間の個別化線に沿って整列し、誘電体ライナー354に沿って並べられ得る。めっきされた基板320は突起部322をトレンチ352内に有するように形成され得、誘電体ライナー354は突起部322を発光構造体350から絶縁する。いくつかの実施形態において、突起部322はめっきされた基板320と一体である。
図8は、発光構造体350および埋め込み接点340が成長基板370上に形成された後のウエハ300を例示する。場合によっては、障壁および/または反射性材料(図示せず)は、成長基板370で形成され得る。この処理の態様は、図3A〜6を参照して上で記載された処理に類似する。
図9は、埋め込み接点340および発光構造体350がトレンチ352およびメサ355を形成するようにエッチングされる、次の段階の実施形態を示す。メサ355の上の領域はマスクで覆われ得、ウエハ300は、V字形状のトレンチ352を形成するように、例えば湿式エッチングによって、埋め込み接点材料および発光構造体350の露出された部分を貫通してエッチングされ得る。選択された実施形態において、トレンチ352はエッチングされ得、次いで、誘電体ライナー354は堆積およびパターニングされ得る。次いで、埋め込み接点340は堆積およびパターニングされ得る。いくつかの実施形態において、トレンチ352は、発光構造体350を通って成長基板370内へと完全に延在する。他の実施形態において、V字形状のトレンチ352は、発光構造体350を完全に貫通して伸びず、トレンチ352の基材に発光構造体350の小さい接続部を残す。個々のダイ310(図7を参照)が個別化される実施形態において、個別化手順は、この小さい接続部分を切り開き得る。メサ355の寸法は、ウエハ300から最終的に作製される、発光ダイの最終的寸法に対応する。メサ355の寸法と発光ダイの最終的に意図される寸法との間の公差は、ウエハ300がトレンチに沿って単一化されるために、やや大きい可能性がある。本明細書に記載されるエッチング処理は、乾式エッチング処理を使用しても行われ得る。
図10は、本技術の実施形態による、単一のトレンチ352の拡大図である。湿式エッチング処理中、発光構造体350の結晶構造は、角のある壁部350aを形成するように角でエッチングされることが好ましい。トレンチ352がめっきされた金属等の導電性材料で充填されるとき、誘電体ライナー354は、トレンチ352が充填される前に形成される。誘電体ライナー354は、全ての露出された表面上に誘電体材料の薄い共角材料を堆積させることによって形成され得る。選択された実施形態において、メサ355の上面の誘電体材料(破線で示される)は、機械的、化学機械的、またはエッチング処理を使用して取り除かれ得る。他の実施形態において、誘電体材料は、薄い誘電体ライナー354の一部分が、マスクを取り除いた後にトレンチ352内に留まるように、トレンチ352がエッチングされた後ではあるが、マスクがウエハ300から取り除かれる前に、堆積され得る。
図11は、本技術の実施形態による、ウエハ300を製造するための処理のなお別の段階を例示する。トレンチ352および誘電体ライナー354を形成した後、埋め込み接点340のための材料が堆積され得、めっきされた基板320が発光構造体350の上およびトレンチ352内にめっきされ得る。選択された実施形態において、接点340は、図11に示されるように、トレンチ352内ではなく、メサ355の上面に形成され得る。あるいは、接点340は、図7に示されるように、メサ355およびトレンチ352内に形成され得る。上記のように、いくつかの実施形態において、シード材料(図示せず)は、めっき処理を容易にするために、まず、ウエハ300の上に堆積され得る。めっきされた基板320は、金属であり、ウエハ300を支持するために十分厚く、反りを防止し、または少なくとも抑制し得る。例えば、めっきされた基板320の厚さは、150〜300μm、100〜150μm、または75〜150μm等、50〜300μmであり得る。この処理は、熱圧縮または金属間化合物ボンディングのための必要性を除去し、ウエハ300がより大きな直径を有することを可能にする。いくつかの実施形態において、ウエハ300は、反りを緩めなくとも少なくとも4インチの直径、多くの場合は6〜8インチの直径であり得る。
ウエハ300は、めっきされた基板320が図11の上面を向いて、矢印Aによって示されるように方向付けられる。図12は、一時的担体380がめっきされた基板320に取り付けられ、成長基板370が取り除かれ、ウエハが反転された(例えば、矢印Aを参照)後の、方法の別の段階を例示する。図13は、外部接点390が個々のダイ310上に形成された後の、本技術の実施形態による方法のなお別の部分を示す。上で論じられたように、ダイ310は高温または低温でアニールされ得る。アニール処理が一時的担体380と基板320との間の結合線を害する高温で実行されるとき、一時的担体380は、外部接点390を形成する前に、取り除かれ得る。さもなければ、一時的担体380は、外部接点390が形成される時、定位置に留まり得る。
図14〜17は、パターニングされためっきが発光ダイ作製の中間的段階で基板上に形成される、本技術のなお別の実施形態を例示する。図3Aおよび上の関連付けられる説明は、シード層200が埋め込み接点140上に形成されている、中間的ステップに関する。シード層上にめっきされた基板210を形成する代わりに(またはこれに加えて)、以下の構造体および処理が使用されてもよい。図14は、図1〜6を参照して、上記の実施形態に類似する、成長基板470、発光構造体450、任意の障壁材料430、および金属シード層420を備える、ウエハ400を示す。ウエハ400は、最終的にこれらの処理によって形成され、個々のSSL素子に個別化される個々のダイの寸法および構成におよそ等しい間隔で形成される、パターニングされたレジスト440も含む。選択された実施形態において、パターニングされたレジスト440は、ダイの間に計画された個別化経路と整列し得る。しかし、他の実施形態において、パターニングされたレジスト440は、個別化経路とは独立して整列され得る。
図15は、別個のめっきされた材料部分442がいずれの好適なめっきまたは金属堆積技術を使用してもめっきされる、本技術の実施形態による処理での更なる段階を例示する。選択された実施形態において、個々の別個の材料部分442は、パターニングされたレジスト440の幅によって隣接する材料部分442と結合することを防止される。選択された実施形態において、ウエハ400上のパターニングされたレジスト440の幅は、別個のめっきされた材料部分442の厚さの少なくともおよそ2倍である。図16は、パターニングされたレジスト440が取り除かれ、別個の材料部分442をウエハ400上に残し、シード材料と結合される処理の更なる部分を例示する。もたらされる構造は、パターニングされたレジスト440がかつてあった、その間を通る筋444を有する、一連の別個のめっきされた材料部分442である。
図17は、別個の材料部分442およびその間を通る筋444の上面図である。筋444は、示されるように直角であり得、または別の好適な向きを有し得る。筋444は、ウエハ400内の応力を軽減し、ゆえにウエハ400の反りおよび撓みを緩和する。これらの技術を使用して、ウエハ400は、6または8インチの遥かに大きいサイズ、もしくは2または4インチに概ね限定されている従来の技術でよりも遥かに大きい可能性がある。
本明細書に記載される処理は、ウエハ全体およびウエハ上のSSL素子のすべてに概ね適用可能である。しかし、いくつかの実施形態において、1つ以上の処理が所定の群のSSL素子に局限化され得ること、および全ての処理がウエハ全体に一様に適用される必要がないことが、理解されるべきである。
前述から、本技術の具体的な実施形態が本明細書で例証の目的で記載されているが、本技術から逸脱することなく種々の修正が行われてもよいことが理解されるであろう。更に、一実施形態の要素の多くは、他の実施形態の要素に加えてまたはその代わりに、他の実施形態と組み合わされてもよい。したがって、本技術は、添付の特許請求の範囲による限定を除いて、限定されない。

Claims (21)

  1. 発光ダイを製造する方法であって、
    成長基板上に発光構造体を形成することと、
    第1の側面に、第1の半導体材料に電気的に結合される埋め込み接点を形成することと、
    前記第1の側面に金属をめっきすることであって、前記めっきされた金属が、前記発光構造体の反りを抑制するために十分な厚さを有する、めっきされた基板を形成することと、を含む、方法。
  2. 前記第1の半導体材料がp型窒化ガリウム(「p−GaN」)材料を含み、第2の半導体材料がn型窒化ガリウム(「n−GaN」)材料を含み、活性領域が窒化インジウムガリウム(「InGaN」)材料を含み、
    前記埋め込み接点が、前記p−GaN材料に電気的に結合されるp接点を備え、
    前記方法が、担体を前記めっきされた基板に取り付けることと、前記成長基板を前記発光構造体から取り除くことと、前記n−GaN材料に電気的に結合される外部接点を形成することと、を更に含む、請求項1に記載の方法。
  3. 前記埋め込み接点が、反射性材料であり、
    前記めっきされた基板が、銅を含み、
    前記めっきされた基板の前記厚さが、およそ50〜150ミクロンである、請求項2に記載の方法。
  4. 前記埋め込み接点上に障壁材料を堆積させることと、
    前記障壁材料上にシード材料を形成することと、
    前記金属を前記シード材料上にめっきすることと、を更に含む、請求項1に記載の方法。
  5. 前記発光構造体の前記第1の側面に前記金属をめっきすることが、障壁材料を前記埋め込み接点上に堆積させることと、シード材料を前記障壁材料上に形成することと、前記金属を前記シード材料上にめっきすることと、を含む、請求項1に記載の方法。
  6. 前記めっきされた基板の前記厚さが、およそ50〜300ミクロンである、請求項1に記載の方法。
  7. 前記めっきされた基板の前記厚さが、およそ75〜150ミクロンである、請求項1に記載の方法。
  8. 担体を取り除くことと、個々のSSL素子を形成するように前記めっきされた基板、障壁材料、前記埋め込み接点、および前記発光構造体を貫通してダイシングすることと、を更に含む、請求項1に記載の方法。
  9. 前記成長基板が、少なくともおよそ6インチの直径である、請求項1に記載の方法。
  10. 前記発光構造体が、第1の半導体材料、第2の半導体材料、および前記第1の半導体材料と前記第2の半導体材料との間の活性領域を含む、請求項1に記載の方法。
  11. 固体照明素子を製造する方法であって、
    発光構造体を概ね円形の成長基板上に形成することであって、前記成長基板および前記発光構造体が、少なくともおよそ6インチの直径であることと、
    前記発光構造体内に、前記発光構造体を個々のメサに分離する複数のトレンチをエッチングすることと、
    前記個々のメサ上および前記トレンチ内にめっきされた基板を形成して、前記めっきされた基板の第1の側面が前記メサの方に向き、前記第1の側面と反対の第2の側面が前記メサから外方に向くようにすることと、
    前記めっきされた基板の前記第2の側面に担体を取り付けることと、
    前記成長基板を前記発光構造体から取り除くことと、を含む、方法。
  12. 前記めっきされた基板を形成する前に前記発光構造体の前記第1の側面に埋め込み接点を形成することと、
    障壁を前記埋め込み接点上に形成することであって、前記トレンチをエッチングすることが、前記発光構造体、前記埋め込み接点、および前記障壁を貫通するV字形状のトレンチを形成することを含むことと、を更に含む、請求項11に記載の方法。
  13. 前記複数のトレンチをエッチングすることが、前記成長基板の一部分を露出させるように前記発光構造体を貫通してエッチングすることを含む、請求項11に記載の方法。
  14. 前記発光構造体内に前記複数のトレンチをエッチングすることが、前記成長基板に浸透する湿式エッチングを使用することを含む、請求項11に記載の方法。
  15. 前記発光構造体を前記めっきされた基板から電気的に絶縁する誘電体ライナーを前記複数のトレンチ内に形成することを更に含む、請求項11に記載の方法。
  16. 複数の個々の固体照明素子を有するウエハであって、
    第1の側面上の第1の半導体材料、第2の側面上の第2の半導体材料、および前記第1の半導体材料と前記第2の半導体材料との間の活性領域を含む、発光構造体と、
    前記第1の側面の埋め込み接点と、
    前記埋め込み接点上に形成されるめっきされた基板であって、前記発光構造体の反りを抑制するために十分な厚さを有する、めっきされた基板と、
    前記発光構造体の前記第2の側面上に形成される複数の外部接点と、を備え、
    少なくともおよそ150ミリメートルの直径である、ウエハ。
  17. およそ150〜300ミリメートルの直径である、請求項16に記載のウエハ。
  18. 前記ウエハが前記発光構造体内にトレンチを有し、前記めっきされた基板が前記めっきされた基板から前記トレンチの中へと突出する、複数の突起部を備える、請求項16に記載のウエハ。
  19. 前記めっきされた基板と前記埋め込み接点との間に障壁材料および反射性材料のうちの少なくとも1つを更に備える、請求項16に記載のウエハ。
  20. 前記めっきされた基板が約50〜300μmの厚さを有する、請求項16に記載のウエハ。
  21. 前記めっきされた基板が約100〜150μmの厚さを有する、請求項16に記載のウエハ。
JP2014501255A 2011-03-22 2012-03-22 めっきされた支持基板を有する固体光電子素子 Active JP6122836B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/069,162 2011-03-22
US13/069,162 US9496454B2 (en) 2011-03-22 2011-03-22 Solid state optoelectronic device with plated support substrate
PCT/US2012/030188 WO2012129439A2 (en) 2011-03-22 2012-03-22 Solid state optoelectronic device with plated support substrate

Publications (2)

Publication Number Publication Date
JP2014515183A true JP2014515183A (ja) 2014-06-26
JP6122836B2 JP6122836B2 (ja) 2017-04-26

Family

ID=46876580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014501255A Active JP6122836B2 (ja) 2011-03-22 2012-03-22 めっきされた支持基板を有する固体光電子素子

Country Status (8)

Country Link
US (3) US9496454B2 (ja)
EP (1) EP2689474B1 (ja)
JP (1) JP6122836B2 (ja)
KR (1) KR101625725B1 (ja)
CN (1) CN103477454B (ja)
SG (1) SG193497A1 (ja)
TW (1) TWI497755B (ja)
WO (1) WO2012129439A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014517022A (ja) * 2011-06-16 2014-07-17 ロンザ・リミテッド ペプチドの抽出方法および液相ペプチド合成におけるその使用

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496454B2 (en) * 2011-03-22 2016-11-15 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate
KR101945791B1 (ko) * 2012-03-14 2019-02-11 삼성전자주식회사 반도체 발광소자의 제조방법
CN103928600B (zh) * 2013-01-14 2017-05-24 上海蓝光科技有限公司 一种发光二极管及其制造方法
CN104064632B (zh) * 2013-03-22 2016-08-24 上海蓝光科技有限公司 一种发光二极管绝缘层的制备方法
DE102013103602A1 (de) * 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
WO2017123658A1 (en) * 2016-01-12 2017-07-20 Sxaymiq Technologies Llc Light emitting diode display
US11121299B2 (en) * 2018-10-31 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095959A (ja) * 2002-09-02 2004-03-25 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2006012986A (ja) * 2004-06-23 2006-01-12 Canon Inc 半導体層の製造方法及び基板の製造方法
WO2009148253A2 (ko) * 2008-06-02 2009-12-10 고려대학교 산학협력단 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
JP2009290068A (ja) * 2008-05-30 2009-12-10 Sharp Corp 窒化物半導体発光素子とその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692182B2 (en) * 2001-05-30 2010-04-06 Cree, Inc. Group III nitride based quantum well light emitting device structures with an indium containing capping structure
TWI220319B (en) * 2002-03-11 2004-08-11 Solidlite Corp Nano-wire light emitting device
KR100613272B1 (ko) * 2003-12-30 2006-08-18 주식회사 이츠웰 수직형 전극 구조를 가지는 발광 다이오드 및 그 제조 방법
JP2008502151A (ja) 2004-06-04 2008-01-24 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷可能半導体素子を製造して組み立てるための方法及びデバイス
EP1774599B1 (de) 2004-07-30 2015-11-04 OSRAM Opto Semiconductors GmbH Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
US7563625B2 (en) 2005-01-11 2009-07-21 SemiLEDs Optoelectronics Co., Ltd. Method of making light-emitting diodes (LEDs) with improved light extraction by roughening
US7378288B2 (en) * 2005-01-11 2008-05-27 Semileds Corporation Systems and methods for producing light emitting diode array
KR100691186B1 (ko) * 2005-07-12 2007-03-09 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
KR100752721B1 (ko) 2006-07-12 2007-08-29 삼성전기주식회사 수직구조 질화갈륨계 led 소자의 제조방법
JP5126875B2 (ja) 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
CN101320771A (zh) * 2007-06-04 2008-12-10 富士迈半导体精密工业(上海)有限公司 半导体发光元件
US8097478B2 (en) 2007-06-29 2012-01-17 Showa Denko K.K. Method for producing light-emitting diode
GB0717802D0 (en) * 2007-09-12 2007-10-24 Photonstar Led Ltd Electrically isolated vertical light emitting diode structure
GB0721957D0 (en) 2007-11-08 2007-12-19 Photonstar Led Ltd Ultra high thermal performance packaging for optoelectronics devices
JP5376961B2 (ja) 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR20100008656A (ko) 2008-07-16 2010-01-26 삼성전자주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 제조 방법에의해 제조된 발광 소자 및 발광 장치
TWI381551B (zh) * 2008-08-01 2013-01-01 Epistar Corp 一種包含複合電鍍基板之發光元件
US8188496B2 (en) 2008-11-06 2012-05-29 Samsung Led Co., Ltd. Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same
CN101736374A (zh) 2008-11-14 2010-06-16 北京大学 一种制作氮化镓基垂直结构led金属衬底的方法
KR20100061130A (ko) 2008-11-28 2010-06-07 삼성엘이디 주식회사 질화물계 반도체 발광소자의 제조방법
US8440496B2 (en) * 2009-07-08 2013-05-14 Solarmer Energy, Inc. Solar cell with conductive material embedded substrate
US20110101502A1 (en) * 2009-11-05 2011-05-05 Fairfield Crystal Technology, Llc Composite wafers and substrates for iii-nitride epitaxy and devices and methods therefor
CN101728476A (zh) 2009-11-20 2010-06-09 中山大学 一种用于led氮化镓外延层转移的高导热金属基板及其制备方法
JP2011187587A (ja) * 2010-03-05 2011-09-22 Seiko Instruments Inc 発光デバイス
US9496454B2 (en) * 2011-03-22 2016-11-15 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095959A (ja) * 2002-09-02 2004-03-25 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2006012986A (ja) * 2004-06-23 2006-01-12 Canon Inc 半導体層の製造方法及び基板の製造方法
JP2009290068A (ja) * 2008-05-30 2009-12-10 Sharp Corp 窒化物半導体発光素子とその製造方法
WO2009148253A2 (ko) * 2008-06-02 2009-12-10 고려대학교 산학협력단 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014517022A (ja) * 2011-06-16 2014-07-17 ロンザ・リミテッド ペプチドの抽出方法および液相ペプチド合成におけるその使用

Also Published As

Publication number Publication date
US20200044179A1 (en) 2020-02-06
TW201304187A (zh) 2013-01-16
US9496454B2 (en) 2016-11-15
CN103477454A (zh) 2013-12-25
KR20130128010A (ko) 2013-11-25
US20120241786A1 (en) 2012-09-27
US20170040563A1 (en) 2017-02-09
KR101625725B1 (ko) 2016-05-30
TWI497755B (zh) 2015-08-21
US10483481B2 (en) 2019-11-19
EP2689474A2 (en) 2014-01-29
CN103477454B (zh) 2016-06-29
EP2689474B1 (en) 2017-07-19
WO2012129439A2 (en) 2012-09-27
SG193497A1 (en) 2013-10-30
EP2689474A4 (en) 2014-11-19
WO2012129439A3 (en) 2012-11-08
JP6122836B2 (ja) 2017-04-26

Similar Documents

Publication Publication Date Title
JP6122836B2 (ja) めっきされた支持基板を有する固体光電子素子
US11843084B2 (en) Solid state lighting devices with improved contacts and associated methods of manufacturing
JP4925726B2 (ja) 発光ダイオードの製造方法
US10886444B2 (en) Solid state optoelectronic device with preformed metal support substrate
JP2015500562A (ja) マイクロ発光ダイオード
TW201312792A (zh) 發光二極體結構及其製造方法
JP2011211015A (ja) 半導体発光素子およびその製造方法
JP5638543B2 (ja) 発光素子の製造方法
TW201547053A (zh) 形成發光裝置的方法
TW201332149A (zh) 於半導體發光裝置上形成厚金屬層
TW201318236A (zh) 具增大面積之氮化鎵發光二極體及其製造方法
KR101742617B1 (ko) 발광소자
KR101745996B1 (ko) 발광소자
JP5207944B2 (ja) 半導体発光素子の製造方法
US8319227B2 (en) Light emitting device
US9202968B2 (en) Method of fabricating vertical light emitting diode
KR101681573B1 (ko) 발광소자의 제조방법
KR20130007212A (ko) 발광 소자, 그의 제조 방법 및 그를 포함하는 발광소자 패키지
JP2005142545A (ja) 窒化ガリウム系化合物半導体発光素子、その正極、それを用いた発光ダイオード、およびそれを用いたランプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170403

R150 Certificate of patent or registration of utility model

Ref document number: 6122836

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250