KR100613272B1 - 수직형 전극 구조를 가지는 발광 다이오드 및 그 제조 방법 - Google Patents

Abstract

홈을 가지는 리셉터 금속층, 상기 홈의 내부 표면에 형성되어 있는 반사층, 상기 반사층의 측벽 표면에 형성되어 있는 절연막, 상기 반사층 위에 형성되어 있는 하부 오믹층, 상기 하부 오믹층 위에 형성되어 있는 p형 접촉층, 상기 p형 접촉층 위에 형성되어 있는 p형 클래드층, 상기 p형 클래드층 위에 형성되어 있는 발광층, 상기 발광층 위에 형성되어 있는 n형 클래드층, 상기 n형 클래드층 위에 형성되어 있는 n형 접촉층, 상기 n형 접촉층 위에 형성되어 있는 상부 오믹층, 상기 상부 오믹층 위에 형성되어 있는 전극을 포함하고, 상기 p형 접촉층, 상기 p형 클래드층, 상기 발광층, 상기 n형 클래드층 및 상기 n형 접촉층은 상기 리셉터 금속층이 가지는 홈 안에 형성되어 있는 수직형 전극 구조를 가지는 발광 다이오드를 마련한다.

수직형전극구조, 발광다이오드, 리셉터금속층, 사파이어기판, 습식식각

Description

수직형 전극 구조를 가지는 발광 다이오드 및 그 제조 방법{Light emitting diode with vertical electrode structure and manufacturing method of the same}

도 1은 본 발명의 제1 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 단면도이다.

도 2는 본 발명의 제2 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 단면도이다.

도 3a 내지 도 3c는 본 발명의 제3 내지 제5 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 제1 전극과 오믹층의 배치도이다.

도 4a 내지 도 4g는 본 발명의 제1 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 중간 단계의 단면도이다.

도 5는 본 발명의 제2 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 중간 단계의 단면도이다.

도 6은 본 발명의 제6 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 단면도이다.

도 7은 본 발명의 제7 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 단면도이다.

도 8a 내지 도 8c는 본 발명의 제6 실시예에 따른 수직형 전극 구조를 가지 는 발광 다이오드를 제조하는 중간 단계의 단면도이다.

도 9는 본 발명의 제7 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 중간 단계의 단면도이다.

도 10은 본 발명의 제8 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 단면도이다.

도 11은 본 발명의 제9 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 단면도이다.

도 12a 내지 도 12d는 본 발명의 제8 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 중간 단계의 단면도이다.

도 13은 도 12a에서의 산화막과 오믹층의 배치도이다.

도 14는 본 발명의 제9 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 중간 단계의 단면도이다.

도 15는 ICP/RIE 건식 식각에 의한 사파이어와 GaN의 식각 속도를 나타내는 그래프이다.

도 16은 황산과 인산을 혼합 용액으로 사파이어와 GaN을 습식 식각할 경우의 식각 속도를 나타내는 그래프이다.

도 17은 사파이어 기판을 습식 식각 방법으로 제거한 후의 질화물계 반도체 버퍼층의 표면 사진이다.

도 18은 사파이어 기판을 습식 식각 방법으로 제거한 후의 질화물계 반도체층의 전압-전류 특성 곡선이다.

[도면 부호 설명]

1 버퍼층

2 n형 접촉층

3 n형 클래드층

4 발광층

5 p형 클래드층

6 p형 접촉층

7 지지 절연층

8 하부 오믹층

10a 절연막

10b 반사층

11 평탄화 절연체

12 리셉터층

13 상부 전극

14 상부 오믹층

16 전극 패드

20 사파이어 기판

본 발명의 수직형 전극 구조를 가지는 발광 다이오드 및 그 제조 방법에 관한 것이다.

InP, GaAs, GaP등의 화합물 반도체의 p-i-n 이종접합 구조를 이용하여 적색 및 녹색을 내는 발광 다이오드에 이어, GaN 질화물계 화합물 반도체의 p-i-n 이종접합구조를 이용한 청색 및 자외선 광을 발생하는 발광 다이오드가 개발되어 표시장치, 광원용 장치, 환경 응용 장치에 널리 이용되고 있으며, 근래 들어서는 적, 녹, 청색의 3칩을 이용하거나, 형광체를 이용한 백색 발광 다이오드가 개발되어 조명으로도 그 응용 범위가 확대되고 있다.

발광층으로 질화물계 반도체를 이용하는 경우에는 에피택셜 성장시에 결정 결함이 발생하는 것을 줄이기 위하여 격자정수 및 결정구조가 유사한 사파이어를 기초 기판으로 주로 사용하지만, 사파이어 기초기판이 절연특성 때문에 n-형 전극과 p-형 전극을 모두 성장면 위에 형성할 수밖에 없다. 이와 같이 두 전극을 모두 같은 한 평면위에 형성하게 되면 와이어 본딩에 필요한 전극 패드의 면적을 확보해야 하므로 발광 다이오드의 칩 면적이 일정 크기 이상이 되어 웨이퍼 당 칩 생산량의 향상에 장애가 되어 왔고, 절연체를 기판으로 사용하기 때문에 외부로부터 유입되는 정전기를 방출하기 어려워 정전기 쇼크에 약하다는 문제점이 있다. 또한, 사파이어 기판위에 양질의 질화물반도체 박막을 성장하기 위해 두껍게 성장하는 GaN 버퍼층은 발광층이 생성한 365nm 부근의 빛을 흡수하므로 고휘도 자외선 발광소자 제작이 용이하지 않다.

이러한 문제를 해결하기 위한 수단으로 전기 전도성과 열 전도성이 우수한 리셉터 기판(receptor substrate)으로 사파이어 기초기판을 대체함으로서 n-형 전극과 p-형 전극을 다이오드의 상측과 하측에 수직으로 형성하여 전류확산과 열 방출이 양호하고 소자의 신뢰성과 광 출력 특성이 우수한 수직 전극형 발광 다이오드가 제안되었다.

종래의 수직 전극형 발광소자 제작방법에서는 전도성 기판을 질화물 반도체에 금속 접착한 후, 248nm 엑시머 레이저(excimer laser)를 이용한 레이저 리프트 오프(laser lift-off)기술로 사파이어 기초기판을 질화물계 반도체와 분리하는 방법으로 수직 전극형 발광다이오드를 제작했으나, 레이저 리프트 오프(lift-off)의 기술적 한계 때문에 획기적인 진전이 이루어지지 않고 있다. 특히, 강한 레이저 광을 반도체에 직접조사 하기 때문에 질화물계 반도체의 성질이 변형될 수 있고, 전 웨이퍼를 스캔하여 사파이어 기판을 분리하는 것과, 높은 온도에서 열팽창 계수의 차에 의한 기판보잉(bowing)문제로 생산성이 저하되는 문제를 피할 수 없다.

본 발명은 상기 문제점을 해결하기 위한 것으로서, 질화물계 반도체 위에 전도성 금속층을 형성하여 사파이어 기초기판을 제거함으로서 레이저 리프트 오프 공정에서 발생하는 열적, 물리적 피로에 의한 소자의 특성저하를 극복할 수 있는 수직 전극형 질화물계 반도체 발광 다이오드 및 그 제조 방법을 제공하는 것을 목적으로 한다.

본 발명의 다른 목적은 수직형 전극 구조를 가지는 발과 다이오드의 제조 공정을 단순화하는 것이다.

상기 목적을 달성하기 위하여 본 발명에서는 다음과 같은 발광 다이오드를 제안한다.

홈을 가지는 리셉터 금속층, 상기 홈의 내부 표면에 형성되어 있는 반사층, 상기 반사층의 측벽 표면에 형성되어 있는 절연막, 상기 반사층 위에 형성되어 있는 제1 도전형 접촉층, 상기 제1 도전형 접촉층 위에 형성되어 있는 제1 클래드층, 상기 제1 클래드층 위에 형성되어 있는 발광층, 상기 발광층 위에 형성되어 있는 제2 클래드층, 상기 제2 클래드층 위에 형성되어 있는 제2 도전형 접촉층, 상기 제2 도전형 접촉층 위에 형성되어 있는 전극을 포함하고, 상기 제1 도전형 접촉층, 상기 제1 클래드층, 상기 발광층, 상기 제2 클래드층 및 상기 제2 도전형 접촉층은 상기 리셉터 금속층이 가지는 홈 안에 형성되어 있는 수직형 전극 구조를 가지는 발광 다이오드를 마련한다.

또는, 리셉터 금속층, 상기 리셉터 금속층 위에 형성되어 있으며 홈을 형성하는 평탄화 절연체, 상기 홈의 내부 표면에 형성되어 있는 반사층, 상기 반사층의 측벽 표면에 형성되어 있는 절연막, 상기 반사층 위에 형성되어 있는 제1 도전형 접촉층, 상기 제1 도전형 접촉층 위에 형성되어 있는 제1 클래드층, 상기 제1 클래드층 위에 형성되어 있는 발광층, 상기 발광층 위에 형성되어 있는 제2 클래드층, 상기 제2 클래드층 위에 형성되어 있는 제2 도전형 접촉층, 상기 제2 도전형 접촉층 위에 형성되어 있는 전극을 포함하고, 상기 제1 도전형 접촉층, 상기 제1 클래드층, 상기 발광층, 상기 제2 클래드층 및 상기 제2 도전형 접촉층은 상기 평탄화 절연체가 형성하는 홈 안에 형성되어 있는 수직형 전극 구조를 가지는 발광 다이오드를 마련한다.

또는, 리셉터 금속층, 상기 리셉터 금속층 위에 형성되어 있는 지지 절연층, 상기 지지 절연층 및 상기 리셉터 금속층 위에 형성되어 상기 지지 절연층과 물리적으로 접촉하고 상기 리셉터 금속층과 전기적으로 연결되어 있는 제1 도전형 접촉층, 상기 제1 도전형 접촉층 위에 형성되어 있는 제1 클래드층, 상기 제1 클래드층 위에 형성되어 있는 발광층, 상기 발광층 위에 형성되어 있는 제2 클래드층, 상기 제2 클래드층 위에 형성되어 있는 제2 도전형 접촉층, 상기 제2 도전형 접촉층 위에 형성되어 있는 전극을 포함하는 수직형 전극 구조를 가지는 발광 다이오드를 마련한다.

여기서, 상기 리셉터 금속층과 상기 제1 도전형 접촉층 사이에 형성되어 있는 제1 오믹층 및 상기 제2 도전형 접촉층과 상기 전극 사이에 형성되어 있는 제2 오믹층을 더 포함하고, 상기 제1 오믹층의 일부는 상기 리셉터 금속층에 묻혀 있고, 나머지 일부는 상기 리셉터 금속층의 표면 위로 솟아 있으며, 상기 지지 절연층은 상기 리셉터 표면 위로 솟아 있는 상기 오믹층을 둘러싸고 있을 수 있다.

또, 상기 지지 절연층은 산화 규소 또는 질화 규소로 이루어져 있을 수 있고, 상기 리셉터 금속층과 상기 제1 도전형 접촉층 사이에 형성되어 있는 제1 오믹층 및 상기 제2 도전형 접촉층과 상기 전극 사이에 형성되어 있는 제2 오믹층을 더 포함할 수 있으며, 상기 제1 오믹층은 접촉 저항 감소를 위한 층과 빛 반사를 위한 층의 이중층으로 이루어질 수 있다. 여기서, 상기 접촉 저항 감소를 위한 층은 ITO, IZO 및 SnO 중의 하나 이상을 포함하는 도전체로 이루어지고, 상기 빛 반사를 위한 층은 Ag, Al, Au, Rh 및 Pt 중의 적어도 하나를 포함하는 금속으로 이루어지는 것이 바람직하다.

또, 상기 제2 오믹층은 ITO, ZrB, ZnO, InO, SnO, In_x,(Ga_yAl_1-y)N 등의 광 투과성 도전 물질로 이루지는 것이 바람직하고, 상기 제2 도전형 접촉층과 상기 전극 사이에 형성되어 있는 버퍼층을 더 포함할 수 있고, 상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형일 수 있다. 상기 제1 도전형 접촉층, 제1 클래드층, 발광층, 제2 클래드층, 제2 도전형 접촉층은 In_x(Ga_yAl_1-y)N (조성비 x, y는 0<x<1, 0<y<1)으로 이루어져 있는 것이 바람직하고, 상기 절연막은 상기 발광층이 방출하는 빛의 파장의 1/4n 또는 3/4n(n은 절연막의 굴절률)에 해당하는 두께를 가지며, 상기 절연막은 SiNx, SiO₂ 및 BCB 중의 어느 하나 이상으로 이루어질 수 있다.

또, 상기 전극은 오믹 금속으로 형성되어 있고, 망상 구조를 가질 수 있다.

이러한 발광 다이오드는 기초 기판 위에 버퍼층, 제1 도전형 접촉층, 제1 클래드층, 발광층, 제2 도전형 반도체 및 제2 도전형 접촉층을 차례로 증착하는 단계, 상기 버퍼층, 상기 제1 도전형 접촉층, 상기 제1 클래드층, 상기 발광층, 상기 제2 클래드층 및 상기 제2 도전형 접촉층을 식각하여 개별 소자별로 분리하는 단계, 상기 버퍼층, 상기 제1 도전형 접촉층, 상기 제1 클래드층, 상기 발광층, 상기 제2 클래드층 및 상기 제2 도전형 접촉층의 측면을 덮는 절연막을 형성하는 단계, 상기 절연막 위에 상기 제2 도전형 접촉층과 전기적으로 연결되는 반사층을 형성하 는 단계, 상기 반사층을 도금 전극으로 이용하여 리셉터 금속층을 형성하는 단계, 상기 기초 기판을 제거하는 단계, 상기 제1 도전형 접촉층과 전기적으로 연결되는 전극을 형성하는 단계, 상기 리셉터 금속층을 절단하여 개별 칩으로 분리하는 단계를 포함하는 방법을 통하여 제조한다.

여기서, 상기 반사층을 도금 전극으로 이용하여 리셉터 금속층을 형성하는 단계 이전에 상기 반사층 위에 절연 물질을 도포하여 평탄화 절연체를 형성하는 단계를 더 포함할 수 있고, 상기 전극을 형성하는 단계 이전에 상기 버퍼층을 제거하는 단계를 더 포함할 수 있다.

또, 상기 절연막 위에 상기 제2 도전형 접촉층과 전기적으로 연결되는 반사층을 형성하는 단계 이전에 상기 제2 도전형 접촉층 위에 제1 오믹층을 형성하는 단계를 더 포함하고, 상기 제1 도전형 접촉층과 전기적으로 연결되는 전극을 형성하는 단계 이전에 상기 제1 도전형 접촉층과 상기 전극 사이에 놓이는 제2 오믹층을 형성하는 단계를 더 포함하는 것이 바람직하다.

상기 기초 기판을 제거하는 단계에서는 염산(HCl), 질산(HNO₃), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H₂SO₄), 인산(H₃PO ₄) 및 알루에치(Aluetch: 4H₃PO₄+4CH₃COOH+HNO₃+H₂O)중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각용액으로 사용하여 진행할 수 있고, 상기 버퍼층을 제거하는 단계는 BCl₃, HBr, Cl₂, Ar 중의 적어도 하나를 포함하는 식각 가스를 사용하는 ICP/RIE(inductive coupled plasma/reactive ion etching) 또는 RIE(reactive ion etching) 같은 건식 식각에 의하여 이루어질 수 있다.

또는 기초 기판 위에 버퍼층, 제1 도전형 접촉층, 제1 클래드층, 발광층, 제2 도전형 반도체 및 제2 도전형 접촉층을 차례로 증착하는 단계, 상기 제2 도전형 접촉층 위에 지지 절연층을 형성하는 단계, 상기 지지 절연층 위에 상기 제2 도전형 접촉층과 적어도 일부가 접촉하는 제1 오믹층을 형성하는 단계, 상기 제1 오믹층을 도금 전극으로 이용하여 리셉터 금속층을 형성하는 단계, 상기 기초 기판을 제거하는 단계, 상기 제1 도전형 접촉층과 전기적으로 연결되는 전극을 형성하는 단계, 상기 버퍼층, 상기 제1 도전형 접촉층, 상기 제1 클래드층, 상기 발광층, 상기 제2 클래드층 및 상기 제2 도전형 접촉층을 식각하여 개별 소자별로 분리하는 단계, 상기 리셉터 금속층을 절단하여 개별 칩으로 분리하는 단계를 포함하는 방법을 통하여 제조한다.

이 때, 상기 전극을 형성하는 단계 이전에 상기 버퍼층을 제거하는 단계를 더 포함할 수 있고, 상기 제1 도전형 접촉층과 전기적으로 연결되는 전극을 형성하는 단계 이전에 상기 제1 도전형 접촉층과 상기 전극 사이에 놓이는 제2 오믹층을 형성하는 단계를 더 포함할 수 있다.

또, 상기 기초 기판을 제거하는 단계에서는 염산(HCl), 질산(HNO₃), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H₂SO₄), 인산(H₃PO₄) 및 알루에치(Aluetch: 4H₃PO₄+4CH₃COOH+HNO₃+H₂O)중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각용액으로 사용하여 상기 기초 기판을 식각할 수 있고, 상기 버퍼층을 제거하는 단 계는 BCl₃, HBr, Cl₂, Ar 중의 적어도 하나를 포함하는 식각 가스를 사용하는 ICP/RIE 또는 RIE 같은 건식 식각에 의하여 이루어질 수 있다.

상기 버퍼층, 제1 도전형 접촉층, 제1 클래드층, 발광층, 제2 클래드층, 제2 도전형 접촉층은 In_x(Ga_yAl_1-y)N (조성비 x, y는 0<x<1, 0<y<1)으로 형성하는 것이 바람직하다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이하 첨부된 도면을 참조하여 본 발명에 따른 수직형 전극 구조를 가지는 발광 다이오드의 바람직한 실시예를 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 제1 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 단면도이다.

리셉터 금속층(12)에 홈이 형성되어 있고, 리셉터 금속층(12)의 홈 내부 표면에 반사층(10b)이 형성되어 있다. 따라서 반사층(10b)도 홈과 같은 프로파일(profile)을 가진다. 여기서 리셉터 금속층(12)은 발광 다이오드의 한쪽 전극 역할을 하며 금 또는 금과 니켈의 합금 등으로 이루어져 있다. 반사층(10b) 은 발광되는 빛이 불필요한 부분으로 방출되어 손실되는 것을 막고, 리셉터 금속층(12)을 형성할 때 도금 전극으로 사용하기 위한 것으로 Ni/Cu, Ti/Cu, Ni/Au, Pt/Au, Ti/Ni/Au, Rh/Au, Pd/Au 중의 어느 하나 또는 빛을 잘 반사하는 Rh, Pd, Al, Pt 등의 금속 중 어느 하나 이상을 포함하는 단일 금속 또는 합금으로 이루어져 있다. 또한 반사층(10b)은 복수층으로 형성할 수도 있다.

반사층(10b)의 측벽 표면 위에는 SiN, SiO, BCB(Benzo Cyclo Butene), SOG(spin on glass) 등으로 이루어져 있는 절연막(10a)이 형성되어 있다. 절연막(10a)은 반사층(10b)과 후술하는 에피층(1, 2, 3, 4, 5, 6)을 절연하기 위한 것이고, 절연막(10a)에 의한 빛 흡수를 최소화하기 위하여 그 두께는 발광되는 빛의 파장(λ)의 1/4n(여기서 n은 절연막이 굴절률) 두께로 형성하는 것이 바람직하고, 누설 전류가 발생하지 않도록 하기 위하여 1000Å 이상의 두께로 형성하는 것이 바람직하다.

반사층(10b)의 바닥면 위에는 아래부터 차례로 하부 오믹층(8), p형 접촉층(6), p형 반도체층(5), 발광층(4), n형 반도체층(3), n형 접촉층 및 버퍼층(1)이 형성되어 있다.

이 때, 하부 오믹층(8)은 p형 접촉층(6)과 반사층(10b)의 접촉 저항을 감소시키기 위한 것으로 p형 접촉층(6)의 재료에 따라 접촉 저항 감소에 적절한 물질로 형성한다. 예를 들어, 니켈(Ni), 금(Au), 티타늄(Ti), 로듐(Rh), 파라듐(Pd), 알루미늄(Al), 크롬(Cr), 백금(Pt), 탄탈륨(Ta) 등의 단일 금속 또는 합급으로 이루어져 있다. 하부 오믹층(8)은 빛을 반사하는 기능도 가지는 것이 바람직하므로 접 촉 저항 감소와 함께 빛 반사 특성을 겸하는 물질로 형성하는 것이 바람직하나 이것이 여의치 않을 때는 접촉 저항 감소를 위한 층과 빛 반사를 위한 층을 이중으로 증착하여 하부 오믹층(8)을 형성할 수도 있다. 이 경우에는 접촉 저항 감소를 위한 층은 투명 도전 물질인 ITO(indium tin oxide), IZO(indium zinc oxide) 및 SnO(Tin oxide) 등의 투과성 도전체로 형성하고, 빛 반사를 위한 층은 은(Ag), 알루미늄(Al), 금(Au), 로듐(Rh) 및 백금(Pt) 등으로 형성할 수 있다. 이와 같이, 하부 오믹층(8)이 접촉 저항 감소를 위한 층과 빛 반사를 위한 층을 포함하도록 형성하는 경우에는 이들 두 층 사이에 확산을 방지하기 위한 배리어 금속층을 더 형성할 수도 있다. 또, 접촉 저항 감소를 위한 층은 두께를 가능한 한 얇게 형성하여 빛이 이 층에 흡수되는 것을 최소화하는 것이 바람직하다.

한편, 하부 오믹층(8)은 투명 도전 물질 단일층으로 형성할 수도 있다.

p형 반도체층(5), 발광층(4), n형 반도체층(3)은 활성층으로서 이들 층을 적층하는 기초 기판의 종류에 따라 그 물질이 달라진다.

기초 기판으로 갈륨비소(GaAs) 기판을 사용하는 경우에는 활성층은 AlGaAs, AlGaInP, InGaP 등으로 형성하고, 사파이어 기판을 기초 기판으로 사용하는 경우에는 활성층은 GaN 계 물질인 InGaN, AlGaN, AlGaInN 등으로 형성한다.

사파이어 기판을 성장 기초기판으로 사용하는 경우에는 버퍼층(1), n형 접촉층(2), n형 클래드층(3), 발광층(4), p형 클래드층(5), p형 접촉층(6)은 In_x(Ga_yAl _1-y)N 질화물계 반도체로 이루어지며, 여기서 x, y조성비는 x≥0, y≥0이다. x, y조 성비를 조절함으로서 발광파장을 680nm 내지 180nm까지 조절 할 수 있지만, 사파이어와의 격자정수와 반도체 막질을 고려하여 조성비를 결정해야 한다. 즉 x, y조성비를 너무 높이거나 낮추면 반도체 박막의 결정성이 저하되어 전기적, 광학적 특성을 저하시킨다.

p형 접촉층(6)의 아래에는 접촉 저항을 낮추기 위하여 GaAs 또는 GaN, AlGaN, AlGaInP, GaP, InGaP 등으로 도전성 접촉층을 질화물계 반도체 박막 위에 더 성장시킬 수도 있다.

여기서, p형 접촉층(6), p형 반도체층(5), n형 반도체층(3) 및 n형 접촉층(2)은 기초 기판의 도전형에 따라 그 도전형이 서로 뒤바뀔 수 있다. 즉, 기초 기판으로 사파이어나 n형 반도체 기판을 사용하는 경우에는 본 실시예에서와 같이 n형 접촉층(2), n형 반도체층(3), p형 반도체층(5), p형 접촉층(6)을 형성하나, p형 반도체 기판을 기초 기판으로 사용하는 경우에는 p형 반도체층(3), n형 반도체층(5), n형 접촉층(6)으로 형성한다. 이는 기초 기판과 인접하는 반도체층이 같은 극성을 가지는 것이 다이오드를 제작하는데 용이하기 때문이다.

발광층(4)은 내부양자효율을 높이기 위하여 우물층과 장벽층을 포함하는 양자우물구조를 가지며 양자우물 구조를 하나 이상 형성할 수 있다. 이러한 양자 우물 구조의 수는 내부양자효율을 증가시키는 요인이 되지만 너무 많이 형성하면 소자의 동작 전압이 증가하기 때문에 최적화하는 것이 좋다. 470nm 부근의 청색 질화물계 반도체 발광 다이오드에서는 양자우물은 InGaN, 장벽층은 GaN으로 구성된다.

버퍼층(1)의 위에는 상부 오믹층(14)과 상부 전극(13)이 형성되어 있다.

여기서, 버퍼층(1)은 저항이 큰 경우가 많으므로 버퍼층(1)에 접촉구멍을 뚫고 이를 통하여 상부 오믹층(14)이 n형 접촉층(2)과 직접 접촉하도록 할 수도 있다.

이와 같이, 본 발명에 따른 발광 다이오드는 리셉터 층(12)과 상부 전극(13)이 수직적으로 배치되는 수직형 전극 구조를 가진다.

도 2는 본 발명의 제2 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 단면도이다.

제2 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드는 제1 실시예에서 버퍼층(1)을 제거하고 n형 접촉층(2) 위에 바로 상부 오믹층(14)과 상부 전극(13)을 형성한 구조이다. 이는 버퍼층(1)이 발광되는 빛을 흡수하는 경우에 이를 방지하기 위하여 버퍼층(1)을 제거하는 것이다.

발광 다이오드의 발광 파장이 365nm 근처에 있는 경우는 질화물 반도체의 버퍼층(1)을 전부 제거하여 n형 접촉층(2) 위에 바로 상부 오믹층(14)이 형성된다. 일반적으로 n, p형 접촉층(2, 6) 및 클래드층(3, 5)은 발광층(4)보다 큰 에너지 밴드갭을 갖기 때문에 발광층(4)이 생성한 빛을 흡수하지 않는다. 예를 들어, 청색 또는 녹색 발광 다이오드의 경우 n, p형 접촉층(2, 6)과 n, p형 클래드층(3, 5)으로 GaN을 성장하지만 GaN층에서는 365nm 대역의 청색 또는 560nm 대역의 녹색파장 빛이 흡수되지 않는다. 따라서 이 경우에는 GaN 버퍼층(1) 일부만 제거하여 상부 오믹층(14)을 형성할 수 있다. 그러나, 발광층(4)의 에너지 밴드갭이 GaN의 에너 지 밴드갭(Eg=6.16eV)보다 큰 경우는 GaN 버퍼층(1)이 발광층(4)이 생성한 빛을 흡수하므로 GaN 버퍼층(1)을 전부 제거하고 상부 오믹층(14)을 형성하는 것이 바람직하며, 고 휘도 자외선 발광 다이오드를 제작하는데 유리하다. 여기서 자외선 영역의 질화물계 반도체 발광 다이오드의 양자 우물은 GaN, 장벽층은 AlGaN으로 구성될 수 있다.

한편, 상부 전극(13)의 형태는 모양과 위치에 제한을 받지 않는다. 이를 도 3a 내지 도 3c를 참고로 하여 설명한다.

도 3a 내지 도 3c는 본 발명의 제3 내지 제5 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 제1 전극과 오믹층의 배치도이다.

도 3a에 나타낸 바와 같이, 상부 오믹층(14)을 광 투과성 도전체로 넓게 형성하고 그 위에 원형으로 상부 전극(13)을 형성할 수도 있고, 도 3b에 나타낸 바와 같이, 전류 확산이 용이하도록 상부 전극(13)을 십자형 모양으로 형성할 수도 있다. 이 때 역시 광 투과성 도전체를 n형 접촉층(2) 전면에 덮어 상부 오믹층으로 사용할 수도 있으나 상부 오믹층을 생략하고 n형 접촉층(2)과의 접촉 저항이 낮은 도전체를 상부 전극(13)으로 사용할 수도 있다.

한편, 상부 오믹층(14)과 상부 전극(13)을 요철을 갖도록 형성하여 발광되는 빛을 발광다이오드의 법선 방향으로 집중하도록 할 수 있다. 여기서, 요부와 철부의 단위 길이는 발광 다이오드가 내는 빛의 파장의 1/4n(n은 매질의 굴절률, 따라서 철부의 경우 요철 매질의 굴절률이고, 요부의 경우 공기의 굴절률이다.) 정도가 되도록 하여 광 결정(photonic crystal) 특성을 가지도록 하는 것이 바람직하다.

또한, 상부 전극(13)의 형태는 광 추출 효율을 높이기 위하여, 도 3c와 같이, 망(mesh)상으로 형성할 수 있다. 망상 구조의 간격은 다양하게 변형시킬 수 있으며 전류 확산에 문제가 없는 한 질화물 반도체의 노출면적을 크게 하는 것이 광 추출효율을 높이기 위해서 유리하다. 상부 전극(13)을 망상으로 형성하는 경우에는 와이어 본딩을 위하여 전극 패드(16)를 상부 전극(13) 위에 형성한다.

그러면 이러한 구조의 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 방법에 대하여 도면을 참고로 하여 설명한다.

도 4a 내지 도 4g는 본 발명의 제1 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 중간 단계의 단면도이다.

먼저, 도 4a에 나타낸 바와 같이, n형 실리콘(Si), n형 갈륨비소(GaAs) 또는 사파이어로 이루어진 기초 기판(20) 위에 금속유기화학증착법(MOCVD), 액상에피텍셜법(LPE), 분자빔에피텍셜법(MBE) 등을 사용하여 버퍼층(1), n형 접촉층(2) n형 반도체층(3), 발광층(4), p형 반도체층(5) 및 p형 접촉층(6)을 차례로 증착한다. 기초 기판(20)으로는 n형 실리콘(Si) 또는 n형 갈륨비소(GaAs) 등도 사용될 수 있으나 본 실시예에서는 사파이어 기판을 예로 들어 설명한다. 버퍼층(1), n형 접촉층(2) n형 반도체층(3), 발광층(4), p형 반도체층(5) 및 p형 접촉층(6)을 포함하는 에피 구조는 In_x(Al_yGa_1-y)N으로 이루어져 있다. 여기서 x와 y는 0이상의 값을 가진다. n형 접촉층(2)은 접촉 저항을 낮추기 위하여 규소 불순물이 10¹⁸ 이상의 농도로 도핑되어 있고, p형 접촉층(6)은 Mg 불순물이 10¹⁸ 이상의 농도로 도핑되어 있 다.

다음, 도 4b에 나타낸 바와 같이, p형 접촉층(6) 위에 투과성 전극 또는 투명 도전 물질로 이루어진 단일층 또는 투명 도전 물질층과 빛 반사 특성이 좋은 금속층의 이중층을 증착하고 사진 식각하여 하부 오믹층(8)을 형성한다. 하부 오믹층(8)을 형성한 후에는 산소 또는 질소를 포함하는 분위기의 퍼니스(furnace)에서 300℃ 내지 700℃ 사이의 온도(바람직하게는 500℃ 내지 700℃)로 열처리하여 p형 접촉층(6)과 하부 오믹층(8)의 사이에 오믹 접촉을 형성함으로써 반도체층과 금속층 사이의 접촉 저항을 낮춰준다.

다음, 도 4c에 나타낸 바와 같이, 버퍼층(1), n형 접촉층(2), n형 반도체층(3), 발광층(4), p형 반도체층(5) 및 p형 접촉층(6)을 ICP/RIE 또는 RIE 건식 식각 방법으로 메사 식각하여 개별 소자별로 분리한다. 건식 식각 방법으로 질화물 반도체를 식각하는 경우의 반응 가스는 BCl₃, HBr, Cl₂, Ar을 어느 하나 이상 포함하는 것이 바람직하다. 일반적인 사진 식각 공정을 통하여 에피층(1, 2, 3, 4, 5, 6) 전체를 식각하는데 식각된 단면(9)이 도 4c에 나타낸 바와 같이 비스듬한 경사(각 에피층 표면에 대하여 90도 미만의 각을 이룬다.)를 가지도록 식각한다. 이는 후속 공정으로 진행되는 반사층(10b) 증착시 지나치게 가파른 경사로 인하여 반사층(10b)이 전기저으로 끊어지는 것을 방지하고 발광되는 빛이 반사층(10b)에 의하여 반사되어 광 방출면 방향으로 향할 수 있도록 하기 위함이다.

다음, 도 4d에 나타낸 바와 같이, SiNx, SiO₂, BCB, SOG 등의 절연 물질을 증착하고 사진 식각하여 에피층(1, 2, 3, 4, 5, 6) 및 하부 오믹층(8)의 측면을 덮는 절연막(10a)을 형성하고, 절연막(10a) 위에 Ti, Ni, Pt, Au, Al, Ag 등의 금속을 증착하고 사진 식각하여 오믹층(8)과 절연막(10a)을 덮는 반사층(10b)을 형성한다.

다음, 도 4e에 나타낸 바와 같이, 반사층(10b)을 씨드메탈(seed metal)이자 도금 전극으로 이용하여 금 또는 금과 니켈의 합금을 도금함으로써 리셉터 금속층(12)을 형성하는데, 그 두께는 5um에서 100um으로 하는 것이 바람직하다. 리셉터 금속층(12)은 연질의 금속보다는 경질의 금속으로 형성하는 것이 바람직하고, 리셉터금속층(12)의 응력을 완화시키기 위하여 몇 종류의 금속을 조합하여 복수의 층으로 형성할 수도 있다.

이어서, 도 4f에 나타낸 바와 같이, 기초 기판(20)을 제거한다. 기초 기판(20)이 실리콘, 갈륨 비소로 이루어진 경우에는 이면 연마 및 습식 식각을 통하여 제거할 수 있고, 사파이어로 이루어진 경우에는 이면 연마, 건식 식각 및 습식 식각을 조합하여 사용하는 방법을 통하여 제거할 수 있다. 사파이어 기초 기판(20)을 이면 연마, 건식 식각 및 습식 식각을 조합하여 사용하는 방법을 통하여 제거하게 되면 생산성을 획기적으로 향상시킬 수 있는데, 이에 대하여는 후술한다.

다음, 도 4g에 나타낸 바와 같이, 기초 기판(20)이 제거됨으로써 노출된 버퍼층(1) 위에 ITO, InSnO, Ti/Ni/Au와 같은 투명 도전체 또는 오믹 접촉을 형성할 수 있는 Ti, Al, Rd, Pt, Ta, Ni, Cr, Au 중의 어느 하나 또는 이들 금속의 합금 등을 증착하여 리프트 오프하고 질소 또는 산소가 포함된 분위기의 300℃ 내지 700℃에서 열처리하여 상부 오믹층(14)을 형성하고 그 위에 상부 전극(13)을 형성한다.

마지막으로, 리셉터 금속층(12)을 다이싱(Dicing, Sawing)하여 개별 칩으로 분리하면 도 2에 나타낸 바와 같은 발광 다이오드가 완성된다.

이상과 같이, 발광 다이오드의 제조 공정이 매우 단순화된다.

도 5는 본 발명의 제2 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 중간 단계의 단면도이다.

제2 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 제조 방법은 도 4a 내지 도 4f까지는 제1 실시예와 동일한 과정을 거치고, 그 다음 단계로, 도 5에 나타낸 바와 같이, 버퍼층(1)을 제거하고 n형 접촉층(2) 위에 상부 오믹층(14)과 상부 전극(13)을 형성한다.

도 6은 본 발명의 제5 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 단면도이다.

본 발명의 제5 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드는 리셉터 금속층(12) 위에 폴리머로 이루어진 평탄화 절연체(11)가 형성되어 있고, 평탄화 절연체(11)가 홈을 형성하고 있다. 기타 홈 내부에 형성되어 있는 반사층(10b), 절연막(10a), 에피층(1, 2, 3, 4, 5, 6), 오믹층(8) 및 오믹 전극(13)은 제1 실시예와 동일하다.

이러한 구조는 에피층(1, 2, 3, 4, 5, 6)을 메사 식각한 후 리셉터 금속층(12)을 형성하기 이전에 폴리머를 도포하여 에피층(1, 2, 3, 4, 5, 6) 사이에 평탄화 절연체(11)를 채움으로써 리셉터 금속층(12)이 형성될 면을 평탄화한 것에 기인하여 나타난다. 이에 대하여는 후술한다.

도 7은 본 발명의 제7 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 단면도이다.

제7 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드는 제6 실시예에서 버퍼층(1)을 제거하고 n형 접촉층(2) 위에 바로 상부 오믹층(14)과 상부 전극(13)을 형성한 구조이다. 이는 버퍼층(1)이 발광되는 빛을 흡수하는 경우에 이를 방지하기 위하여 질화물계 반도체 버퍼층(1)을 제거하는 것이다.

그러면 이러한 구조의 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 방법에 대하여 도면을 참고로 하여 설명한다.

도 8a 내지 도 8c는 본 발명의 제6 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 중간 단계의 단면도이다.

먼저, 제1 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 방법 중 도 4a 내지 도 4d까지의 과정은 제6 실시예에도 그대로 적용된다.

다음, 도 8a에 나타낸 바와 같이, BCB(Benzo Cyclo Butene)같은 폴리머를 도포한 후, RIE같은 건식 식각 방법으로 폴리머를 식각하여 웨이퍼 표면을 평탄화하고, 반사층(10b)의 가장 윗면이 위로 노출되면 폴리머 식각을 멈춘다. 이어, 시료 표면 위에 전기 도금을 위한 Ti/Au, Ti/Au와 같은 씨드(seed metal)을 증착하여 Au, Cu, Ni같은 금속을 전기 도금하여 리셉터 금속층을(12)을 형성한다. 리셉터 금속층(12)은 연질의 금속보다는 경질의 금속으로 형성하는 것이 바람직하고, 몇 종류의 금속을 조합하여 형성할 수도 있다.

이어서, 도 8b에 나타낸 바와 같이, 기초 기판(20)을 제거한다. 기초 기판(20)이 실리콘, 갈륨 비소로 이루어진 경우에는 이면 연마 및 습식 식각을 통하여 제거할 수 있고, 사파이어로 이루어진 경우에는 이면 연마, 건식 식각 및 습식 식각을 조합하여 사용하는 방법을 통하여 제거할 수 있다. 사파이어 기초 기판(20)을 이면 연마, 건식 식각 및 습식 식각을 조합하여 사용하는 방법을 통하여 제거하게 되면 생산성을 획기적으로 향상할 수 있는데, 이에 대하여는 후술한다.

다음, 도 8c에 나타낸 바와 같이, 기초 기판(20)이 제거됨으로써 노출된 버퍼층(1) 위에 상부 오믹층(14)과 상부 전극(13)을 형성한다.

마지막으로, 리셉터 금속층(12)과 평탄화 절연층을 다이싱(Dicing, Sawing)하여 개별 칩으로 분리하면 도 6에 나타낸 바와 같은 발광 다이오드가 완성된다.

도 9는 본 발명의 제7 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 중간 단계의 단면도이다.

제7 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 제조 방법은 도 4a 내지 도 4d 및 도 8a 내지 도 8c까지는 제6 실시예와 동일한 과정을 거치고, 그 다음 단계로, 도 9에 나타낸 바와 같이, 버퍼층(1)을 제거하고 n형 접촉층(2) 위에 상부 오믹층(14)과 상부 전극(13)을 형성한다.

도 10은 본 발명의 제8 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 단면도이다.

제8 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드는, 도 10에 나타낸 바와 같이, 리셉터 금속층(12) 위에 아래부터 하부 오믹층(8), 지지 절연층(7), p형 접촉층(6), p형 반도체층(5), 발광층(4), n형 반도체층(3), n형 접촉층(2) 및 버퍼층(1)이 차례로 적층되어 있다.

여기서 하부 오믹층(8)은 두께의 일부가 리셉터 금속층(12)에 묻혀 있고, 나머지 일부는 리셉터 금속층(12) 표면 위로 솟아 있다. 리셉터 금속층(12)과 리셉터 금속층(12)에 묻혀 있는 오믹층(8)의 일부분 위에는 SiNx, SiO₂ 등으로 이루어진 지지 절연층(7)이 리셉터 금속층(12) 표면 위로 솟아 있는 상부 오믹층(8)을 둘러싸는 형태로 형성되어 있다. p형 접촉층(6)은 오믹층(8)과 지지 절연층(7)의 위에 이들 두 층과 동시에 접하도록 형성되어 있다.

지지 절연층(7)은 기초 기판(20)을 제거할 때 발생하는 응력으로 인하여 에피층(1, 2, 3, 4, 5, 6)이 받는 물리적 변화를 완화하기 위한 것으로 산화규소(SiO₂)나 질화규소(SiNx)로 형성한다.

기타의 에피층 구조(1, 2, 3, 4, 5, 6)나 상부 오믹층(14)과 상부 전극(13)은 앞서의 제1 내지 제8 실시예에서와 마찬가지이다.

도 11은 본 발명의 제9 실시예에 따른 수직형 전극 구조를 가지는 발광 다이 오드의 단면도이다.

제9 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드는 제8 실시예에서 버퍼층(1)을 제거하고 n형 접촉층(2) 위에 바로 상부 오믹층(14)과 상부 전극(13)을 형성한 구조이다. 이는 버퍼층(1)이 발광 다이오드가 발광하는 빛을 흡수하는 경우에 이를 방지하기 위하여 버퍼층(1)을 제거하는 것이다.

그러면 이러한 구조의 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 방법에 대하여 도면을 참고로 하여 설명한다.

도 12a 내지 도 12d는 본 발명의 제8 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 중간 단계의 단면도이다.

먼저, 도 12a에 나타낸 바와 같이, n형 실리콘(Si), n형 갈륨비소(GaAs) 또는 사파이어로 이루어진 기초 기판(20) 위에 금속유기화학증착법(MOCVD), 액상에피텍셜법(LPE), 분자빔에피텍셜법(MBE) 등을 사용하여 버퍼층(1), n형 접촉층(2), n형 반도체층(3), 발광층(4), p형 반도체층(5) 및 p형 접촉층(6)을 차례로 증착한다. 다음, p형 접촉층(6) 위에 SOG, 산화 규소막 또는 질화 규소막을 증착하고 사진 식각하여 지지 절연층(7)을 형성하고, 투명 도전 물질로 이루어진 단일층 또는 투명 도전 물질층과 빛 반사 특성이 좋은 금속층의 이중층을 증착하고 사진 식각하여 하부 오믹층(8)을 형성한다. 이 때, 지지 절연막(7)과 하부 오믹층(8)의 배치는 도 13에 나타낸 바와 같이, 지지 절연막(7)이 하부 오믹층(8)을 둘러싸는 형태로 이루어진다. 지지 절연막(7)과 하부 오믹층(8)의 배치는 다양하게 변형될 수 있다.

다음, 도 12b에 나타낸 바와 같이, 하부 오믹층(8)을 도금 전극으로 이용하여 Au, Cu, Ni 또는 이들의 합금을 도금함으로써 리셉터 금속층(12)을 형성한다. 리셉터 금속층(12)은 연질의 금속보다는 경질의 금속으로 형성하는 것이 바람직하고, 몇 종류의 금속을 조합하여 형성할 수도 있다.

이어서, 도 12c에 나타낸 바와 같이, 기초 기판(20)을 제거한다. 기초 기판(20)이 실리콘, 갈륨 비소로 이루어진 경우에는 이면 연마 및 습식 식각을 통하여 제거할 수 있고, 사파이어로 이루어진 경우에는 이면 연마, 건식 식각 및 습식 식각을 조합하여 사용하는 방법을 통하여 제거할 수 있다. 사파이어 기초 기판(20)을 이면 연마, 건식 식각 및 습식 식각을 조합하여 사용하는 방법을 통하여 제거하게 되면 생산성을 획기적으로 향상할 수 있는데, 이에 대하여는 후술한다.

다음, 도 12d에 나타낸 바와 같이, 에피층(1, 2, 3, 4, 5, 6)을 메사 식각하여 개별 소자별로 분리한다. 일반적인 사진 식각 공정을 통하여 에피층(1, 2, 3, 4, 5, 6) 전체를 식각하는데, 도 12d에 나타낸 바와 같이, 리셉터 금속층(12)에 가까워질수록 에피층(1, 2, 3, 4, 5, 6)의 폭이 좁아지도록 식각한다.

마지막으로, 버퍼층(1) 위에 상부 오믹층(14)과 상부 전극(13)을 형성하고, 리셉터 금속층(12)을 다이싱(Dicing, Sawing)하여 개별 칩으로 분리하면 도 10에 나타낸 바와 같은 발광 다이오드가 완성된다.

이상과 같이, 본 발명에서는 리셉터 금속층을 금속 도금을 통하여 형성하기 때문에 발광 다이오드의 제조 공정도 매우 단순화된다.

도 14는 본 발명의 제9 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 중간 단계의 단면도이다

제9 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 제조 방법은 도 12a 내지 도 12d까지는 제8 실시예와 동일한 과정을 거치고, 그 다음 단계로, 도 14에 나타낸 바와 같이, 버퍼층(1)을 제거하고, n형 접촉층(2) 위에 상부 오믹층(14)과 상부 전극(13)을 형성한 다음, 리셉터 금속층(12)을 다이싱하여 개별칩으로 분리한다.

그러면, 앞서의 실시예들에서 사용된 사파이어 기초 기판(20)의 제거 방법, 즉 이면 연마, 건식 식각 및 습식 식각을 조합하여 사용함으로써 사파이어 기조 기판(20)을 제거하고, 필요할 경우 버퍼층(1)까지 제거하는 방법에 대하여 설명한다.

먼저, 리셉터층(12)을 임시 기판에 부착하여 사파이어 기초 기판(20)을 랩핑(lapping)하여 깎아 내고, 랩핑된 면을 경면 연마하여 매끄럽게 만든다. 여기서 사파이어 기판(20)의 랩핑은 CMP(chemical mechanical polishing), ICP/RIE 건식 식각, 알루미나(Al2O3) 가루를 이용한 기계적 연마 또는 염산(HCl), 질산(HNO₃), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H₂SO₄), 인산(H₃PO ₄) 및 알루에치(Aluetch: 4H₃PO₄+4CH₃COOH+HNO₃+H₂O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각용액으로 하는 습식 식각에 의하여 진행한다.

이 때, 사파이어 기초 기판(20)의 두께는 가능한 한 얇게 하는 것이 좋으나 너무 얇으면 질화물 반도체 박막이 손상될 염려가 있으므로 약 20um~300um(바람직 하게는 30um~150um) 정도로 하는 것이 바람직하다. 또, 경면 연마된 사파이어 기판(20) 표면의 거칠기는 1um 이하가 되도록 하여야 한다. 이는 사파이어 기초 기판(20) 표면의 거칠기가 사파이어 기초 기판(20) 및 버퍼층(1) 식각시에 n형 접촉층(2)에 그대로 전달되어 발광 다이오드의 층 구조가 손상될 수 있기 때문이다.

이후 랩핑과 폴리싱이 끝난 시료는 습식과 건식 식각 방법을 어느 하나 이상 조합하여 사파이어 기초 기판(20)을 식각하게 된다. 사파이어 식각에는 건식을 선행 할 수도 있고, 습식식각이 선행 될 수도 있다. 건식식각에는 ICP/RIE 또는 RIE식각방법이 바람직하며, 습식식각에는 염산(HCl), 질산(HNO₃), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H₂SO₄), 인산(H₃PO₄) 및 알루에치(Aluetch: 4H₃PO₄+4CH₃COOH+HNO₃+H₂O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각용액으로 식각하는 것이 바람직하다. 건식식각 방법으로 사파이어 기초 기판(20)을 빠르게 식각하기 위하여 ICP 와 RIE파워를 가능한 한 높이는 것이 좋지만 질화물계 반도체 에피층이 손상될 수 있기 때문에 주의가 필요하다.

이 때, 사파이어 기초 기판(20)의 습식 식각은 다음과 같은 방법으로 진행한다.

테스트 사파이어 기판을 이용하여 염산(HCl), 질산(HNO₃), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H₂SO₄), 인산(H₃PO₄) 및 알루에치(Aluetch: 4H₃PO₄+4CH₃COOH+HNO₃+H₂O) 중 어느 하나 이상을 조합한 혼합 용액 의한 사파이어 기 초 기판(20)의 식각 속도를 측정하여 사파이어 기초 기판(20)의 120%에 해당하는 두께의 사파이어를 식각할 수 있는 시간동안 식각 용액에 담가둔다. 120%식각하는 이유는 랩핑 이후에 사파이어 기판(20) 두께의 불균일성을 초래 할 수 있는 문제를 최소화하기 위함이다. 여기서 버퍼층(1)의 식각 속도는 사파이어 기초 기판(20)에 비하여 1/50 이하의 식각속도를 나타낸다. 즉, 사파이어 기초 기판(20)에 대한 버퍼층(1)의 식각 선택비가 50 이상이다. 따라서 사파이어 기초 기판(20)을 완전히 식각하고도 남을 시간동안 식각을 진행하더라도 버퍼층(1)의 식각 속도가 느리기 때문에 그 하부의 층의 손상될 염려는 적다. 한편, 식각 용액의 온도는 100℃ 이상으로 유지하는 것이 식각 시간 단축을 위하여 바람직하다. 식각 용액의 온도를 100℃ 이상으로 유지하기 위한 가열방법은 히터 위에 용액을 올려놓거나, 히터를 직접 용액에 접촉하도록 하는 직접가열방식과 광 흡수를 이용한 간접 가열 방식으로 할 수 있다. 또한 에칭용액의 온도를 용액의 끓는점보다 높은 온도로 높여 주기 위해서 압력을 높여 줄 수도 있다.

사파이어 기초 기판(20)을 습식 식각할 경우 사파이어 기초 기판(20)은 20분 동안에 22.16um 식각되어 1.1um/min의 식각 속도를 나타냈다. 이러한 식각 속도는 건식 식각속도와 견줄 수 있는 괄목할 만한 결과이고 칩 양산성을 고려해 보더라도 전혀 문제가 없을 것으로 판단되며, 습식식각은 장비의 생산성에 제약을 받지 않으므로 대량생산 측면에서 그 어떤 방법보다 많은 장점이 있다고 할 수 있다.

본 발명을 양산에 적용했을 경우에 중요한 요소는 사파이어 기초 기판(20)과 질화물계 반도체인 버퍼층(1)과의 식각 선택비를 높일 수 있는 공정 조건을 확 보하는 것이며, 특히 버퍼층(1)을 사파이어 식각 정지층 (etch stop layer)으로 활용하는 것이 효과적이다. 도에 예시하지는 않았지만, 사파이어 식각 정지층으로 SiN, SiO와 같은 보호막 또는, In_x(Ga_yAl_1-y)N (0<x<1, 0<y<1) 을 사용할 수 있으며, 바람직하게는 Al의 조성비를 증가시키는 것이 효과적이다. 또한 습식 식각시에 리셉터층(12)위에 SiN 또는 SiO같은 보호막을 증착하여 리셉터층(12)이 손상되지 않도록 하거나 리셉터층(12)을 식각용액에 손상을 받지 않는 Au, Pt, Rh, Pd 중의 어느 하나이상 포함시켜 형성하는 것이 바람직하다.

실험결과, Pt, Au와 같은 금속 및 SiN, SiO와 같은 박막은 염산(HCl), 질산(HNO₃), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H₂SO₄), 인산(H ₃PO₄) 및 알루에치(Aluetch: 4H₃PO₄+4CH₃COOH+HNO₃+H₂O)의 어느 하나이상을 포함하는 혼합용액에 거의 식각되지 않을 뿐만 아니라, ICP/RIE같은 건식 에칭에서도 높은 내식각성을 보여 그 활용 범위는 크다고 하겠다.

도 15는 ICP/RIE 건식 식각에 의한 사파이어와 GaN의 식각 속도를 나타내는 그래프이다.

도 15에서 알 수 있는 바와 같이, 사파이어 및 질화물계 반도체는 ICP 및 RIE 파워를 증가시킴에 따라 식각 속도가 증가하고 있지만, 사파이어와 질화물계 반도체 사이의 식각비는 감소한다. 이러한 결과는 ICP/RIE 식각방법으로 사파이어 기초 기판(20)을 식각할 경우, 질화물계 반도체로 이루어진 버퍼층(1)에서 식각을 정지하기 어렵다는 것을 의미하며, 버퍼층(1)에서 식각을 멈추기 위해서는 광학적 분석 방법 또는 잔류 가스 분석 방법 같은 ESD(etch stop detector)기술을 활용해야만 한다. 설사 이러한 분석기술을 사용한다 할지라도 성공 할 확률은 낮다. 그러나 습식식각 방법에서는 질화물 반도체 버퍼층(1)을 식각 정지층으로 이용함으로서 대량생산에서 필수 요건인 공정 마진을 확보할 수 있다.

도 16은 황산(H2SO4)과 인산(H3PO4)을 혼합 용액으로 사파이어와 GaN을 습식 식각할 경우의 식각 속도를 나타내는 그래프이다.

도 16에서 볼 수 있는 바와 같이, 황산과 인산을 혼합한 용액의 질화물계 반도체에 대한 사파이어의 식각 선택비는 100 이상이 될 수 있다. 이러한 결과는 사파이어 기초 기판(20)의 식각 정지층으로 버퍼층(1)을 효과적으로 활용할 수 있음을 의미하며, 100℃의 고온에서도 100 이상의 식각 선택비를 얻을 수 있었다. 특히 사파이어의 식각 속도는 특정 온도에서 1um/min 이상 되므로 생산 비용, 생산성, 공정 안정화를 고려해 볼 때 본 발명에서 제시한 방법은 기존의 그 어떤 방법보다 아주 유리하다는 것을 알 수 있다.

도 17은 사파이어 기판을 습식 식각 방법으로 제거한 후의 질화물계 반도체 버퍼층의 표면사진이다.

도 17에서 알 수 있는 바와 같이, 사파이어 기초 기판(20)이 제거된 후에도 응력에 의한 박막의 깨짐이나 손상을 거의 발견할 수 없었고 표면도 아주 깨끗하다는 것을 알 수 있다.

도 18은 사파이어 기판을 습식 식각 방법으로 제거한 후의 질화물계 반도체층의 전압-전류 특성 곡선이다.

도 18에서 알 수 있는 바와 같이, 사파이어 기초 기판(20)이 제거되기 전에는 전류가 흐르지 않는다는 것을 알 수 있고, 사파이어 기초 기판(20)이 제거된 후에는 1V에서 1pA가 흐르지만, ICP/RIE 또는 RIE 기술로 질화물계 반도체 버퍼층(1)을 제거 한 후에는 전류가 40pA로 급격히 증가했다는 것을 알 수 있다. 이 때, ICP/RIE 또는 RIE 의 식각 가스로는 BCL3, Cl₂, HBr, Ar 중의 어느 하나 이상을 포함하는 혼합 가스를 사용한다.

이러한 결과로 미루어 볼 때 습식 및 건식식각 기술은 사파이어 기초 기판(20)과 질화물계 반도체 버퍼층(1)을 효과적으로 식각하여 n형 질화물계 반도체 접촉층(2)을 노출시킨다는 것을 알 수 있다. 이러한 특성은 각 공정 단계마다 프로브(probe station)를 이용하여 노출표면의 전기적 특성을 측정함으로서 효과적으로 식각 과정을 모니터링 할 수 있음을 보여주는 아주 중요한 결과이다.

이상과 같이, 본 발명에서는 리셉터 금속층(12)을 금속 도금을 통하여 형성하기 때문에 열 압착을 통하여 부착할 경우에 발생하는 에피층의 열화나 접착 계면에서의 공간 발생 문제가 완전히 해소될 뿐만 아니라, 발광 다이오드의 제조 공정도 매우 단순화된다. 또한, 이면 연마와 건식 또는 습식 식각을 이용하여 사파이어 기판(20)을 제거하기 때문에 사파이어 기판(20)의 제거속도가 빨라 생산성이 크게 향상되며, 레이저 리프트 오프 방식의 경우에 에피층이 받을 수 있는 열 손상을 방지할 수 있다. 또한 사파이어 기판(20)과 질화물 반도체간의 식각 선택비를 활용함으로서 공정의 재현성을 용이하게 향상시킬 수 있으며, 표준화된 공정이 가능하 여 대량생산이 용이해진다.

본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.

본 발명은 금속 증착 및 도금 방법을 이용하여 리셉터 금속층을 형성함으로써 본딩 공정을 제거한다. 따라서 본딩 공정시의 높은 온도 및 압력에 의하여 에피층이 받는 스트레스를 제거함으로써 단순화된 공정으로 수직형 전극 구조를 갖는 발광다이오드를 제작할 수 있다.

사파이어 기판을 사용한 발광다이오드에서 사파이어를 제거하기 위해서 레이저 리프트오프 또는 연마나 식각 방법을 사용하는데 본 발명에서는 식각 방법으로 사파이어 기판을 제거하고, 사파이어 기판을 제거하기 전에 에피층을 개별적으로 분리시키기 때문에 사파이어 기판 제거 시에 고온 또는 기계적인 응력에 의하여 에피층이 깨지거나 손상되는 것을 방지할 수가 있다.

에피층을 식각 단면을 경사면으로 형성하고 이 식각 단면에 반사막을 형성하여 광추출 효율을 증가시켜 광출력 향상한다.

또한 수직형 전극 구조를 가지도록 발광 다이오드를 제작함으로써 전류의 분산성을 향상시켜 전류의 집중을 억제하고, 금속 기판을 사용함으로써 열방출을 용이하게 하여 높은 전류에서도 구동이 가능하게 하여 단위 소자에서 높은 광출력을 얻을 수 있다.

Claims (28)

1. 홈을 가지는 리셉터 금속층,

   상기 홈의 내부 표면에 형성되어 있는 반사층,

   상기 반사층의 측벽 표면에 형성되어 있는 절연막,

   상기 반사층 위에 형성되어 있는 제1 도전형 접촉층,

   상기 제1 도전형 접촉층 위에 형성되어 있는 제1 클래드층,

   상기 제1 클래드층 위에 형성되어 있는 발광층,

   상기 발광층 위에 형성되어 있는 제2 클래드층,

   상기 제2 클래드층 위에 형성되어 있는 제2 도전형 접촉층,

   상기 제2 도전형 접촉층 위에 형성되어 있는 전극

   을 포함하고, 상기 제1 도전형 접촉층, 상기 제1 클래드층, 상기 발광층, 상기 제2 클래드층 및 상기 제2 도전형 접촉층은 상기 리셉터 금속층이 가지는 홈 안에 형성되어 있는 수직형 전극 구조를 가지는 발광 다이오드.
2. 리셉터 금속층,

   상기 리셉터 금속층 위에 형성되어 있으며 홈을 형성하는 평탄화 절연체,

   상기 홈의 내부 표면에 형성되어 있는 반사층,

   상기 반사층의 측벽 표면에 형성되어 있는 절연막,

   상기 반사층 위에 형성되어 있는 제1 도전형 접촉층,

   상기 제1 도전형 접촉층 위에 형성되어 있는 제1 클래드층,

   상기 제1 클래드층 위에 형성되어 있는 발광층,

   상기 발광층 위에 형성되어 있는 제2 클래드층,

   상기 제2 클래드층 위에 형성되어 있는 제2 도전형 접촉층,

   상기 제2 도전형 접촉층 위에 형성되어 있는 전극

   을 포함하고, 상기 제1 도전형 접촉층, 상기 제1 클래드층, 상기 발광층, 상기 제2 클래드층 및 상기 제2 도전형 접촉층은 상기 평탄화 절연체가 형성하는 홈 안에 형성되어 있는 수직형 전극 구조를 가지는 발광 다이오드.
3. 리셉터 금속층,

   상기 리셉터 금속층 위에 형성되어 있는 지지 절연층

   상기 지지 절연층 및 상기 리셉터 금속층 위에 형성되어 상기 지지 절연층과 물리적으로 접촉하고 상기 리셉터 금속층과 전기적으로 연결되어 있는 제1 도전형 접촉층,

   상기 제1 도전형 접촉층 위에 형성되어 있는 제1 클래드층,

   상기 제1 클래드층 위에 형성되어 있는 발광층,

   상기 발광층 위에 형성되어 있는 제2 클래드층,

   상기 제2 클래드층 위에 형성되어 있는 제2 도전형 접촉층,

   상기 제2 도전형 접촉층 위에 형성되어 있는 전극

   을 포함하는 수직형 전극 구조를 가지는 발광 다이오드.
4. 제3항에서,

   상기 리셉터 금속층과 상기 제1 도전형 접촉층 사이에 형성되어 있는 제1 오믹층 및

   상기 제2 도전형 접촉층과 상기 전극 사이에 형성되어 있는 제2 오믹층을 더 포함하고,

   상기 제1 오믹층의 일부는 상기 리셉터 금속층에 묻혀 있고, 나머지 일부는 상기 리셉터 금속층의 표면 위로 솟아 있으며, 상기 지지 절연층은 상기 리셉터 표면 위로 솟아 있는 상기 오믹층을 둘러싸고 있는 수직형 전극 구조를 가지는 발광 다이오드.
5. 제3항에서,

   상기 지지 절연층은 SOG, 산화 규소 및 질화 규소 중의 적어도 어느 하나로 이루어져 있는 수직형 전극 구조를 가지는 발광 다이오드.
6. 제1항 내지 제3항 중의 어느 한 항에서,

   상기 리셉터 금속층과 상기 제1 도전형 접촉층 사이에 형성되어 있는 제1 오믹층 및

   상기 제2 도전형 접촉층과 상기 전극 사이에 형성되어 있는 제2 오믹층을 더 포함하는 수직형 전극 구조를 가지는 발광 다이오드.
7. 제6항에서,

   상기 제1 오믹층은 접촉 저항 감소를 위한 층과 빛 반사를 위한 층의 이중층으로 이루어지는 수직형 전극 구조를 가지는 발광 다이오드.
8. 제7항에서,

   상기 접촉 저항 감소를 위한 층은 ITO, IZO 및 SnO 중의 하나 이상을 포함하는 도전체로 이루어지고,

   상기 빛 반사를 위한 층은 Ag, Al, Au, Rh 및 Pt 중의 적어도 하나를 포함하는 금속으로 이루어지는 수직형 전극 구조를 가지는 발광 다이오드.
9. 제6항에서,

   상기 제2 오믹층은 ITO, ZrB, ZnO, InO, SnO, In_x,(Ga_yAl_1-y)N 등의 광 투과성 도전 물질로 이루어져 있는 수직형 전극 구조를 가지는 발광 다이오드.
10. 제1항 내지 제3항 중의 어느 한 항에서,

    상기 제2 도전형 접촉층과 상기 전극 사이에 형성되어 있는 버퍼층을 더 포함하는 수직형 전극 구조를 가지는 발광 다이오드.
11. 제1항 내지 제3항 중의 어느 한 항에서,

    상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형인 수직형 전극 구조를 가지는 발광 다이오드.
12. 제1항 내지 제3항 중의 어느 한 항에서,

    상기 제1 도전형 접촉층, 제1 클래드층, 발광층, 제2 클래드층, 제2 도전형 접촉층은 In_x(Ga_yAl_1-y)N (조성비 x, y는 0<x<1, 0<y<1)으로 이루어져 있는 수직형 전극 구조를 가지는 발광 다이오드.
13. 제1항 또는 제2항에서,

    상기 절연막은 상기 발광층이 방출하는 빛의 파장의 1/4n 또는 3/4n(n은 절연막의 굴절률)에 해당하는 두께를 가지는 수직형 전극 구조를 가지는 발광 다이오드.
14. 제1항 또는 제2항에서,

    상기 절연막은 SOG, SiNx, SiO₂ 및 BCB 중의 어느 하나 이상으로 이루어져 있는 수직형 전극 구조를 가지는 발광 다이오드.
15. 제1항 내지 제3항 중의 어느 한 항에서,

    상기 전극은 오믹 금속으로 형성되어 있고, 망상 구조를 가지는 수직 전극 구조의 발광 다이오드.
16. 기초 기판 위에 버퍼층, 제1 도전형 접촉층, 제1 클래드층, 발광층, 제2 도전형 반도체 및 제2 도전형 접촉층을 차례로 증착하는 단계,

    상기 버퍼층, 상기 제1 도전형 접촉층, 상기 제1 클래드층, 상기 발광층, 상기 제2 클래드층 및 상기 제2 도전형 접촉층을 식각하여 개별 소자별로 분리하는 단계,

    상기 버퍼층, 상기 제1 도전형 접촉층, 상기 제1 클래드층, 상기 발광층, 상기 제2 클래드층 및 상기 제2 도전형 접촉층의 측면을 덮는 절연막을 형성하는 단계,

    상기 절연막 위에 상기 제2 도전형 접촉층과 전기적으로 연결되는 반사층을 형성하는 단계,

    상기 반사층을 도금 전극으로 이용하여 리셉터 금속층을 형성하는 단계,

    상기 기초 기판을 제거하는 단계,

    상기 제1 도전형 접촉층과 전기적으로 연결되는 전극을 형성하는 단계,

    상기 리셉터 금속층을 절단하여 개별칩으로 분리하는 단계

    를 포함하는 수직형 전극 구조를 가지는 발광 다이오드의 제조 방법.
17. 제16항에서,

    상기 반사층을 도금 전극으로 이용하여 리셉터 금속층을 형성하는 단계 이전에 상기 반사층 위에 절연 물질을 도포하여 평탄화 절연체를 형성하는 단계를 더 포함하는 수직형 전극 구조를 가지는 발광 다이오드의 제조 방법.
18. 제16항 또는 제17항에서,

    상기 전극을 형성하는 단계 이전에 상기 버퍼층을 제거하는 단계를 더 포함하는 수직형 전극 구조를 가지는 발광 다이오드의 제조 방법.
19. 제16항 또는 제17항에서,

    상기 절연막 위에 상기 제2 도전형 접촉층과 전기적으로 연결되는 반사층을 형성하는 단계 이전에 상기 제2 도전형 접촉층 위에 제1 오믹층을 형성하는 단계를 더 포함하고,

    상기 제1 도전형 접촉층과 전기적으로 연결되는 전극을 형성하는 단계 이전에 상기 제1 도전형 접촉층과 상기 전극 사이에 놓이는 제2 오믹층을 형성하는 단계를 더 포함하는 수직형 전극 구조를 가지는 발광 다이오드의 제조 방법.
20. 제16항 또는 제17항에서,

    상기 기초 기판을 제거하는 단계에서는 염산(HCl), 질산(HNO₃), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H₂SO₄), 인산(H₃PO ₄) 및 알루에치(Aluetch: 4H₃PO₄+4CH₃COOH+HNO₃+H₂O)중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각용액으로 사용하여 상기 기초 기판을 식각하는 수직형 전극 구조를 가지는 발광 다이오드의 제조 방법.
21. 제16항 또는 제17항에서,

    상기 기초 기판을 제거하는 단계는 기계적으로 연마, 습식 식각 및 건식 식각 중의 어느 하나 이상을 사용하는 발광 다이오드의 제조 방법.
22. 제18항에서,

    상기 버퍼층을 제거하는 단계는 BCl₃, HBr, Cl₂, Ar 중의 적어도 하나를 포함하는 식각 가스를 사용하는 ICP/RIE 또는 RIE 중 어느 하나 이상의 건식 식각에 의하여 이루어지는 수직형 전극 구조를 가지는 발광 다이오드의 제조 방법.
23. 기초 기판 위에 버퍼층, 제1 도전형 접촉층, 제1 클래드층, 발광층, 제2 도전형 반도체 및 제2 도전형 접촉층을 차례로 증착하는 단계,

    상기 제2 도전형 접촉층 위에 지지 절연층을 형성하는 단계,

    상기 지지 절연층 위에 상기 제2 도전형 접촉층과 적어도 일부가 접촉하는 제1 오믹층을 형성하는 단계,

    상기 제1 오믹층을 도금 전극으로 이용하여 리셉터 금속층을 형성하는 단계,

    상기 기초 기판을 제거하는 단계,

    상기 제1 도전형 접촉층과 전기적으로 연결되는 전극을 형성하는 단계,

    상기 버퍼층, 상기 제1 도전형 접촉층, 상기 제1 클래드층, 상기 발광층, 상기 제2 클래드층 및 상기 제2 도전형 접촉층을 식각하여 개별 소자별로 분리하는 단계,

    상기 리셉터 금속층을 절단하여 개별칩으로 분리하는 단계

    를 포함하는 수직형 전극 구조를 가지는 발광 다이오드의 제조 방법.
24. 제23항에서,

    상기 전극을 형성하는 단계 이전에 상기 버퍼층을 제거하는 단계를 더 포함하는 수직형 전극 구조를 가지는 발광 다이오드의 제조 방법.
25. 제23항 또는 제24항에서,

    상기 제1 도전형 접촉층과 전기적으로 연결되는 전극을 형성하는 단계 이전에 상기 제1 도전형 접촉층과 상기 전극 사이에 놓이는 제2 오믹층을 형성하는 단계를 더 포함하는 수직형 전극 구조를 가지는 발광 다이오드의 제조 방법.
26. 제23항 또는 제24항에서,

    상기 기초 기판을 제거하는 단계에서는 염산(HCl), 질산(HNO₃), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H₂SO₄), 인산(H₃PO ₄) 및 알루에치(Aluetch: 4H₃PO₄+4CH₃COOH+HNO₃+H₂O)중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각용액으로 사용하여 상기 기초 기판을 식각하는 수직형 전극 구조를 가지는 발광 다이오드의 제조 방법.
27. 제23항 또는 제24항에서,

    상기 버퍼층을 제거하는 단계는 BCl₃, HBr, Cl₂, Ar 중의 적어도 하나를 포함하는 식각 가스를 사용하는 ICP/RIE 또는 RIE 건식 식각에 의하여 이루어지는 수직형 전극 구조를 가지는 발광 다이오드의 제조 방법.
28. 제16항 또는 제23항에서,

    상기 버퍼층, 제1 도전형 접촉층, 제1 클래드층, 발광층, 제2 클래드층, 제2 도전형 접촉층은 In_x(Ga_yAl_1-y)N (조성비 x, y는 0<x<1, 0<y<1)으로 형성하는 수직형 전극 구조를 가지는 발광 다이오드의 제조 방법.

Images