JP2014168072A - Pzt強誘電体薄膜の製造方法 - Google Patents
Pzt強誘電体薄膜の製造方法 Download PDFInfo
- Publication number
- JP2014168072A JP2014168072A JP2014071589A JP2014071589A JP2014168072A JP 2014168072 A JP2014168072 A JP 2014168072A JP 2014071589 A JP2014071589 A JP 2014071589A JP 2014071589 A JP2014071589 A JP 2014071589A JP 2014168072 A JP2014168072 A JP 2014168072A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- control layer
- ferroelectric thin
- layer
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】結晶面が111軸方向に配向した基板10の下部電極11上に、強誘電体薄膜形成用組成物を塗布し、仮焼した後、焼成して結晶化させて強誘電体薄膜を製造する。組成物を下部電極上に塗布、仮焼して層厚が1nm〜100nmの結晶粒径制御層を形成し、この結晶粒径制御層の上に組成物を塗布、仮焼した後、焼成して配向制御層13を形成する。組成物の塗布量を配向制御層の結晶化後の層厚が35nm〜150nmの範囲内になるように設定して配向制御層13の優先的な結晶配向を100面にする。
【選択図】図2
Description
本発明は、図2に示すように、結晶面が(111)軸方向に配向した下部電極11を有する基板10の下部電極11上に、強誘電体薄膜形成用組成物を塗布し、加熱して結晶化させることにより下部電極11上に強誘電体薄膜13を製造する方法の改良である。
これらの組成物の液合成フローは、典型的には以下のプロセスに従った。
基板として、表面にスパッタリング法にてPt下部電極膜を形成した6インチシリコン基板を用意した。この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後3500rpmで15秒間の条件で、上記調製した10質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、300℃で5分間加熱して乾燥・仮焼成を行った。この配向制御層用組成物の塗布、仮焼成の工程を1回行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚35nmの配向制御層を得た。これを実施例1の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後3000rpmで15秒間の条件で、上記調製した12質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、150℃で5分間加熱して乾燥・仮焼成を行った。この配向制御層用組成物を、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚60nmの配向制御層を得た。これを実施例2の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、150℃で5分間加熱して乾燥・仮焼成を行った。この配向制御層用組成物の塗布、仮焼成の工程を1回行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚75nmの配向制御層を得た。これを実施例3の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後3000rpmで15秒間の条件で、上記調製した10質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、175℃で5分間加熱して乾燥・仮焼成を行った。この配向制御層用組成物の塗布、仮焼成の工程を2回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚90nmの配向制御層を得た。次に、配向制御層上に、スピンコート法により、3000rpmで15秒間の条件で、上記調製した10質量%濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、175℃で5分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を6回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚270nmの膜厚調整層を得た。これを実施例4の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後2000rpmで15秒間の条件で、上記調製した5質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、175℃で5分間加熱して乾燥・仮焼成の工程を行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚75nmの配向制御層を得た。次に、配向制御層上に、スピンコート法により、3000rpmで15秒間の条件で、上記調製した10質量%濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、300℃で5分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を6回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚270nmの膜厚調整層を得た。これを実施例5の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後2000rpmで15秒間の条件で、上記調製した5質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行った。この配向制御層用組成物の塗布、仮焼成の工程を3回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚60nmの配向制御層を得た。これを実施例6の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚75nmの配向制御層を得た。これを実施例7の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚75nmの配向制御層を得た。次に、配向制御層上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した5質量%濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、300℃で5分間加熱して乾燥・仮焼成を行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚20nmの膜厚調整層を得た。これを実施例8の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚75nmの配向制御層を得た。次に、配向制御層上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、300℃で5分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を4回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚300nmの膜厚調整層を得た。これを実施例9の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、315℃で5分間加熱して乾燥・仮焼成を行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚75nmの配向制御層を得た。次に、配向制御層上に、スピンコート法により、3000rpmで15秒間の条件で、上記調製した10質量%濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、300℃で5分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を6回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚270nmの膜厚調整層を得た。これを実施例10の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、175℃で5分間加熱して乾燥・仮焼成を行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚75nmの配向制御層を得た。次に、配向制御層上に、スピンコート法により、3000rpmで15秒間の条件で、上記調製した10質量%濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、300℃で5分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を6回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚270nmの膜厚調整層を得た。これを実施例11の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した1質量%濃度の結晶粒径制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、175℃で5分間加熱して乾燥・仮焼成を行い、層厚2nmの結晶粒径制御層を得た。次いで、結晶粒径制御層上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、175℃で5分間加熱して乾燥・仮焼成を行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚60nmの配向制御層を得た。これを実施例12の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した1質量%濃度の結晶粒径制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行い、層厚2nmの結晶粒径制御層を得た。次いで、結晶粒径制御層上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚75nmの配向制御層を得た。次に、配向制御層上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、300℃で5分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を4回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚300nmの膜厚調整層を得た。これを実施例13の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した2質量%濃度の結晶粒径制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行い、層厚5nmの結晶粒径制御層を得た。次いで、結晶粒径制御層上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚75nmの配向制御層を得た。次に、配向制御層上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、300℃で5分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を4回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚300nmの膜厚調整層を得た。これを実施例14の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した1質量%濃度の結晶粒径制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行い、層厚2nmの結晶粒径制御層を得た。次いで、結晶粒径制御層上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行った。この配向制御層用組成物の塗布、仮焼成の工程を2回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚150nmの配向制御層を得た。次に、配向制御層上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、300℃で5分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を4回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚300nmの膜厚調整層を得た。これを実施例15の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した1質量%濃度の結晶粒径制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行い、層厚2nmの結晶粒径制御層を得た。次いで、結晶粒径制御層上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚75nmの配向制御層を得た。次に、配向制御層上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、300℃で5分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を4回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させた。上記膜厚調整層用組成物の塗布、仮焼成の工程を4回繰り返した後、一度本焼成を行い、この工程を10回繰り返し、層厚3000nmの膜厚調整層を得た。これを実施例16の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後3000rpmで20秒間の条件で、上記調製した1質量%濃度の結晶粒径制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行い、層厚2nmの結晶粒径制御層を得た。次いで、結晶粒径制御層上に、スピンコート法により、500rpmで3秒間、その後3000rpmで20秒間の条件で、上記調製した10質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚45nmの配向制御層を得た。次に、配向制御層上に、スピンコート法により、500rpmで3秒間、その後3000rpmで20秒間の条件で、上記調製した10質量%濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、300℃で5分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を6回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚270nmの膜厚調整層を得た。これを実施例17の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後3000rpmで20秒間の条件で、上記調製した1質量%濃度の結晶粒径制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行い、層厚2nmの結晶粒径制御層を得た。次いで、結晶粒径制御層上に、スピンコート法により、500rpmで3秒間、その後3000rpmで20秒間の条件で、上記調製した10質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行った。この配向制御層用組成物の塗布、仮焼成の工程を2回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚90nmの配向制御層を得た。次に、配向制御層上に、スピンコート法により、500rpmで3秒間、その後3000rpmで20秒間の条件で、上記調製した10質量%濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、300℃で5分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を6回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚270nmの膜厚調整層を得た。これを実施例18の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後3000rpmで15秒間の条件で、上記調製した1質量%濃度の結晶粒径制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、250℃で5分間加熱して乾燥・仮焼成を行い、層厚2nmの結晶粒径制御層を得た。次いで、結晶粒径制御層上に、スピンコート法により、500rpmで3秒間、その後3000rpmで20秒間の条件で、上記調製した12質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、250℃で5分間加熱して乾燥・仮焼成を行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚60nmの配向制御層を得た。これを実施例19の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後3000rpmで15秒間の条件で、上記調製した1質量%濃度の結晶粒径制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、300℃で5分間加熱して乾燥・仮焼成を行い、層厚2nmの結晶粒径制御層を得た。次いで、結晶粒径制御層上に、スピンコート法により、500rpmで3秒間、その後3000rpmで20秒間の条件で、上記調製した12質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、300℃で5分間加熱して乾燥・仮焼成を行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚60nmの配向制御層を得た。これを実施例20の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した5質量%濃度の結晶粒径制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行い、層厚2nmの結晶粒径制御層を得た。次いで、結晶粒径制御層上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した5質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行った。この配向制御層用組成物の塗布、仮焼成の工程を2回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚20nmの配向制御層を得た。次に、配向制御層上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、300℃で5分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を4回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚300nmの膜厚調整層を得た。これを比較例1の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後3000rpmで20秒間の条件で、上記調製した11質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行った。この配向制御層用組成物の塗布、仮焼成の工程を3回行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚170nmの配向制御層を得た。これを比較例2の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後3000rpmで20秒間の条件で、上記調製した10質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行った。この配向制御層用組成物の塗布、仮焼成の工程を6回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚270nmの配向制御層を得た。これをの強誘電体薄膜とした。
実施例1〜20及び比較例1〜3で得られた強誘電体薄膜について、以下の手法により、各層の層厚、優先配向面、配向度、平均粒子径を求めた。その結果を表3、4にそれぞれ示す。また、実施例1、2、5、6、9、11、12、13、15、16、19、20のXRDパターンを図3に、比較例1〜3のXRDパターンを図4に、実施例5の表面SEM像(倍率10000倍)を図5に、実施例6の表面SEM像(倍率50000倍)を図6にそれぞれ示す。
(1) 層厚(膜厚)測定:各層の層厚は、強誘電体薄膜を分光エリプソメーター(J.A.Woollam社製:M−2000)により測定して、「結晶粒径制御層と配向制御層の合算の層厚」、「配向制御層の層厚」及び「膜厚調整層の層厚」をそれぞれ求めた。また「結晶粒径制御層の層厚」は、「結晶粒径制御層と配向制御層の合算の層厚」から「配向制御層の層厚」を減することにより算出した。
(2) 優先配向面:誘電体結晶の優先配向面は、強誘電体薄膜をX線回折装置(XRD;Bruker社製:MXP18HF)により測定し、得られた回折結果のうち、最も強度の高い配向面を優先配向面とした。
(3) 配向度:誘電体結晶の(100)面における配向度は、上記(2)で得られた回折結果から、(100)面の強度/((100)面の強度+(110)面の強度+(111)面の強度)を計算することにより算出した。
(4) 平均粒子径:誘電体結晶の平均粒子径は、強誘電体薄膜表面を走査型電子顕微鏡(SEM;HITACHI社製:S−900)により撮影し、電子顕微鏡写真(表面像)に写っている、任意の結晶粒子30個に対して、結晶粒子の粒径(最長径と最短径)をノギスを用いて測定し、これらの測定結果から平均粒子径を算出した。
11 下部電極
12 結晶粒径制御層
13 配向制御層(下地層)
14 膜厚調整層
本発明は、図2に示すように、結晶面が(111)軸方向に配向した下部電極11を有する基板10の下部電極11上に、強強誘電体薄膜形成用組成物を塗布し、加熱して結晶化させることにより下部電極11上にPZT強誘電体薄膜(以下、単に「強誘電体薄膜」という。)13を製造する方法の改良である。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後2000rpmで20秒間の条件で、上記調製した12質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、175℃で5分間加熱して乾燥・仮焼成を行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚60nmの配向制御層を得た。次に、配向制御層上に、スピンコート法により、3000rpmで15秒間の条件で、上記調製した10質量%濃度の膜厚調整層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、300℃で5分間加熱して乾燥・仮焼成を行った。この膜厚調整層用組成物の塗布、仮焼成の工程を6回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚270nmの膜厚調整層を得た。これを実施例11の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後3000rpmで20秒間の条件で、上記調製した11質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行った。この配向制御層用組成物の塗布、仮焼成の工程を3回行った後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚170nmの配向制御層を得た。この配向制御層上には膜厚調整層を形成しなかった。これを比較例2の強誘電体薄膜とした。
実施例1と同様の基板を用意し、この基板のPt下部電極膜上に、スピンコート法により、500rpmで3秒間、その後3000rpmで20秒間の条件で、上記調製した10質量%濃度の配向制御層用組成物を塗布した。続いて、ホットプレートを用い、大気雰囲気中、200℃で5分間加熱して乾燥・仮焼成を行った。この配向制御層用組成物の塗布、仮焼成の工程を6回繰り返した後、昇温速度10℃/秒で酸素雰囲気中700℃、1分間加熱する本焼成を行って結晶化させ、層厚270nmの配向制御層を得た。この配向制御層上には膜厚調整層を形成しなかった。これを比較例3の強誘電体薄膜とした。
Claims (8)
- 結晶面が(111)軸方向に配向した下部電極を有する基板の前記下部電極上に、強誘電体薄膜形成用組成物を塗布し、仮焼した後、焼成して結晶化させることにより前記下部電極上に強誘電体薄膜を製造する方法において、
前記強誘電体薄膜形成用組成物を前記下部電極上に塗布、仮焼して層厚が1nm〜10nmの結晶粒径制御層を形成し、前記結晶粒径制御層の上に前記強誘電体薄膜形成用組成物を塗布、仮焼した後、焼成して配向制御層を形成し、
前記強誘電体薄膜形成用組成物の塗布量を前記配向制御層の結晶化後の層厚が35nm〜150nmの範囲内になるように設定して前記配向制御層の優先的な結晶配向を(100)面にすることを特徴とする強誘電体薄膜の製造方法。 - 前記結晶粒径制御層を形成するための仮焼温度が175℃〜315℃の範囲内にある請求項1記載の強誘電体薄膜の製造方法。
- 前記強誘電体薄膜形成用組成物の一部を前記下部電極上に塗布、仮焼、焼成して配向制御層を形成した後に、前記強誘電体薄膜形成用組成物の残部を前記配向制御層上に塗布、仮焼、焼成して前記配向制御層の結晶配向と同じ結晶配向を有する膜厚調整層を形成する請求項1又は2記載の強誘電体薄膜の製造方法。
- 前記強誘電体薄膜形成用組成物の残部を塗布した後の前記膜厚調整層を形成するための仮焼温度が200℃〜450℃の範囲内にある請求項3記載の強誘電体薄膜の製造方法。
- 前記強誘電体薄膜がPb含有ペロブスカイト型酸化物であり、前記強誘電体薄膜形成用組成物がβ−ジケトン類及び多価アルコール類を含んでいる請求項1ないし4いずれか1項に記載の強誘電体薄膜の製造方法。
- 前記β−ジケトン類がアセチルアセトンであり、前記多価アルコール類がプロピレングリコールである請求項5記載の強誘電体薄膜の製造方法。
- 請求項1ないし6いずれか1項に記載の方法により製造された(100)面に優先的に結晶配向した強誘電体薄膜。
- 請求項7記載の強誘電体薄膜を有する薄膜コンデンサ、キャパシタ、IPD、DRAMメモリ用コンデンサ、積層コンデンサ、トランジスタのゲート絶縁体、不揮発性メモリ、焦電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ、又はLCノイズフィルタ素子の複合電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014071589A JP5644975B2 (ja) | 2011-05-17 | 2014-03-31 | Pzt強誘電体薄膜の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011110680 | 2011-05-17 | ||
JP2011110680 | 2011-05-17 | ||
JP2014071589A JP5644975B2 (ja) | 2011-05-17 | 2014-03-31 | Pzt強誘電体薄膜の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012073402A Division JP5613910B2 (ja) | 2011-05-17 | 2012-03-28 | Pzt強誘電体薄膜の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014168072A true JP2014168072A (ja) | 2014-09-11 |
JP5644975B2 JP5644975B2 (ja) | 2014-12-24 |
Family
ID=51617588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014071589A Active JP5644975B2 (ja) | 2011-05-17 | 2014-03-31 | Pzt強誘電体薄膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5644975B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06116095A (ja) * | 1991-02-13 | 1994-04-26 | Mitsubishi Materials Corp | 強誘電体薄膜の結晶配向性制御方法 |
JPH0799252A (ja) * | 1993-06-22 | 1995-04-11 | Sharp Corp | 強誘電体膜の製造方法及びそれを用いた半導体装置 |
JPH10251022A (ja) * | 1997-03-10 | 1998-09-22 | Mitsubishi Materials Corp | Pzt薄膜の形成方法及びpzt薄膜 |
JP2004292218A (ja) * | 2003-03-26 | 2004-10-21 | National Institute Of Advanced Industrial & Technology | 強誘電体膜 |
JP2006199507A (ja) * | 2005-01-18 | 2006-08-03 | National Institute Of Advanced Industrial & Technology | (111)配向pzt系誘電体膜形成用基板、この基板を用いて形成されてなる(111)配向pzt系誘電体膜 |
JP2006332368A (ja) * | 2005-05-26 | 2006-12-07 | Hitachi Cable Ltd | 圧電薄膜素子及びその製造方法 |
JP2007277082A (ja) * | 2007-03-26 | 2007-10-25 | Texas Instr Japan Ltd | ゾル−ゲル法による強誘電体膜の形成方法及びキャパシタの製造方法 |
JP2008042069A (ja) * | 2006-08-09 | 2008-02-21 | Matsushita Electric Ind Co Ltd | 圧電体素子とその製造方法 |
JP2010208915A (ja) * | 2009-03-12 | 2010-09-24 | Mitsubishi Materials Corp | 強誘電体薄膜形成用組成物、強誘電体薄膜の形成方法並びに該方法により形成された強誘電体薄膜 |
-
2014
- 2014-03-31 JP JP2014071589A patent/JP5644975B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06116095A (ja) * | 1991-02-13 | 1994-04-26 | Mitsubishi Materials Corp | 強誘電体薄膜の結晶配向性制御方法 |
JPH0799252A (ja) * | 1993-06-22 | 1995-04-11 | Sharp Corp | 強誘電体膜の製造方法及びそれを用いた半導体装置 |
JPH10251022A (ja) * | 1997-03-10 | 1998-09-22 | Mitsubishi Materials Corp | Pzt薄膜の形成方法及びpzt薄膜 |
JP2004292218A (ja) * | 2003-03-26 | 2004-10-21 | National Institute Of Advanced Industrial & Technology | 強誘電体膜 |
JP2006199507A (ja) * | 2005-01-18 | 2006-08-03 | National Institute Of Advanced Industrial & Technology | (111)配向pzt系誘電体膜形成用基板、この基板を用いて形成されてなる(111)配向pzt系誘電体膜 |
JP2006332368A (ja) * | 2005-05-26 | 2006-12-07 | Hitachi Cable Ltd | 圧電薄膜素子及びその製造方法 |
JP2008042069A (ja) * | 2006-08-09 | 2008-02-21 | Matsushita Electric Ind Co Ltd | 圧電体素子とその製造方法 |
JP2007277082A (ja) * | 2007-03-26 | 2007-10-25 | Texas Instr Japan Ltd | ゾル−ゲル法による強誘電体膜の形成方法及びキャパシタの製造方法 |
JP2010208915A (ja) * | 2009-03-12 | 2010-09-24 | Mitsubishi Materials Corp | 強誘電体薄膜形成用組成物、強誘電体薄膜の形成方法並びに該方法により形成された強誘電体薄膜 |
Also Published As
Publication number | Publication date |
---|---|
JP5644975B2 (ja) | 2014-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5613910B2 (ja) | Pzt強誘電体薄膜の製造方法 | |
JP5828293B2 (ja) | Pzt強誘電体薄膜の製造方法 | |
KR102007543B1 (ko) | PNbZT 강유전체 박막의 제조 방법 | |
KR102384736B1 (ko) | Mn 도프의 PZT 계 압전체막 형성용 조성물 및 Mn 도프의 PZT 계 압전체막 | |
JP2015065430A (ja) | PNbZT薄膜の製造方法 | |
JP6481394B2 (ja) | MnドープのPZT系圧電体膜 | |
JP6787172B2 (ja) | Pzt系強誘電体薄膜及びその製造方法 | |
JP2014103226A (ja) | 強誘電体薄膜の製造方法 | |
JP5644975B2 (ja) | Pzt強誘電体薄膜の製造方法 | |
JP2010235402A (ja) | 強誘電体薄膜形成用組成物、強誘電体薄膜の形成方法並びに該方法により形成された強誘電体薄膜 | |
JP5526591B2 (ja) | 強誘電体薄膜形成用組成物、強誘電体薄膜の形成方法並びに該方法により形成された強誘電体薄膜 | |
JP6237399B2 (ja) | CeドープのPZT系圧電体膜 | |
JP5293347B2 (ja) | 強誘電体薄膜形成用組成物、強誘電体薄膜の形成方法並びに該方法により形成された強誘電体薄膜 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141020 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5644975 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |