JP2014135641A - 発振回路と、それを用いた無線通信装置および半導体装置 - Google Patents
発振回路と、それを用いた無線通信装置および半導体装置 Download PDFInfo
- Publication number
- JP2014135641A JP2014135641A JP2013002649A JP2013002649A JP2014135641A JP 2014135641 A JP2014135641 A JP 2014135641A JP 2013002649 A JP2013002649 A JP 2013002649A JP 2013002649 A JP2013002649 A JP 2013002649A JP 2014135641 A JP2014135641 A JP 2014135641A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- value
- control signal
- current control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y02B60/50—
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmitters (AREA)
Abstract
【課題】局部発振信号に重畳するノイズのレベルが小さく、消費電力が小さな無線通信装置を提供する。
【解決手段】この無線通信装置は、電流制御信号CCNTの値に応じたレベルの電流で駆動され、トラッキングコードTCの値に応じた周波数の局部発振信号LOを生成するLC発振器7と、参照クロック信号CLKRに基づいてトラッキングコードTCを生成し、局部発振信号LOの周波数を調整するPLL部6と、トラッキングコードTCの交流成分の信号強度を検出するDFT回路13と、DFT回路13の検出結果に基づいて電流制御信号CCNTを生成する制御部12とを備える。
【選択図】図1
【解決手段】この無線通信装置は、電流制御信号CCNTの値に応じたレベルの電流で駆動され、トラッキングコードTCの値に応じた周波数の局部発振信号LOを生成するLC発振器7と、参照クロック信号CLKRに基づいてトラッキングコードTCを生成し、局部発振信号LOの周波数を調整するPLL部6と、トラッキングコードTCの交流成分の信号強度を検出するDFT回路13と、DFT回路13の検出結果に基づいて電流制御信号CCNTを生成する制御部12とを備える。
【選択図】図1
Description
本発明は発振回路と、それを用いた無線通信装置および半導体装置に関し、たとえばダイレクトコンバージョン方式の無線通信装置に好適に利用できるものである。
従来より、ダイレクトコンバージョン方式の無線通信装置では、発振器で生成された局部発振信号を分周器で分周し、分周した局部発振信号にデータ信号を重畳して高周波信号を生成し、その高周波信号を増幅器で増幅してアンテナから送信している。このような無線通信装置では、増幅器で高周波信号の高調波が発生し、その高調波と局部発振信号とが同じ周波数帯域であるために互いに干渉し、発振器の特性が劣化する問題がある。
特許文献1には、局部発振信号の周波数が高周波信号の周波数の整数倍の関係とならないような分周器を設けることにより、高周波信号の高調波と局部発振信号の干渉を抑制する方法が開示されている。
しかし、特許文献1では、回路構成が複雑になり、回路面積が増大し、消費電力が増大するという問題があった。また、発振器の駆動電流を十分に大きくし、局部発振信号の振幅を大きくして高周波信号の高調波の影響を抑制する方法も考えられるが、消費電力が増大してしまう。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、発振器の発振周波数を制御する周波数制御信号の交流成分の信号強度を検出し、その検出結果に基づいて発振器の駆動電流を制御する。
一実施の形態によれば、周波数制御信号の交流成分の信号強度、すなわち発振信号に重畳するノイズのレベルに基づいて発振器の駆動電流を制御する。したがって、必要最小限の駆動電流で発振信号に重畳するノイズのレベルを抑制することができ、消費電力の低減化を図ることができる。
[実施の形態1]
本願の実施の形態1による発振回路110は、図1に示すように、発振器111、周波数制御部112、検出器113、および電流制御部114を備える。この発振回路110は、半導体基板の表面に形成された半導体集積回路装置(半導体装置)である。発振器111は、電流制御信号CNTIの値に応じたレベルの電流で駆動され、周波数制御信号CNTFの値に応じた周波数の発振信号LOを生成する。周波数制御部112は、参照クロック信号CLKRに基づいて周波数制御信号CNTFを生成し、発振信号LOの周波数を調整する。検出器113は、周波数制御信号CNTFの交流成分の信号強度を検出する。電流制御部114は、検出器113の検出結果に基づいて電流制御信号CNTIを生成する。電流制御部114は、たとえば、検出器113によって検出される信号強度が予め定められたしきい値よりも小さくなるように電流制御信号を生成する。
本願の実施の形態1による発振回路110は、図1に示すように、発振器111、周波数制御部112、検出器113、および電流制御部114を備える。この発振回路110は、半導体基板の表面に形成された半導体集積回路装置(半導体装置)である。発振器111は、電流制御信号CNTIの値に応じたレベルの電流で駆動され、周波数制御信号CNTFの値に応じた周波数の発振信号LOを生成する。周波数制御部112は、参照クロック信号CLKRに基づいて周波数制御信号CNTFを生成し、発振信号LOの周波数を調整する。検出器113は、周波数制御信号CNTFの交流成分の信号強度を検出する。電流制御部114は、検出器113の検出結果に基づいて電流制御信号CNTIを生成する。電流制御部114は、たとえば、検出器113によって検出される信号強度が予め定められたしきい値よりも小さくなるように電流制御信号を生成する。
この実施の形態1では、周波数制御信号CNTFの交流成分の信号強度、すなわち発振信号LOに重畳するノイズのレベルに基づいて発振器111の駆動電流を制御する。したがって、必要最小限の駆動電流で発振信号LOに重畳するノイズのレベルを抑制することができ、消費電力の低減化を図ることができる。
[実施の形態2]
本願の実施の形態2による無線通信装置は、図2に示すように、ベースバンド半導体装置(BBIC:Base Band integrated circuit)1および無線通信半導体装置(RFIC:Radio Frequency integrated circuit)2、電力増幅器(HPA:High Power Amplifier)18、および水晶発振器19を備える。BBIC1とRFIC2とHPA18は、それぞれ別個の半導体チップの主面に形成された半導体集積回路装置(半導体装置)である。
本願の実施の形態2による無線通信装置は、図2に示すように、ベースバンド半導体装置(BBIC:Base Band integrated circuit)1および無線通信半導体装置(RFIC:Radio Frequency integrated circuit)2、電力増幅器(HPA:High Power Amplifier)18、および水晶発振器19を備える。BBIC1とRFIC2とHPA18は、それぞれ別個の半導体チップの主面に形成された半導体集積回路装置(半導体装置)である。
BBIC1は、RFIC2に信号STXを与える。信号STXは、送信すべきデータ信号Dと、各種制御の指示を与える制御信号CNTを含む。RFIC2は、制御信号CNTに従って動作し、局部発振信号にデータ信号Dを重畳して高周波信号VRFを生成する。HPA18は、RFIC2からの高周波信号VRFを大電力で増幅してアンテナ(図示せず)に供給する。水晶発振器19は、所定周波数(たとえば26MHz)の参照クロック信号CLKRを生成してRFIC2に与える。
RFIC2は、インターフェース部3、補正値加算部4、スイッチ5、PLL(Phase Locked Loop)部6、LC発振器7、分周/移相器(DIV)8、変調部9、PGA(Programmable Gain Amplifier)10、出力バラン(Balun)11、および制御部12を含む。インターフェース部3は、BBIC1からの信号STXに含まれるデータ信号Dを補正値加算部4に与えるとともに、信号STXに含まれるデータ周波数信号DFIおよび制御信号CNTを制御部12に与える。データ周波数信号DFIは、データ信号Dの周波数を示す情報を含む。補正値加算部4は、データ信号Dにオフセット補正値を加算する。オフセット補正値は、変調部9のキャリアリークを抑制するためのものである。
スイッチ5は、制御部12からのテストモード信号TMによって制御され、切換端子5a,5bと共通端子5cを含む。切換端子5aは、補正値加算部4からのデータ信号Dを受ける。切換端子5bは、制御部12からのテストデータ信号TDを受ける。共通端子5cは、変調部9の入力端子に接続される。
テストモード信号TMが非活性化レベルの「L」レベルである場合は、端子5a,5c間が導通し、補正値加算部4からのデータ信号Dが変調部9に与えられる。テストモード信号TMが活性化レベルの「H」レベルである場合は、端子5b,5c間が導通し、制御部12からのテストデータ信号TDが変調部9に与えられる。データ信号Dは、I信号DiとQ信号Dqを含む。テストデータ信号TDは、I信号TDiとQ信号TDqを含む。
変調部9は、分周/移相器8からの局部発振信号LOI,LOQにデータ信号D(またはテストデータ信号TD)を重畳させて差動信号である高周波信号Vrfを生成する。PGA10(電力増幅器)は、制御部12からの電力制御信号PCNTの値に応じたレベルの電力に高周波信号Vrfの電力を設定する。電力制御信号PCNTは、複数ビットのデータ信号を含む。複数ビットのデータ信号の値は、設定すべき高周波信号Vrfの電力レベルを示す。高周波信号Vrfの電力レベルは、たとえば受信側の無線通信装置からの信号に応じて設定される。出力バラン11は、PGA10から出力された差動信号である高周波信号Vrfをシングル信号である高周波信号VRFに変換してHPA18に与える。
図3は、PGA10の要部を示す回路図である。図3において、PGA10は、電源電圧VDDのラインと出力ノードN1との間に接続されたリアクトルL1と、出力ノードN1と接地電圧VSSのラインとの間に並列接続されたM個(ただし、Mは2以上の整数である)のNチャネルMOSトランジスタQ1〜QMを含む。トランジスタQ1〜QMのサイズ(すなわち電流駆動能力)は同じであってもよいし、20,21,22,23,…と2倍ずつ順次増大していてもよい。電力制御信号PCNTによってトランジスタQ1〜QMのうちのいずれか複数のトランジスタQが選択され、そのトランジスタQのゲートに変調部9からの高周波信号VIが入力される。高周波信号VIは、差動の高周波信号Vrfに含まれる信号である。出力ノードN1には、選択されたトランジスタQの個数および電流駆動能力に応じた振幅の高周波信号VOが出力される。PGA10の出力(すなわち高周波信号Vrfの電力)は、図4に示すように、電力制御信号PCNTの値に比例して増大する。
図2に戻って、PLL部6(周波数制御部)は、LC発振器7から出力される局部発振信号LOの周波数が参照クロック信号CLKRの周波数に一致するように、あるいは所定の実数倍になるようにトラッキングコードTC(周波数制御信号)を生成する。トラッキングコードTCは、複数ビットのデータ信号を含む。複数ビットのデータ信号の値は、設定すべき局部発振信号LOの周波数を示す。局部発振信号LOは、互いに位相が180度(π)だけ異なる2つの局部発振信号LO(0,π)を含む。
分周/移相器8は、LC発振器7で生成された局部発振信号LO(0,π)の周波数を1/2に分周した後に、それぞれの位相をπ/2だけずらせた信号を生成することにより、局部発振信号LOI(0,π),LOQ(π/2,3π/2)を生成する。局部発振信号LOIとLOQの位相は互いに90度異なる。局部発振信号LOI,LOQは変調部9に与えられる。
図5は、LC発振器7の構成を示す回路図である。図5において、LC発振器7は、リアクトル21、可変容量コンデンサ22、NチャネルMOSトランジスタ23,24、および可変抵抗器25を含む。リアクトル21は、出力ノードN23,N24間に接続される。リアクトル21の中間点は、電源電圧VDDのラインに接続される。可変容量コンデンサ22は、出力ノードN23,N24間に接続される。
可変容量コンデンサ22の容量値は、トラッキングコードTCの値に応じて変化する。発振器7の発振周波数は、可変容量コンデンサ22の容量値(すなわちトラッキングコードTCの値)に応じて変化する。出力ノードN23,N24には、発振周波数の局部発振信号LO(0,π)が出力される。局部発振信号LO(0,π)は、差動信号である。出力ノードN23,N24の各々には正弦波信号が出力され、出力ノードN23に出力される正弦波信号と出力ノードN24に出力される正弦波信号とは180位相が異なる。
トランジスタ23,24のドレインはそれぞれ出力ノードN23,N24に接続され、それらのゲートはそれぞれ出力ノードN24,N23に接続され、それらのソースはともにノードN25に接続される。可変抵抗器25は、ノードN25と接地電圧VSSのラインとの間に接続される。可変抵抗器25の抵抗値は、電流制御信号CCNTの値に応じて減少する。発振器7の駆動電流は、電流制御信号CCNTの値に応じて増大する。発振器7の駆動電流が増大すると、局部発振信号LOの振幅が増大する。
図6は、可変容量コンデンサ22の構成を示す回路図である。図6において、可変容量コンデンサ22は、容量素子30.0〜30.X,31.0〜31.XおよびNチャネルMOSトランジスタ33.0〜33.Xを含む。ただし、Xは自然数である。第x番目(0≦x≦X)の容量素子30.x、トランジスタ32.x、および容量素子31.xは、出力ノードN23,N24間に直列に接続される。(X+1)組の容量素子30.x、トランジスタ32.x、および容量素子31.xの直列接続体は出力ノードN23,N24間に並列接続される。トランジスタ32.0〜32.XのうちのトラッキングコードTCの値に応じた数のトランジスタ32がオンする。したがって、可変容量コンデンサ22の容量値はトラッキングコードTCの値に応じて増大する。
図7は、可変抵抗器25の構成を示す回路図である。図7において、可変抵抗器25は、NチャネルMOSトランジスタ35.0〜35.Yおよび抵抗素子36.0〜36.Yを含む。ただし、Yは自然数である。第y番目(0≦y≦Y)のトランジスタ35.yおよび抵抗素子36.yは、ノードN25と接地電圧VSSのラインとの間に直列接続される。(Y+1)組のトランジスタ35.yおよび抵抗素子36.yの直列接続体はノードN25と接地電圧VSSのラインとの間に並列接続される。トランジスタ35.0〜35.Yのうちの電流制御信号CCNTの値に応じた数のトランジスタ35がオンする。したがって、可変抵抗器25の抵抗値は電流制御信号CCNTの値に応じて減少する。
図8は、PLL部6および変調部9の構成を示す回路ブロック図である。図8には、LC発振器7、分周/移相器8、およびPGA10も示されている。図8において、PLL部6は、分周器40、デジタル位相比較器(DPFD:Digital Phase Frequency Detector)41、およびデジタルローパスフィルタ(DLPF:Digital Low Pass Filter)42を含む。
LC発振器7は、デジタルローパスフィルタ42からのトラッキングコードTCの値に応じた周波数で発振する。分周器40は、LC発振器7の出力信号(局部発振信号LO)を分周した信号を出力する。デジタル位相比較器41は、水晶発振器19からの参照クロック信号CLKRと、分周器40の出力信号との位相差を検出し、検出した位相差に対応した位相差信号を出力する。たとえば、デジタル位相比較器41は、参照クロック信号CLKRと分周器40の出力信号との立上り時刻(または立下り時刻)の時間差を検出する。デジタルローパスフィルタ42は、デジタル位相比較器41から出力された位相差信号の周波数帯域を制限するデジタルフィルタである。デジタルローパスフィルタ42は、位相差信号の高域の雑音成分を除去してトラッキングコードTCを生成する。
LC発振器7、分周器40、デジタル位相比較器41、およびデジタルローパスフィルタ42によって帰還ループが構成される。この帰還ループによって、分周器40から出力された信号の周波数と参照クロック信号CLKRの周波数とが一致するまで帰還がかかる。このように周波数が一致することをロックするという。周波数がロックした状態では、局部発振信号LOの周波数は、参照クロック信号CLKRの周波数に分周器40の分周比を乗算した値に一致する。なお、分周器40の分周比は、制御部12からの制御信号FSによって変更可能になっている。
また、LC発振器7は、差動信号である局部発振信号LO(0,π)を出力する。分周/移相器8は、局部発振信号LO(0,π)の周波数の1/2の周波数の局部発振信号LOI(0,π)を生成した後、局部発振信号LOI(0,π)の位相を90度ずらせて局部発振信号LOQ(π/2,3π/2)を生成する。局部発振信号LOI(0,π)は、差動の局部発振信号LOIとして変調部9に与えられる。局部発振信号LOQ(π/2,3π/2)は、差動の局部発振信号LOQとして変調部9に与えられる。
変調部9は、D/A(Digital-to-Analog)コンバータ(DAC)43,44、LPF(Low Pass Filter)45,46、および直交変調器47を含む。データ信号Dは、I信号DiおよびQ信号Dqを含む。D/Aコンバータ43,44は、I信号DiおよびQ信号Dqをそれぞれアナログ差動信号に変換する。アナログ変換されたI信号DiおよびQ信号Dqは、それぞれLPF45,46を通過した後、それぞれ差動のベースバンド信号BBI,BBQとして直交変調器47に入力される。
直交変調器47は、ベースバンド信号BBI信号と局部発振信号LOI信号とを乗算するとともに、ベースバンド信号BBQと局部発振信号LOQとを乗算し、それらの乗算結果を減算することによって、送信周波数帯域の高周波信号Vrfを生成してPGA10に出力する。
このような無線通信装置では、PGA10の非線形特性に起因して、PGA10で高周波信号Vrfの2倍高調波が発生する。図9および図10に示すように、出力バラン11から出力される2倍高調波HM2がLC発振器7に干渉し、局部発振信号LOにノイズが重畳する。
すなわち、LC発振器7から出力される局部発振信号LOの周波数を4000MHzとし、分周/移相器8から出力される局部発振信号LOI,LOQの周波数を2000MHzとし、データ信号Dの帯域幅を20MHzとする。この場合、高周波信号VRFは、2000MHzを中心とした20MHz帯域の信号成分を含む。高周波信号VRFの2倍高調波HM2は、4000MHzを中心とした40MHz帯域の信号成分を含む。したがって、局部発振信号LOと2倍高調波HM2は、同じ周波数帯域に存在する。このため、電磁結合や基板を介して出力バラン11とLC発振器7とが互いに干渉し、局部発振信号LOにノイズが重畳する。
図11に示すように、電流制御信号CCNTの値(すなわちLC発振器7の駆動電流)を大きくすると、ノイズのレベルが低下する。しかし、LC発振器7の駆動電流を増大させると、無線通信装置の消費電力が増大してしまう。また、PGA10の電力(すなわち電力制御信号PCNTの値)が大きくなると、ノイズのレベルは上昇する。また、ノイズのレベルは、データ信号Dの周波数によって変化する。そこで、制御部12は、電力制御信号PCNTの値と、データ信号Dの周波数とに基づいて、LC発振器7のノイズのレベルが所定のしきい値よりも小さくなる程度に電流制御信号CCNTの値(すなわちLC発振器7の駆動電流)を制御する。
図2に戻って、制御部12は、DFT(Discrete Fourier Transform:離散フーリエ変換)回路13、レジスタ(REG)14、比較器15、スイッチ16,26、およびテーブル17を含む。DFT回路13は、制御信号CALに応答してトラッキングコードTCの交流成分の信号強度Aを求める。制御信号CALは、制御信号CNTに従って制御部12で生成される信号である。レジスタ14には、信号強度のしきい値Bが格納されている。比較器15は、信号強度Aとしきい値Bを比較し、比較結果を示す信号Cを出力する。たとえば、A<Bである場合は信号Cは「H」レベルになり、A≧Bである場合は信号Cは「L」レベルになる。
スイッチ16は、切換端子16a,16bおよび共通端子16cを含む。切換端子16aは信号Cを受け、切換端子16bは「L」レベルの信号を受け、共通端子16cはテーブル17に接続される。テストモード信号TMが活性化レベルの「H」レベルである場合は端子16a,16c間が導通し、テストモード信号TMが非活性化レベルの「L」レベルである場合は端子16b,16c間が導通する。テストモード信号TMは、制御信号CNTに従って制御部12で生成される信号である。
スイッチ26は、データ周波数信号DFIとテストデータ周波数信号TDFIとを受け、テストモード信号TMが活性化レベルの「H」レベルである場合はテストデータ周波数信号TDFIをテーブル17に与える。またスイッチ26は、テストモード信号TMが非活性化レベルの「L」レベルである場合は、データ周波数信号DFIをテーブル17に与える。テストデータ周波数信号TDFIは、制御部12内で生成され、テストデータ信号TDの周波数を示す情報を含む。
テーブル17は、テストモード時には、比較器15からの信号Cに応答して、電力制御信号PCNTの値とデータ信号Dの周波数と電流制御信号CCNTの値との関係を記憶する。また、テーブル17は、通常動作時は、電力制御信号PCNTの値とデータ信号Dの周波数に応じて、電流制御信号CCNTを出力する。テーブル17は、データ信号の書き換えが可能な半導体記憶装置、たとえばRAM(Random Access Memory)を用いて構成される。なお、スイッチ16を介してテーブル17に与えられる信号が「L」レベルである場合は、テーブル17の記憶内容は変更されない。
よって、図2に示す無線通信装置には、実施の形態1の発振回路110が設けられることが分かる。図1の周波数制御部112および発振器111は、それぞれ図2のPLL部6およびLC発振器7により構成される。図1の検出器113は、DFT回路13、レジスタ14および比較器15により構成される。さらに、図1の電流制御部114は、テーブル17により構成される。
次に、RFIC2の動作について説明する。図12は、RFIC2のうちのLC発振器7に発生するノイズレベルの検出に関連する部分を示す回路ブロック図である。ノイズレベルの検出時は、テストモード信号TMが活性化レベルの「H」レベルにされて、スイッチ5の端子5b,5c間が導通状態にされる。また、端子5bにテストデータ信号TDが与えられる。テストデータ信号TDは、任意周波数(図12では0.1MHz)の正弦波信号であり、制御部12で生成される信号である。この状態で発振器7およびPLL部6を任意周波数(図12では4000MHz)で通常動作させると、RFIC2の出力信号VRFは分周/移相器8の出力信号LOI,LOQにテストデータ信号TDを重畳させた信号となる。
図13は、テストモード時におけるテストデータ信号TD、局部発振信号LOI,LOQ、高周波信号VRF、局部発振信号LO、および高周波信号VRFの2倍高調波HM2の信号強度を示すスペクトラム図である。図13において、2000MHzの局部発振信号LOI,LOQに0.1MHzのテストデータ信号TDが重畳されて2000MHz+0.1MHzの高周波信号VRFが生成される。PGA10では、2000MHz+0.1MHzの高周波信号VRFと、4000MHz+0.2MHzの2倍高調波HM2が生成される。この2倍高調波HM2がLC発振器7に干渉し、LC発振器7の出力信号LOに4000MHz+0.2MHzのノイズが重畳される。なお、高周波信号VRFには、+0.3MHzの信号も同時に現れ、さらなる干渉成分も考えられるがここでは考慮しない。
ここで、PLL部6からLC発振器7に与えられるトラッキングコードTCに着目する。PLL部6は、ロック状態においてLC発振器7の出力信号LOの周波数を一定に保つ機能を有し、2倍高調波HM2の干渉が無い場合はトラッキングコードTCの値はある一定値(DC値)になる。しかし、2倍高調波HM2の干渉がある場合は、図14(a)に示すように、トラッキングコードTCに0.2MHzの交流成分(AC成分)が現われる。2倍高調波HM2の干渉が強いほどトラッキングコードTCの交流成分の振幅が大きくなる。したがって、トラッキングコードTCの信号強度をDFT回路13によって検出することにより、2倍高調波HM2の干渉量を定量的に把握することが可能となる。
LC発振器7の出力信号LOはテストデータ信号TDの周波数(0.1MHz)と分周/移相器8の分周比(=2)の積の周波数成分を含むので、周波数を限定したDFTも可能となる。図15は、DFT回路13の構成を例示する回路ブロック図である。図15において、DFT回路13は、平均値演算部(AVG)50、減算器51、スイッチ52、COS波生成回路53、90度移相器54、加算器57,58,63、積分器59、乗算器60,61、2乗演算部62、および除算部64を含む。
平均値演算部50は、トラッキングコードTCの平均値すなわちDC値を求める。減算器51は、トラッキングコードTCから平均値演算部50で求められたDC値を減算してトラッキングコードTCのAC値を求める。スイッチ52は、切換端子52a,52bおよび共通端子52cを含む。切換端子52aは、減算器51の出力信号を受ける。切換端子52bは「0」を示すデータ信号を受ける。信号CALが「H」レベルである場合は端子52a,52c間が導通し、信号CALが「L」レベルである場合は端子52b,52c間が導通する。信号CALは、図16に示すように、検出期間Tdetでは「H」レベルになり、他の期間では「L」レベルになる信号である。
COS波生成回路53は0.2MHzの余弦波信号を生成し、90度移相器54は余弦波信号の位相を90度遅らせて正弦波信号を生成する。乗算器55は、減算器51からの信号とCOS波生成回路53からの余弦波信号とを乗算する。乗算器56は、減算器51からの信号と90度移相器54からの正弦波信号とを乗算する。加算器57は、乗算器55の出力信号を積算する。加算器58は、乗算器56の出力信号を積算する。加算器57,58は積分器を構成する。
乗算器60は、加算器57の出力信号を2乗する。乗算器61は、加算器58の出力信号を2乗する。乗算器60,61は2乗演算部62を構成する。加算器63は、乗算器63の出力信号と乗算器61の出力信号とを加算する。除算部64は、加算器63の出力信号をKで除算する。Kは、検出期間Tdetの時間に比例する値である。除算部64の出力信号がDFT回路13の出力信号Aとなる。
なお、余弦波信号および正弦波信号の周波数は任意の値に設定可能である。図15では、0.2MHzの信号強度を検出するために0.2MHzの余弦波信号および正弦波信号を用いた。
図17は、テーブル17の構成を示す図である。図17において、テーブル17では、縦方向に電力制御信号PCNTの値が0,1,2,…,mと順次配列され、横方向にテストデータ信号TDの周波数(MHz)が0.1,0.2,0.3,…,0.1×(n+1)と順次配列されている。ただし、m,nの各々は正の整数である。また、テーブル17では、電力制御信号PCNTの値とテストデータ信号TDの周波数との交差部に、それらに対応する電流制御信号CCNTの値Cmnが配置される。
図18は、RFIC2のうちのテーブル17の作成に関連する部分を示す回路ブロック図である。図18において、テーブル17の作成時には、スイッチ5の端子5b,5c間が導通状態にされる。選択された周波数のテストデータ信号TDがスイッチ5を介して変調部9に与えられるとともに、そのテストデータ信号TDの周波数を示すテストデータ周波数信号TDFIがスイッチ26を介してテーブル17に与えられる。また、テーブル17には、電力制御信号PCNTと比較器15の出力信号Cが与えられる。
まず、電力制御信号PCNTの値とテストデータ信号TDの周波数とが最小値(図17では、それぞれ0,0.1)に設定され、電流制御信号CCNTの値が最小値に設定される。この状態でRFIC2が通常に動作し、トラッキングコードTCのAC成分の振幅Aがしきい値Bよりも大きいか否かが判定される。A≧Bである場合は、まだLC発振器7の駆動電流が小さいので、電流制御信号CCNTの値が1段階大きくされて、再度AとBが比較される。このような動作を繰り返し、A<Bとなったときは、LC発振器7の駆動電流が必要十分に大きくなったので、そのときの電流制御信号CCNTの値C00をテーブル17に格納する。
このような動作を、電力制御信号PCNTの値(0,1,2,…,m)とテストデータ信号TDの周波数の値(0.1,0.2,0.3,…,0.1×(n+1))との全ての組合せの各々において実行し、テーブル17を完成する。テーブル17は、たとえば無線通信装置に電源が投入されて内部回路をセットアップする際に作成される。
図19は、テーブルの作成動作を示すフローチャートである。ステップS1においてテストモード信号TMを「H」レベルにしてテストモードを設定する。ステップS2において電力制御信号PCNTの値とテストデータ信号TDとを設定する。ステップS3において電流制御信号CCNTの値を設定し、RFIC2を通常動作させてトラッキングコードTCの交流成分の振幅値Aを検出する。ステップS4において検出値Aがしきい値Bよりも小さいか否かを判別し、小さくない場合すなわちA≧Bである場合はステップS3に戻り、電流制御信号CCNTの値を1段階大きくする。
ステップS4においてA<Bである場合は、ステップS6において電流制御信号CCNTの値をテーブル17に保存する。ステップS7においてテーブル17が完成したか否か、すなわち全ての場合について最適な電流制御信号CCNTの値が求められたか否かを判別する。ステップS7においてテーブル17が完成していないと判別した場合はステップS2に戻って電力制御信号PCNTの値とテストデータ信号TDとのうちの少なくともいずれか一方を新たに設定し、テストモードを継続する。ステップS7においてテーブル17が完成したと判別した場合はステップS8でテストモード信号TMを非活性化レベルの「L」レベルにしてテストモードを終了する。
次に、通常の送信動作について説明する。図2に戻って、BBIC1から信号STXがRFIC2に与えられる。信号STXは、RFIC2のインターフェース部3によってデータ信号Dとデータ周波数信号DFIと制御信号CNTに分割される。データ信号Dは、補正値加算部4によってオフセット補正値を加算された後に、スイッチ5を介して変調部9に与えられる。
また、データ周波数信号DFIは、スイッチ26を介してテーブル17に与えられる。また、受信側の無線通信装置からの信号に基づいて電力制御信号PCNTが生成されてPGA10とテーブル17に与えられる。テーブル17は、データ周波数信号DFIで示されるデータ信号Dの周波数と、電力制御信号PCNTの値とに基づいて電流制御信号CCNTをLC発振器7に与える。これにより、最小限の駆動電流でLC発振器7におけるノイズレベルAをしきい値Bよりも小さくすることができる。LC発振器7の発振周波数は、PLL部6によって参照クロック信号CLKRの周波数に一致するように制御される。
LC発振器7で生成された局部発振信号LOは、分周/移相器8によって局部発振信号LOI,LOQに変換される。一方、データ信号Dに含まれるI信号DiとQ信号Dqは、変調部9においてベースバンド信号BBI,BBQに変換される。変調部9は、ベースバンド信号BBI信号と局部発振信号LOI信号とを乗算するとともに、ベースバンド信号BBQと局部発振信号LOQとを乗算し、それらの乗算結果を減算することによって、送信周波数帯域の高周波信号Vrfを生成してPGA10に出力する。
高周波信号Vrfは、PGA10によって電力制御信号PCNTの値に応じたレベルの電力に設定された後、出力バラン11によってシングル信号に変換され、HPA18によって大電力信号に増幅され、アンテナを介して送信される。
この実施の形態2では、トラッキングコードTCの交流成分の振幅の大きさAをDFT回路13によって検出することにより、LC発振器7の出力信号LOに重畳するノイズレベルを定量的に検出することができる。
また、検出値Aの検出結果に基づいて、電力制御信号PCNTの値と、テストデータ信号TDの周波数と、電流制御信号CCNTの最適値との関係を示すテーブル17を予め作成し、そのテーブル17に基づいてLC発振器7の駆動電流を設定する。したがって、必要最小限の駆動電流をLC発振器7に流してノイズレベルの検出値Aをしきい値Bよりも小さくすることができ、消費電力の低減化を図ることができる。
なお、この実施の形態2では、テーブル17に基づいてLC発振器7の駆動電流を設定したが、これに限るものではなく、高周波信号VRFの干渉を受ける分周/移相器8、直交変調器47などについても同様のテーブルを作成して駆動電流を設定してもよい。
また、この実施の形態2による無線通信装置は、代表的には、携帯電話、スマートフォン、タブレット端末等のモバイル通信機器に適用される。図20は、そのようなモバイル通信機器の要部を示す回路ブロック図である。図20において、このモバイル通信機器は、BBIC70、RFIC71、HPA72、フロントエンドモジュール(FEM)73、アンテナ74、および入力バラン75を備える。
以下、送信時および受信時に分けて各部の動作について簡単に説明する。まず、送信時には、BBIC70は、送信データに基づいてI信号と直交位相成分であるQ信号とを生成する。生成されたI信号およびQ信号は、RFIC71への制御信号とともに、シリアル差動信号STXに変換されて、LVDS(Low Voltage Differential Signaling)でRFIC71に出力される。シリアル差動信号STXは、RFIC71のインターフェース部11でシリアル−パラレル変換されてI信号DiおよびQ信号DqとRFIC71への制御信号とに分離される。
RFIC71は、送信装置の構成として、制御部81、補正値加算部82、スイッチ83、D/Aコンバータ84,85、LPF86,87、局部発振回路88、分周/移相器89、直交変調器90、送信用PGA91、および出力バラン92を含む。
インターフェース部80から出力されたデジタルのI信号DiおよびQ信号Dqには、補正値加算部82によって第1および第2のオフセット補正値がそれぞれ付加される。オフセット補正値は、直交変調器90のキャリアリークを抑制するためのものである。
スイッチ83は、I信号Di及びQ信号Dqのそれぞれに対し図2に示すスイッチ5を設けた構成を有する。よってスイッチ83はテストモード信号TMが非活性化レベルの「L」レベルである場合は、補正値加算部82からのオフセット補正されたI信号DiおよびQ信号DqをそれぞれD/Aコンバータ84,85に与える。また、スイッチ83は、テストモード信号TMが活性化レベルの「H」レベルである場合は、制御部81からのテストI信号TDiおよびテストQ信号TDqをそれぞれD/Aコンバータ84,85に与える。
D/Aコンバータ84,85は、スイッチ83からのI信号DiおよびQ信号Dq(またはテストI信号TDiおよびテストQ信号TDq)をそれぞれアナログ差動信号に変換する。アナログ変換されたI信号DiおよびQ信号Dq(またはテストI信号TDiおよびテストQ信号TDq)は、LPF86,87をそれぞれ通過した後、それぞれ差動のベースバンド信号BBI,BBQとして直交変調器90に入力される。
局部発振回路88は、図2および図8に示すPLL部6およびLC発振器7を有し、差動信号である局部発振信号LO(0,π)を出力する。PLL6内のデジタルローパスフィルタ42で生成されたトラッキングコードTCは、制御部81に与えられる。LC発振器7は、制御部81からの電流制御信号CCNTの値に応じたレベルの電流で駆動される。また、局部発振信号LOの周波数は、制御部81からの信号FSによって変更可能になっている。図25では図示されないが、図2の水晶発振器19がRFIC71の外部に設けられ、その生成される参照クロックCLKRが局部発振回路88内のPLL6に供給される。
分周/移相器89は、局部発振信号LO(0,π)の周波数の1/2の周波数の局部発振信号LOI(0,π)を生成した後、局部発振信号LOI(0,π)の位相を90度ずらせてLOQ(π/2,3π/2)を生成する。局部発振信号LOI(0,π)は、差動の局部発振信号LOIとして直交変調器90に与えられる。局部発振信号LOQ(π/2,3π/2)は、差動の局部発振信号LOQとして直交変調器90に与えられる。局部発振信号LOIとLOQの位相差は90度であり、局部発振信号LOQの位相が局部発振信号LOIの位相よりも遅れている。
直交変調器90は、ベースバンド信号BBIと局部発振信号LOIとを乗算するとともに、ベースバンド信号BBQと局部発振信号LOQとを乗算し、それらの乗算結果を減算することによって、送信周波数帯域の高周波信号Vrfを生成して送信用PGA91に出力する。送信用PGA91は、制御部81からの電力制御信号PCNTの値に応じた電力に高周波信号Vrfの電力を調整する。送信用PGA91によって電力調整された差動信号である高周波信号Vrfは、出力バラン92によってシングルエンド信号である高周波信号VRFに変換される。
HPA72は、出力バラン92からの高周波信号VRFを大電力で増幅する。増幅された高周波信号VRFは、フロントエンドモジュール73を介してアンテナ74に供給され、アンテナ74から放射される。フロントエンドモジュール73は、送信信号と受信信号を分離するデュプレクサと、送受信周波数帯ごとに用意されたデュプレクサとアンテナ74との接続を切替えるスイッチとを含むモジュールである。
制御部81は、インターフェース部80を介してBBIC70から制御信号を受け、その制御信号に基づき送信動作及び受信動作を含むRFIC71の種々の制御を行なう。制御部81は、図2に示すように、制御信号CNTを受けて動作する制御部12と同一の構成を有する。送信装置の制御に関し、制御部81は、テストモード時にテストモード信号TMを活性化レベルの「H」レベルにし、テストI信号TDiおよびテストQ信号TDqと、電力制御信号PCNTと、電流制御信号CCNTとを出力する。制御部81は、テストモード時に、テストI信号TDiおよびテストQ信号TDqと、電力制御信号PCNTの値と、電流制御信号CCNTの最適値との関係を示すテーブルを作成する。また制御部81は、送信時にテストモード信号TMを非活性化レベルの「L」レベルにし、I信号DiおよびQ信号Dqの周波数と、電力制御信号PCNTの値と、テーブルとに基づいて、電流制御信号CCNTの最適値を求め、その値の電流制御信号CCNTを出力する。なお、図2に示すデータ周波数信号DFI,TDFIおよびスイッチ26はI信号DiおよびQ信号Dqで共通化されている。
次に、受信時には、アンテナ74で受信された受信信号は、フロントエンドモジュール73を介して入力バラン75に与えられる。入力バラン75は、シングルエンド信号である受信信号を差動信号に変換するとともにインピーダンス変換を行ってRFIC71に伝送する。
RFIC71は、受信装置の構成として、LNA(Low Noise Amplifier)100、直交復調器101、局部発振回路102、分周/移相器103、LPF104,105、受信用PGA106,107、およびA/Dコンバータ(ADC)108,109を含む。
入力バラン75からの受信信号は、LNA100によって増幅された後、直交復調器101に入力される。直交復調器101には、LNA100の出力に加えて、局部発振回路102の出力信号に基づいて分周/移相器103にて生成されたアナログ差動信号である局部発振信号RXLOI,RXLOQが入力される。ここで、局部発振信号RXLOIとRXLOQとの位相差は90度であり、局部発振信号RXLOQの位相が局部発振信号RXLOIの位相よりも遅れている。
直交復調器101は、受信信号と局部発振信号RXLOIとを乗算することによってベースバンドI信号を生成し、受信信号と局部発振信号RXLOQとを乗算することによってベースバンドQ信号を生成する。
直交復調器101によって生成されたベースバンドI信号とベースバンドQ信号とは、LPF104,105によって不要波が除去された後に受信用PGA106,107によってそれぞれレベル調整される。受信用PGA106,107を通過したI信号およびQ信号は、A/Dコンバータ(ADC)108,109によってそれぞれデジタル変換される。その後、ベースバンドI信号およびベースバンドQ信号は、インターフェース部80によってシリアル差動信号SRXに変換されてLVDSにてBBIC70に出力される。BBIC70は、受信したI信号およびQ信号を含むシリアル差動信号SRXに基づいて受信信号を復調する。
また、図21は、実施の形態2の変更例を示す回路ブロック図であって、図2と対比される図である。図21において、この変更例では、PLL部6、LC発振器7、分周/移相器8、変調部9、PGA10、および出力バラン11だけがRFIC2に搭載され、制御部12などの残りの部分はBBIC1に搭載される。また、信号D,DFI,TD,TDFIはBBIC1内で生成され、スイッチ26は除去される。この変更例でも、実施の形態2と同じ効果が得られる。
また、図22は、実施の形態2の他の変更例を示す回路ブロック図であって、図21と対比される図である。図22において、この変更例は、図21のRFIC2にA/Dコンバータ65およびD/Aコンバータ66,67を追加したものである。また、デジタル回路であるPLL部6、LC発振器7、およびPGA10は、それぞれアナログ回路であるPLL部6A、LC発振器7A、およびPGA10Aで置換される。
A/Dコンバータ65は、PLL部6Aから出力されるアナログ信号であるトラッキング信号TCAをデジタル信号であるトラッキングコードTCに変換してDFT回路13に与える。D/Aコンバータ66は、デジタル信号である電流制御信号CCNTをアナログ信号CCNTAに変換してLC発振器7Aに与える。LC発振器7Aの駆動電流は、アナログ信号CCNTAによって制御される。D/Aコンバータ67は、デジタル信号である電力制御信号PCNTをアナログ信号PCNTAに変換する。PGA10Aは、アナログ信号PCNTAに従って高周波信号Vrfの電力を設定する。この変更例でも、実施の形態2と同じ効果が得られる。
また、図23は、実施の形態2のさらに他の変更例を示す回路ブロック図であって、図2と対比される図である。図23において、この変更例は、図2のRFIC2にA/Dコンバータ65およびD/Aコンバータ66,67を追加したものである。また、デジタル回路であるPLL部6、LC発振器7、およびPGA10は、それぞれアナログ回路であるPLL部6A、LC発振器7A、およびPGA10Aで置換される。これらの動作は、図22で示した変更例と同じであるので、その説明は繰り返さない。この変更例でも、実施の形態2と同じ効果が得られる。
[実施の形態3]
本実施の形態3の無線通信装置は、LTE(Long Term Evolution)規格に従って通信するものであり、その全体構成は図2に示した無線通信装置と同様である。LTE規格では、0.2MHz間隔のリソースブロックRBと呼ばれる高周波信号が用いられる。リソースブロックRBのバンド幅BWは0.18MHzである。通信時には所定帯域(たとえば20MHz)において、複数のリソースブロックRBを連続的に配置することができ、リソースブロックRBの数を増やすことにより、1回当たりの伝送データ量を調整する。
本実施の形態3の無線通信装置は、LTE(Long Term Evolution)規格に従って通信するものであり、その全体構成は図2に示した無線通信装置と同様である。LTE規格では、0.2MHz間隔のリソースブロックRBと呼ばれる高周波信号が用いられる。リソースブロックRBのバンド幅BWは0.18MHzである。通信時には所定帯域(たとえば20MHz)において、複数のリソースブロックRBを連続的に配置することができ、リソースブロックRBの数を増やすことにより、1回当たりの伝送データ量を調整する。
図24(a)は、LTE規格の無線通信装置におけるデータ信号D、高周波信号VRF、局部発振信号LO、高周波信号VRFの2倍高調波HM2の信号強度を示すスペクトラム図である。LC発振器7から出力される局部発振信号LOの周波数を3900MHzとし、分周/移相器8から出力される局部発振信号LOI,LOQの周波数を1950MHzとし、データ信号Dの帯域幅を20MHzとする。この場合、高周波信号VRFは、E−UTRA Band1 付近の周波数(1950MHz)を中心とした20MHz帯域の信号成分を含む。
図24(b)では、20MHz帯域の中心から約9.9MHzオフセットした位置にバンド幅BWが0.18MHzの1つのリソースブロックRBが配置された場合が示されている。図24(c)では、20MHz帯域の中心から約1MHzオフセットした位置に3つのリソースブロックRBが連続配置された場合が示されている。連続配置された3つのリソースブロックRBのバンド幅BWは約0.6MHzとなる。リソースブロックRBの数が増えると、高周波信号VRFの帯域が広がり出力パワーの最大値が低下する。
また、高周波信号VRFの2倍高調波HM2は、3900MHzを中心とした40MHz帯域の信号成分を含む。したがって、局部発振信号LOと2倍高調波HM2は、同じ周波数帯域に存在する。このため、電磁結合や基板を介して出力バラン11とLC発振器7とが互いに干渉し、局部発振信号LOにノイズが発生する。
図25(a)(b)は高周波信号VRFの周波数と局部発振信号LOに重畳するノイズのレベルとの関係を示す図である。特に、図25(a)は高周波信号VRFの電力が大きい場合を示し、図25(b)は高周波信号VRFの電力が小さい場合を示している。図25(a)(b)に示すように、高周波信号VRFの周波数が中心周波数(1950MHz)から離れるほどノイズレベルが小さくなる。換言すると、高周波信号VRFの中心周波数(1950MHz)からのオフセット周波数が大きくなるほどノイズレベルが小さくなる。また、高周波信号VRFの電力が小さくなるとノイズレベルが小さくなる。したがって、リソースブロックRBの数が増加すると、最大電力が小さくなるので、ノイズレベルが低下する。
そこで、本実施の形態3では、リソースブロックRBの数Nrb毎に、電力制御信号PCNTの値と、テストデータ信号TDのオフセット周波数と、電流制御信号CCNTの値とを示すテーブルを作成する。ここでは、リソースブロックRBの数Nrbが1〜Zの場合をそれぞれ第1〜第Zのリソースブロックパターンと称する。ただし、Zは自然数である。本実施の形態3では、図26に示すように、それぞれ第1〜第Zのリソースパターンに対応するZ個のテーブル17.1〜17.Zが作成される。テーブル17.1〜17.Zの各々は、電力制御信号PCNTの値とテストデータ信号TDのオフセット周波数(MHz)と電流制御信号CCNTの値との関係を示している。
ここで、Z=100である場合のテーブル17.1〜17.100について説明する。第1のリソースブロックパターン、すなわちリソースブロックRBの数Nrbが1である場合は、図27(a)に示すように、チャネル帯域内に1個のリソースブロックRB×1が配置される。リソースブロックRB×1の位置(すなわちテストデータ信号TDのオフセット周波数)は100通りある。100通りのリソースブロックRB×1の各々について、電力制御信号PCNTの値0〜mに対応する電流制御信号CCNTの値C0i〜Cmiを求め、テーブル17.1に格納する。ただし、i=0〜99である。
また、第2のリソースブロックパターン、すなわちリソースブロックRBの数Nrbが2である場合は、図27(b)に示すように、チャネル帯域内に隣接する2個のリソースブロックRB×2が配置される。リソースブロックRB×2の位置(すなわちテストデータ信号TDのオフセット周波数)は99通りある。99通りのリソースブロックRB×2の各々について、電力制御信号PCNTの値0〜mに対応する電流制御信号CCNTの値C0i〜Cmiを求め、テーブル17.2に格納する。ただし、i=0〜98である。
また、第100のリソースブロックパターン、すなわちリソースブロックRBの数Nrbが100である場合は、図27(c)に示すように、チャネル帯域内に隣接する100個のリソースブロックRB×100が配置される。リソースブロックRB×100の位置(すなわちテストデータ信号TDのオフセット周波数)は1通りある。1通りのリソースブロックRB×100について、電力制御信号PCNTの値0〜mに対応する電流制御信号CCNTの値C00〜Cm0を求め、テーブル17.100に格納する。
無線通信装置の制御部12は、実施の形態2と同様の方法でテーブル17.1〜17.Zを作成および使用する。すなわち制御部12は、各リソースブロックパターン毎に、互いにオフセット周波数が異なる複数のテストデータ信号TDのうちのいずれかのテストデータ信号と、互いに電力レベルが異なる複数の電力制御信号PCNTのうちのいずれかの電力制御信号PCNTとを選択する。また、制御部12は、選択したテストデータ信号TDおよび電力制御信号PCNTをそれぞれ変調部9およびPGA10に与え、DFT回路13によって検出される信号強度Aがしきい値Bよりも小さくなるような電流制御信号CCNTの値を検出する。また、制御部12は、その検出結果に基づいて、当該リソースブロックパターンに対応するテーブルを作成する。テーブル17.1〜17.Zは、たとえば、無線通信装置に電源電圧が投入されて内部回路をセットアップする期間に作成される。
また、制御部12は、通信時は、リソースブロックRBの数Nrbと電力制御信号PCNTの値とデータ信号Dの周波数とテーブル17.1〜17.Zとに基づいて最適な電流制御信号CCNTの値を求め、その値の電流制御信号CCNTをLC発振器7に与える。したがって、本実施の形態3でも、実施の形態2と同じ効果が得られる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
1,70 BBIC、2,71 RFIC、3,80 インターフェース部、4,82 補正値加算部、5,16,26,52,83 スイッチ、6 PLL部、7 LC発振器、8,89,103 分周/移相器、9 変調部、10,91,106,107 PGA、11,92 出力バラン、12 制御部、13 DFT回路、14 レジスタ、15 比較器、17 テーブル、18,72 HPA、19 水晶発振器、L1,21 リアクトル、Q,23,24,33,35 NチャネルMOSトランジスタ、22 可変容量コンデンサ、25 可変抵抗器、30,31 容量素子、36 抵抗素子、40 分周器、41 デジタル位相比較器、42 デジタルローパスフィルタ、43,44,66,67,84,85 D/Aコンバータ、45,46,86,87,104,105 LPF、47,90 直交変調器、50 平均値演算部、51 減算器、53 COS波生成回路、54 90度移相器、57,58,63 加算器、59 積分器、60,61 乗算器、62 2乗演算部、64 除算部、65,108,109 A/Dコンバータ、73 フロントエンドモジュール、74 アンテナ、88,102 局部発振回路、100 LNA、101 直交復調器、110 発振回路、111 発振器、112 周波数制御部、113 検出器、114 電流制御部。
Claims (16)
- 電流制御信号の値に応じたレベルの電流で駆動され、周波数制御信号の値に応じた周波数の発振信号を生成する発振器と、
参照クロック信号に基づいて前記周波数制御信号を生成し、前記発振信号の周波数を調整する周波数制御部と、
前記周波数制御信号の交流成分の信号強度を検出する検出器と、
前記検出器の検出結果に基づいて前記電流制御信号を生成する電流制御部とを備える、発振回路。 - 前記電流制御部は、前記検出器によって検出される信号強度が予め定められたしきい値よりも小さくなるように前記電流制御信号を生成する、請求項1に記載の発振回路。
- 前記検出器は、
前記周波数制御信号に対して離散フーリエ変換を行なう演算回路と、
前記演算回路の出力とある値との大小を比較し、比較結果を示す信号を前記検出結果として出力する比較回路とを含む、請求項1に記載の発振回路。 - 前記周波数制御部は、
前記発振信号を分周してクロック信号を生成する分周器と、
前記分周器で生成されたクロック信号と前記参照クロック信号との位相を比較する位相比較器とを含み、
前記クロック信号の周波数を前記参照クロック信号の周波数に一致させるように前記周波数制御信号を生成する、請求項1に記載の発振回路。 - 請求項1に記載の発振回路と、
前記発振信号を分周する分周器と、
前記分周器で分周された前記発振信号にデータ信号を重畳させて高周波信号を生成する変調部と、
電力制御信号の値に応じたレベルの電力に前記高周波信号の電力を設定する電力増幅器とを備え、
前記周波数制御信号の交流成分は前記高周波信号の高調波の周波数を有する、無線通信装置。 - 前記電流制御部は、
前記データ信号の周波数と前記電力制御信号の値と前記電流制御信号の値との関係を示すテーブルを含み、
前記テーブルの出力値に基づいて前記電流制御信号を生成する、請求項5に記載の無線通信装置。 - 前記電流制御部は、互いに周波数が異なる複数のデータ信号のうちのいずれかのデータ信号と、互いに値が異なる複数の電力制御信号のうちのいずれかの電力制御信号と、互いに値が異なる複数の電流制御信号のうちのいずれかの電流制御信号とをそれぞれを前記変調部、前記電力増幅器、および前記発振器に与え、前記検出器によって検出される信号強度が前記予め定められたしきい値よりも小さいか否かを判別し、その判別結果に基づいて前記テーブルを作成する、請求項6に記載の無線通信装置。
- 前記無線通信装置は、LTE規格に基づいて、複数のリソースブロックパターンのうちのいずれかのリソースブロックパターンを選択し、選択したリソースブロックパターンを用いて通信し、
前記複数のリソースブロックパターンは互いに異なる数のリソースブロックを有し、
前記電流制御部は、
それぞれ前記複数のリソースブロックパターンに対応して設けられ、各々が前記データ信号のオフセット周波数と前記電力制御信号の値と前記電流制御信号の値との関係を示す複数のテーブルを含み、
前記複数のリソースブロックパターンのうちの選択されたリソースブロックパターンに対応するテーブルと、前記データ信号のオフセット周波数と、前記電力制御信号の値とに基づいて前記電流制御信号を生成する、請求項5に記載の無線通信装置。 - 前記電流制御部は、各リソースブロックパターン毎に、互いにオフセット周波数が異なる複数のデータ信号のうちのいずれかのデータ信号と、互いに値が異なる複数の電力制御信号のうちのいずれかの電力制御信号と、互いに値が異なる複数の電流制御信号のうちのいずれかの電流制御信号とをそれぞれ前記変調部、前記電力増幅器、および前記発振器に与え、前記検出器によって検出される信号強度が前記予め定められたしきい値よりも小さいか否かを判別し、その判別結果に基づいて各テーブルを作成する、請求項8に記載の無線通信装置。
- 電流制御信号の値に応じたレベルの電流で駆動され、周波数制御信号の値に応じた周波数の局部発振信号を生成する発振器と、
参照クロック信号に基づいて前記周波数制御信号を生成し、前記発振信号の周波数を調整する周波数制御部と、
前記周波数制御信号の交流成分の信号強度を検出する検出器と、
前記検出器の検出結果に基づいて前記電流制御信号を生成する電流制御部と、
前記局部発振信号にデータ信号を重畳させて高周波信号を生成する変調部と、
電力制御信号の値に応じたレベルの電力に前記高周波信号の電力を設定する増幅器とを備える、半導体装置。 - 前記検出器は、
前記周波数制御信号に対して離散フーリエ変換を行なう演算回路と、
前記演算回路の出力値とある値との大小を比較し、比較結果を示す信号を前記検出結果として出力する比較回路とを含む、請求項10に記載の半導体装置。 - 前記電流制御部は、
前記データ信号の周波数と前記電力制御信号の値と前記電流制御信号の値との関係を示すテーブルを含み、
前記テーブルの出力値に基づいて前記電流制御信号を生成する、請求項10に記載の半導体装置。 - 前記電流制御部は、互いに周波数が異なる複数のデータ信号のうちのいずれかのデータ信号と、互いに値が異なる複数の電力制御信号のうちのいずれかの電力制御信号と、互いに値が異なる複数の電流制御信号のうちのいずれかの電流制御信号とをそれぞれを前記変調部、前記電力増幅器、および前記発振器に与え、前記検出器によって検出される信号強度が前記予め定められたしきい値よりも小さいか否かを判別し、その判別結果に基づいて前記テーブルを作成する、請求項10に記載の半導体装置。
- 前記データ信号は、複数のリソースブロックパターンのうちのいずれかのリソースブロックパターンを選択し、選択したリソースブロックパターンを用いてデータを送信する形式のベースバンド信号であり、
前記複数のリソースブロックパターンは互いに異なる数のリソースブロックを有し、
前記電流制御部は、
それぞれ前記複数のリソースブロックパターンに対応して設けられ、各々が前記データ信号のオフセット周波数と前記電力制御信号の値と前記電流制御信号の値との関係を示す複数のテーブルを含み、
前記複数のリソースブロックパターンのうちの選択されたリソースブロックパターンに対応するテーブルと、前記データ信号のオフセット周波数と、前記電力制御信号の値とに基づいて前記電流制御信号を生成する、請求項10に記載の半導体装置。 - 前記電流制御部は、各リソースブロックパターン毎に、互いにオフセット周波数が異なる複数のデータ信号のうちのいずれかのデータ信号と、互いに値が異なる複数の電力制御信号のうちのいずれかの電力制御信号と、互いに値が異なる複数の電流制御信号のうちのいずれかの電流制御信号とをそれぞれ前記変調部、前記電力増幅器、および前記発振器に与え、前記検出器によって検出される信号強度が前記予め定められたしきい値よりも小さいか否かを判別し、その判別結果に基づいて各テーブルを作成する、請求項14に記載の半導体装置。
- 前記周波数制御部は、
前記発振信号を分周してクロック信号を生成する分周器と、
前記分周器で生成されたクロック信号と前記参照クロック信号との位相を比較する位相比較器とを含み、
前記クロック信号の周波数を前記参照クロック信号の周波数に一致させるように前記周波数制御信号を生成する、請求項10に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013002649A JP2014135641A (ja) | 2013-01-10 | 2013-01-10 | 発振回路と、それを用いた無線通信装置および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013002649A JP2014135641A (ja) | 2013-01-10 | 2013-01-10 | 発振回路と、それを用いた無線通信装置および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014135641A true JP2014135641A (ja) | 2014-07-24 |
Family
ID=51413629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013002649A Pending JP2014135641A (ja) | 2013-01-10 | 2013-01-10 | 発振回路と、それを用いた無線通信装置および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014135641A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9590670B2 (en) | 2015-02-24 | 2017-03-07 | Renesas Electronics Corporation | Communication device |
JP2018194547A (ja) * | 2014-12-23 | 2018-12-06 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | Rfic及びアンテナシステムを有するrfシステム |
CN109150109A (zh) * | 2017-06-15 | 2019-01-04 | 瑞萨电子株式会社 | 无线电信号处理装置、半导体装置和振荡频率变化校正法 |
US10725150B2 (en) | 2014-12-23 | 2020-07-28 | Infineon Technologies Ag | System and method for radar |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100983A (ja) * | 2000-09-21 | 2002-04-05 | Matsushita Electric Ind Co Ltd | 位相同期回路 |
JP2003209469A (ja) * | 2001-11-07 | 2003-07-25 | Sony Corp | 発振器、位相同期回路、同調装置 |
JP2008311988A (ja) * | 2007-06-15 | 2008-12-25 | Renesas Technology Corp | 送受信機 |
JP2009201016A (ja) * | 2008-02-25 | 2009-09-03 | Toshiba Corp | 発振器制御装置 |
-
2013
- 2013-01-10 JP JP2013002649A patent/JP2014135641A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100983A (ja) * | 2000-09-21 | 2002-04-05 | Matsushita Electric Ind Co Ltd | 位相同期回路 |
JP2003209469A (ja) * | 2001-11-07 | 2003-07-25 | Sony Corp | 発振器、位相同期回路、同調装置 |
JP2008311988A (ja) * | 2007-06-15 | 2008-12-25 | Renesas Technology Corp | 送受信機 |
JP2009201016A (ja) * | 2008-02-25 | 2009-09-03 | Toshiba Corp | 発振器制御装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018194547A (ja) * | 2014-12-23 | 2018-12-06 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | Rfic及びアンテナシステムを有するrfシステム |
US10725150B2 (en) | 2014-12-23 | 2020-07-28 | Infineon Technologies Ag | System and method for radar |
US11965976B2 (en) | 2014-12-23 | 2024-04-23 | Infineon Technologies Ag | System and method for radar |
US9590670B2 (en) | 2015-02-24 | 2017-03-07 | Renesas Electronics Corporation | Communication device |
CN109150109A (zh) * | 2017-06-15 | 2019-01-04 | 瑞萨电子株式会社 | 无线电信号处理装置、半导体装置和振荡频率变化校正法 |
CN109150109B (zh) * | 2017-06-15 | 2023-10-20 | 瑞萨电子株式会社 | 无线电信号处理装置、半导体装置和振荡频率变化校正法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9673847B1 (en) | Apparatus and methods for transceiver calibration | |
CN104836580B (zh) | 任意相位轨迹频率合成器 | |
US8489040B2 (en) | Double clipped RF clock generation with spurious tone cancellation | |
US8792581B2 (en) | RF clock generator with spurious tone cancellation | |
Heidari et al. | All-digital outphasing modulator for a software-defined transmitter | |
JP2013523056A (ja) | 周波数逓倍トランシーバ | |
US9148323B2 (en) | Transmitter | |
US20140145787A1 (en) | Amplifier with filtering | |
Zhang et al. | A Multi-Frequency Multi-Standard Wideband Fractional-${N} $ PLL With Adaptive Phase-Noise Cancellation for Low-Power Short-Range Standards | |
Rahman et al. | An IEEE 802.15. 6 standard compliant 2.5 nJ/bit multiband WBAN transmitter using phase multiplexing and injection locking | |
JP2010154270A (ja) | Pll回路、及び無線機 | |
JP2014135641A (ja) | 発振回路と、それを用いた無線通信装置および半導体装置 | |
US7898351B2 (en) | Modulation circuit, modulation method, program and communication apparatus | |
JP2006229669A (ja) | キャリアリーク低減送信回路 | |
US9077573B2 (en) | Very compact/linear software defined transmitter with digital modulator | |
US10298428B2 (en) | Wireless transmission device and wireless transmission method | |
CN111490782B (zh) | 直接上变频发射机的上变频器及上变频方法 | |
CN110011673B (zh) | 基于数字偏移频率产生器的射频发射器 | |
US10594342B1 (en) | Power amplifying system and associated power amplifying method for bluetooth device | |
JP5584180B2 (ja) | 直接rf変調送信器のサンプリングクロック周波数設定方法 | |
US9712143B2 (en) | System and method for a reduced harmonic content transmitter for wireless communication | |
WO2015116655A1 (en) | Modulation through differentially delayed clocks | |
CN111835290B (zh) | 适用于蓝牙装置的功率放大***和相关功率放大方法 | |
US20180191384A1 (en) | Sinewave Generation From Multi-Phase Signals | |
Nidhi et al. | A 1.8 GHz wideband open-loop phase modulator with TDC based non-linearity calibration in 0.13 µm CMOS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160607 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161206 |