JP2013523056A - 周波数逓倍トランシーバ - Google Patents

周波数逓倍トランシーバ Download PDF

Info

Publication number
JP2013523056A
JP2013523056A JP2013501435A JP2013501435A JP2013523056A JP 2013523056 A JP2013523056 A JP 2013523056A JP 2013501435 A JP2013501435 A JP 2013501435A JP 2013501435 A JP2013501435 A JP 2013501435A JP 2013523056 A JP2013523056 A JP 2013523056A
Authority
JP
Japan
Prior art keywords
signal
frequency
circuit
output
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013501435A
Other languages
English (en)
Other versions
JP2013523056A5 (ja
JP5829264B2 (ja
Inventor
パトリック オーティス、ブライアン
ナラヤン パンディ、ジャグディシュ
Original Assignee
ユニヴァーシティ オブ ワシントン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニヴァーシティ オブ ワシントン filed Critical ユニヴァーシティ オブ ワシントン
Publication of JP2013523056A publication Critical patent/JP2013523056A/ja
Publication of JP2013523056A5 publication Critical patent/JP2013523056A5/ja
Application granted granted Critical
Publication of JP5829264B2 publication Critical patent/JP5829264B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Transceivers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

ワイヤレス通信の超低電力の送受信を可能にするワイヤレス・トランシーバ、および関連する方法が開示される。このワイヤレス・トランシーバの例示的な実施形態において、ワイヤレス・トランシーバが、第１の基準周波数を有する第１の基準信号を受信する。次に、ワイヤレス・トランシーバは、第１の基準信号を使用して局部発振器を注入ロックし、局部発振器は、第１の基準周波数と等しい発振周波数をそれぞれが有し、さらに等間隔の位相をそれぞれが有する発振信号のセットを供給する。次に、ワイヤレス・トランシーバは、このセットの発振信号を合成して、（ｉ）第１の基準周波数の倍数（送信機実装形態による）、または（ｉｉ）（ａ）第２の基準信号の第２の基準周波数と（ｂ）第１の基準周波数の倍数との差（受信機実装形態による）のいずれかである出力周波数を有する出力信号を生成する。

Description

本発明は、周波数逓倍トランシーバに関する。
一般に、ワイヤレス・トランシーバは、とりわけ、小型バッテリで動作および／またはエネルギー・スカベンジング技術で動作することの結果、厳しいエネルギー制約を受ける可能性がある。このため、近年、ワイヤレス通信技術がますます広がるにつれ、超低電力（ＵＬＰ：ｕｌｔｒａ−ｌｏｗ ｐｏｗｅｒ）ワイヤレス・トランシーバの需要も広がっている。ＵＬＰワイヤレス・トランシーバは、いくつかの例として、（例えば、地理的区域、工業工程、および／または交通システムを監視することが可能な）ワイヤレス・センサ・ネットワーク、（例えば、所与の患者の生理的状態を監視することが可能な）ボディ・エリア・ネットワーク、および（例えば、マルチメディア・デバイスおよび／または自動車において使用するための）リモート・コントロールなどを含む多くの用途を有する。そのような用途の他の多くの例も存在する。
一般に、ワイヤレス・トランシーバは、他の機能構成要素のなかでもとりわけ、送信機と、受信機とを含み得る。つまり、ワイヤレス・トランシーバは、データ変調および信号送信を含み得る機能を実行するように構成された送信機を含み得る。また、ワイヤレス・トランシーバは、信号をワイヤレスで受信すること、およびそのような受信された信号を復調することを含み得る機能を実行するように構成された受信機をも含み得る。
ワイヤレス・トランシーバは、いくつかのさらなる機能（例えば、感知機能、データ処理機能、データ格納機能、および／または様々なさらなる通信機能）を実行するように構成され得るが、ワイヤレス送受信機能によって要求される電力が、通常、ワイヤレス・トランシーバによって消費される総電力の主要な部分である。したがって、ワイヤレス・トランシーバの全体的な電力消費量を減らす試みは、一般に、ワイヤレス送受信機能を実行するのに使用される電力の量を減らすための技術を向上させることに向けられる。
特に電力を多く使用する可能性があるワイヤレス送信の一態様が、キャリア信号生成である。例示的なトランシーバにおいて、キャリア信号生成は、高い電力消費を要求する可能性がある、キャリア周波数における周波数合成およびデータ変調を含み得る。キャリア信号生成（ならびに他の送信機能）において消費される電力を低減する一般的なアプローチは、単に、電力消費の負担をトランシーバの送信機側からトランシーバの受信機側に移すに過ぎない。例えば、トランシーバの送信機側の送信中にキャリア信号生成において消費される電力を低減する１つのアプローチは、無線周波数（ＲＦ）位相ロック・ループ（ＰＬＬ：ｐｈａｓｅ−ｌｏｃｋｅｄ ｌｏｏｐ）を、ＰＬＬの使用と比べて、電力をそれほど多く使用しないが安定性もより低い可能性がある、トランシーバ内の開ループ発振器に置き換えることであり得る。しかし、そのようなアプローチは、トランシーバがトランシーバの受信機側で周波数補正／較正機能に追加の電力を充てることを要求し、したがって、ワイヤレス・トランシーバによって消費される総電力を有意に低減する効果はほとんどない。このため、特にネットワーク・デバイスが送信機能と受信機能の両方を実行する機能のあることが望ましいピア・ツー・ピア・アプリケーションにおいて、ワイヤレス・トランシーバによって消費される電力を低減する一般的なアプローチは、不十分であることが判明している。
一部のワイヤレス・トランシーバ用途の場合、ワイヤレス・トランシーバのサイズが小さく、重量が軽いことが望まれることもある。そのような用途の一例が、筋細胞によって生成される電位を検出すること、および記録することによって、骨格筋によってもたらされる電気的活動を評価することを含み得る筋電図である。筋電図は、身体上の記録を要求するため、とりわけ、サイズが小さく、重量が軽く、さらに堅牢であり信頼性の高いセンサを使用することが望まれ得る。
本明細書で開示されるのは、サイズが小さく、重量が軽いワイヤレス・トランシーバによるワイヤレス通信の低電力の送受信を可能にする方法、システム、およびデバイスである。
一例において、ワイヤレス・トランシーバは、低周波数変調された基準信号を受信し、この変調された基準信号を、局部発振器およびエッジ合成器を使用して逓倍し、その後、この逓倍された信号をキャリア信号として供給して、送信機能を実行するように構成され得る。別の例において、ワイヤレス・トランシーバは、低周波数の基準クロック信号、および高周波数のデータ信号を受信し、この高周波数のデータ信号を、低周波数の基準クロック信号に基づいて生成された仮想発振器を使用してダウンコンバートし、その後、このダウンコンバートされた信号を復調のために供給して、受信機能を実行するように構成され得る。他の例も可能である。
有利には、開示される方法、システム、およびデバイスは、ワイヤレス・トランシーバが高い周波数における周波数合成と変調をともに回避することを可能にし、これにより電力消費の劇的な低減をもたらすことが可能になる。さらに、開示される方法、システム、およびデバイスは、（電力負担を送信機能から受信機能に移すのではなく）エッジ合成の原理を効果的に使用して、送信機能と受信機能の両方における電力消費を低減することが可能である。他の利点も存在し得る。
開示される方法、システム、およびデバイスの一実施形態は、或る発振周波数をそれぞれが有するセットの発振信号を供給するように構成された発振回路と、発振回路に結合され、（ｉ）第１の基準周波数を有する第１の基準信号を受信し、さらに（ｉｉ）第１の基準信号を使用して発振回路を注入ロックして、発振周波数が第１の基準周波数と等しいようにするように構成された注入ロック回路と、発振回路に結合され、このセットの発振信号を合成して、（ｉ）第１の基本周波数の倍数、または（ｉｉ）（ａ）第２の基準信号の第２の基準周波数と（ｂ）第１の基準周波数の倍数との差のいずれかである出力周波数を有する出力信号を生成するように構成されたエッジ合成回路とを含む回路の形態をとることが可能である。
発振回路は、様々な形態をとり得る。一例において、発振回路は、セットの遅延要素を有し、セットの遅延要素のそれぞれの遅延要素の出力における発振信号Ａ１、Ａ２．．．ＡＮなどのセットの発振信号のそれぞれの発振信号を供給するように構成されたリング発振回路の形態をとることが可能である。
さらに、注入ロック回路は、様々な形態をとり得る。一例において、注入ロック回路は、少なくとも、発振回路に基準信号の周波数の単相の注入を与えるように構成された第１の段と、発振回路に基準信号の周波数の多相の対称の注入を与えるように構成された第２の段とを含み得る。
さらに、エッジ合成回路は、様々な形態をとり得る。一例において、エッジ合成回路は、セットの信号積Ａ１Ａ２、Ａ２Ａ３．．．ＡＮＡ１を生成し、さらにこのセットの信号積の合計を生成して、Ｎ倍された第１の基準周波数と等しい出力周波数を有する出力信号をもたらすように構成され得る。別の例において、エッジ合成回路は、セットの信号積Ａ１Ａ２、Ａ２Ａ３．．．ＡＮＡ１を生成し、このセットの信号積と第２の基準信号とを混合し、さらにこの混合されたセットの信号積の合計を生成して、差周波数と等しい出力周波数を有する出力信号をもたらすように構成され得る。
開示される方法、システム、およびデバイスの別の実施形態は、第１の基準周波数を有する第１の基準信号を受信すること、第１の基準信号を使用して、或る発振周波数をそれぞれが有するセットの発振信号を供給する局部発振器を注入ロックし、発振周波数が第１の基準周波数と等しいようにすること、およびこのセットの発振信号を合成して、（ｉ）第１の基準周波数の倍数、または（ｉｉ）（ａ）第２の基準信号の第２の基準周波数と（ｂ）第１の基準周波数の倍数との差である差周波数のいずれかである出力周波数を有する出力信号を生成することを含む方法の形態をとることが可能である。
開示される方法、システム、およびデバイスのさらに別の実施形態は、或る発振周波数をそれぞれが有するセットの発振信号を供給するための手段と、（ｉ）第１の基準周波数を有する第１の基準信号を受信し、さらに（ｉｉ）第１の基準信号を使用して、発振回路を注入ロックし、発振周波数が第１の基準周波数と等しいようにするための手段と、このセットの発振信号を合成して、（ｉ）第１の基準周波数の倍数、または（ｉｉ）（ａ）第２の基準信号の第２の基準周波数と（ｂ）第１の基準周波数の倍数の差である差周波数のいずれかである出力周波数を有する出力信号を生成するための手段とを含む装置の形態をとることが可能である。
これら、およびその他の態様および利点は、適宜、添付の図面を参照して、以下の詳細な説明を読むことによって、当業者には明白となろう。
例示的なトランシーバによって実行され得る例示的な方法を示す流れ図。 例示的なトランシーバ内に含まれる機能要素を示す簡略化されたブロック図。 例示的なリング発振器の構成を示す簡略化されたブロック図。 例示的な注入ロックされた局部発振器の構成を示す簡略化されたブロック図。 例示的な発振信号を含む例示的なタイミング図。 例示的な送信機実装形態によるエッジ合成器の構成を示す簡略化されたブロック図。 例示的な受信機実装形態によるエッジ合成器の構成を示す簡略化されたブロック図。 例示的な送信機実装形態による例示的なトランシーバによって実行され得る例示的な方法を示す流れ図。 例示的な受信機実装形態による例示的なトランシーバによって実行され得る例示的な方法を示す流れ図。
以下の詳細な説明において、本明細書の一部分を形成する添付の図を参照する。これらの図において、文脈によってそうでないことが規定されない限り、同様の符号は、同様の構成要素を識別する。詳細な説明、図、および特許請求の範囲において記載される例示的な実施形態は、限定することは意図していない。本明細書で提示される主題の趣旨または範囲を逸脱することなく、他の実施形態が利用されてもよく、さらに他の変更が行われてもよい。本明細書で一般に説明され、さらに図に例示される本開示の態様は、本明細書ですべて明示的に企図される多種多様な異なる構成で配置され、置換され、組み合わされ、分離され、さらに設計されることが可能であることが容易に理解されよう。
（Ｉ．概説）
本明細書で説明されるのは、一般に、ワイヤレス信号の低電力の送信と低電力の受信をともに提供するように構成され得る周波数逓倍ワイヤレス・トランシーバの態様である。したがって、本明細書の説明のいくつかの特定の態様は送信機実装形態に当てはまり、他の態様は受信機実装形態に当てはまり、そのような他の態様の一部は送信機実装形態と受信機実装形態の両方に当てはまり得る。したがって、時として、送信機実装形態が参照され、受信機実装形態が参照されるが、これは単に説明のためである。本明細書で説明されるワイヤレス・トランシーバは、そのような送信機実装形態、受信機実装形態、および／または送信機実装形態と受信機実装形態の組み合わせをすべて含み得ることを理解されたい。
（ＩＩ．例示的な方法）
図１は、ワイヤレス・トランシーバによって実行され得る例示的な方法１００の流れ図である。図１に関連して示され説明される機能は、単に例示および説明を目的としており、限定するものと解釈されてはならないことを理解されたい。図１に関連して説明される様々な機能は、例示的なワイヤレス・トランシーバによるそれらの機能の実施も含め、後段でさらに詳細に説明される。
図１に示されるとおり、方法１００が、ステップ１０２で始まり、トランシーバが、第１の基準周波数を有する第１の基準信号を受信する。例えば、送信機実装形態によれば、トランシーバは、低周波数変調された信号を受信することが可能である。別の例として、受信機実装形態によれば、トランシーバは、低周波数の基準クロック信号を受信することが可能である。他の例も可能である。
ステップ１０４で、トランシーバは、第１の基準信号を使用して、或る発振周波数をそれぞれが有するセットの発振信号を供給する局部発振器を注入ロックすることが可能である。この注入ロックの結果、発振周波数は、好ましくは、（通常、低位相雑音発振器の）第１の基準周波数と等しくなり、通常、発振信号の位相はそれぞれ低位相雑音を示すことになる。
ステップ１０６で、トランシーバは、セットの発振信号に基づいて、出力信号を生成することが可能である。例えば、送信機実装形態によれば、トランシーバは、セットの発振信号を合成して、第１の基準周波数の倍数である周波数を有する出力信号を生成することが可能である。別の例として、受信機実装形態によれば、トランシーバは、（ａ）ワイヤレスで受信されたデータ信号であり得る第２の基準信号の第２の基準周波数と、（ｂ）第１の基準周波数の倍数との差である周波数を有する出力信号を生成することが可能である。
これらの機能、ならびにその他の機能は、例示的なトランシーバ回路構成に関連して、後段でさらに説明される。
（ＩＩＩ．例示的な回路構成）
図２は、例示的な方法１００を実行することができる例示的なトランシーバ２００内に含まれる機能要素のブロック図を示す。図示されるとおり、トランシーバ２００は、一緒に結合された局部発振器２０４とエッジ合成器２０６とを含み得る。後段でさらに説明されるとおり、トランシーバ２００は、様々な回路、および／または他の要素をさらに、または代わりに含むことも可能である。例えば、局部発振器２０４およびエッジ合成器２０６は、トランシーバ２００の内部にあっても、外部にあってもよい基準源２０２および／または１つまたは複数の出力要素２０８に結合されることも可能である。さらに、局部発振器２０４およびエッジ合成器２０６のそれぞれは、１つまたは複数の回路、および／または他の要素を含むことも可能である。トランシーバ２００の様々な要素は、別々の要素として本明細書で説明され得るものの、それらの要素は、物理的に一体化されること、または任意の適切な仕方で分散されることも同様に可能であることを理解されたい。
基準源２０２が、第１の基準信号２１０を供給するように構成されることが可能であり、さらに局部発振器２０４が、第１の基準信号２１０を受信するように構成されることが可能である。したがって、基準源２０２は、第１の基準信号２１０を生成するように、またはそれ以外で供給するように構成された回路および／または他の要素の任意の適切な構成であり得る。一実施形態において、基準源２０２は、或る特定の基準周波数（一般に、基準クロック信号と呼ばれる）を有する信号を生成するように構成された基準発振回路を含み得る。そのような基準発振回路の例には、様々な結晶発振器、例えば、水晶発振器が含まれ得る。基準発振回路のさらなる例には、ソリッド・ステート技術、ナノ電子機械システム（ＮＥＭＳ：ｎａｎｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）技術、および／またはバルク波（ＢＡＷ：ｂｕｌｋ ａｃｏｕｓｔｉｃ ｗａｖｅ）共振器技術のうちのいずれか１つまたは組み合わせが含まれ得る。他のタイプの結晶発振器を含む基準発振回路の他の例も存在する。
基準源２０２によって供給される第１の基準信号２１０は、様々な形態をとり得る。例えば、送信機実装形態によれば、第１の基準信号２１０は、受信されたデータ信号２０２Ｃに基づいて周波数偏移変調（ＦＳＫ：ｆｒｅｑｕｅｎｃｙ−ｓｈｉｆｔ ｋｅｙｉｎｇ）を使用して変調された基準クロック信号である周波数変調された基準クロック信号２０２Ａであり得る。そのような事例において、トランシーバ２００は、第１の基準信号２１０を処理し、さらに、その後、出力信号２３０を、周波数が逓倍された出力信号２０８Ａ（キャリア信号と考えられ得る）としてワイヤレスで送信するように構成され得る。別の例において、受信機実装形態によれば、第１の基準信号２１０は、変調されていない基準クロック信号２０２Ｂであり得る。そのような事例において、トランシーバ２００は、基準クロック信号２０２Ｂを使用して、第２の基準信号２０６Ａなどのデータ信号をダウンコンバートする際に使用する仮想局部発振器を生成し、出力信号２３０をダウンコンバートされた信号２０８Ｂとして供給するように構成され得る。第１の基準信号２１０は、他の形態もとり得る。
本明細書において、入力信号および／または基準信号の周波数、ならびに出力信号の周波数は、抽象的に示され得ることに留意されたい。しかし、本明細書で説明される概念および／または技術は、任意の適切な、さらに／または望ましい信号周波数に適用され得ることを理解されたい。本明細書で説明される概念および／または技術は、産業、科学、および医療（ＩＳＭ：ｉｎｄｕｓｔｒｉａｌ，ｓｃｉｅｎｔｉｆｉｃ，ａｎｄ ｍｅｄｉｃａｌ）での無線帯域に特に適用可能であり、これらの一部は、超低電力（ＵＬＰ：ｕｌｔｒａ−ｌｏｗ ｐｏｗｅｒ）ワイヤレス・トランシーバ用途に特に関係がある。そのようなＩＳＭ帯域は、（とりわけ）以下を含む。すなわち、
一般に、局部発振器２０４は、第１の基準信号２１０に基づいて、任意の適切な数の発振信号Ａ１、Ａ２、Ａ３、Ａ４．．．ＡＮを含み得る発振信号セット２２０を生成するように構成され得る。一例において、局部発振器２０４は、発振信号セット２２０の発振信号が、等しいＴ／（２Ｎ）の周期の間隔で離れたそれぞれの位相を有するように構成されることが可能であり、ただし、Ｔは、第１の基準信号２１０の周期であり、さらにＮは、発振信号セット２２０の中の発振信号の総数である。また、局部発振器２０４は、低位相雑音を示す発振信号を発信信号セット２２０に生成するように構成されることも可能である。これに関して、局部発振器２０４は、発振信号のセットＡ１、Ａ２、Ａ３、Ａ４．．．ＡＮを最終的にもたらす発振回路に結合されそのような発振回路を注入ロックするように構成された１つまたは複数の注入ロック回路などの、発振信号セット２２０の中の発振信号の位相雑音を低減するように構成された回路および／または他の要素を含み得る。
図３は、リング発振回路（またはリング発振器）３００として知られる例示的な発振回路の簡略化されたブロック図を示す。そのようなリング発振器は、局部発振器２０４に実装され得る。図示されるとおり、リング発振器３００は、フィードバック・ループ３１０、つまり、「リング」として接続されたいくつかの遅延要素３１２を含み得る。リング発振器３００などの所与のリング発振器は、通常、所与の電圧を供給されると発振器３００が発振する「自走」周波数を特徴とする。リング発振器は、一般に、低電力消費を特徴とするが、各遅延要素の出力においてもたらされる信号は、高いジッタおよび高い位相雑音を示し得る。このため、これらの望ましくない位相条件を最小限に抑えるのに、リング発振器３００は、後段で説明されるとおり、注入ロックされるのがよい。
遅延要素３１２のそれぞれは、動作の際、リング発振器３００のフィードバック・ループ３１０に遅延を導入する任意の適切な回路および／または他の要素であり得る。これに関して、遅延要素３１２のそれぞれは、論理ＮＯＴゲートとして機能することが可能である。例えば、遅延要素３１２のそれぞれは、インバータ３０２、３０４、および３０６のうちの１つなどのインバータであり得る。３つだけの遅延要素が明示的に示されるが、リング発振器３００は、リング拡張３０８によって示されるとおり、任意の所望される奇数のそのような遅延要素を含み得る。例えば、リング発振器３００は、３つ、５つ、７つ、９つなど、どれか１つの数の遅延要素を含むことも可能である。
遅延要素３１２のそれぞれによってフィードバック・ループ３１０に導入される遅延を所与として、所与の遅延要素の出力においてもたらされる信号は、互いの遅延要素の出力においてもたらされる信号に対して位相偏移を生じている。そのような位相偏移の度合いは、一般に、リング発振器３００内の遅延要素３１２の総数に応じる。例えば、３段リング発振器３００において、発振信号３０２Ａ、３０４Ａ、および３０６Ａのそれぞれは、１２０度の相対位相偏移を有する。他の例も可能である。
前述したとおり、発振信号３０２Ａ、３０４Ａ、および３０６Ａの様々な位相は、望ましくない量のジッタおよび位相雑音を示す。トランシーバ２００の場合に当てはまり得るように、低位相雑音が所望される用途において、このため、注入ロック技術が、この位相雑音を低減するのに使用され得る。
図４は、リング発振器４０２と、第１段注入ロック回路４０４と、第２段注入ロック回路４０６とを含むものとして局部発振器２０４を示す。図４に示される特定の構成は、単に例示および説明を目的としていること、ならびに局部発振器２０４は、別の回路および／または要素をさらに、または代わりに含むことも可能であることに留意されたい。さらに、注入ロック回路４０４および４０６は、局部発振器２０４内に含まれるものとして説明されるものの、このことも、単に例示および説明を目的としている。注入ロック回路４０４および４０６は、任意の所望される構成により、局部発振器４０２と一体化されること、および／または局部発振器４０２から遠隔であることも可能である。
リング発振器４０２が、９つの遅延要素４０２Ａ〜４０２Ｈを有するものとして示される。出力において、遅延要素４０２Ａ〜４０２Ｈは、それぞれ、固有の位相を有する発振信号Ａ１〜Ａ９をもたらすように構成される。好ましくは、そのようなそれぞれの位相は、等間隔で離れている。
前述したとおり、エッジ合成器２０６により発振信号Ａ１、Ａ２．．．Ａ９を合成する目的で、発振信号Ａ１、Ａ２．．．Ａ９は、指定可能な周波数（例えば、第１の基準信号２１０の第１の基準周波数）で発振するとともに、高い度合いの位相の一様性を示すことが望ましい。これらの特性を確実にするのに、第１段注入ロック回路４０４および第２段注入ロック回路４０６が、リング発振器４０２に基準信号２１０の周波数を多段注入することが可能である。
一般に、注入ロックの現象は、多種多様な発振器タイプにおいて見ることができる発振器の動作である。リング発振器４０２などの発振回路の脈絡において、注入ロックは、一般に、リング発振器４０２に信号を注入すること（つまり、入力すること）によって達せられ、これによりリング発振器４０２は注入された信号の周波数にロックし、この周波数に追尾するようになる。図４に示されるとおり、局部発振器２０４は、第１の基準信号２１０によって注入ロックされるように構成される。
リング発振器に第１の基準信号２１０の単相を直接注入することによって、リング発振器が第１の基準信号２１０の第１の基準周波数にロックすることが可能であり、リング発振器により供給される発振信号が相対的に低い位相雑音を示すことも可能である。しかし、この単相の直接注入によって、発振信号の位相に非対称性が望ましくなく取り込まれる可能性もある。そのような非対称性は、発振信号を合成する際に望ましくない影響を起し得る。例えば、そのような非対称性は、前述の合成された信号において大きな基準スパーをもたらす可能性がある。
したがって、リング発振器４０２の２段多相注入を利用して、リング発振器４０２によって供給される発振信号において、所望される周波数、低位相雑音、および高い対称性を実現することが可能である。図４に示されるとおり、第１の注入ロック段４０４が、第１の基準信号２１０を受信し、遅延要素４０４Ａによって第１の基準信号２１０を調整し、さらに第１の基準信号２１０を使用して第２の注入ロック段４０６を直接に注入ロックするように構成される。第２の注入ロック段４０６は、一般に、３段リング発振器として構成され、したがって、遅延要素４０６Ａ〜４０６Ｃの各要素４０６Ａ〜４０６Ｃのそれぞれの出力において発振信号４０８Ａ〜４０８Ｃをもたらす。したがって、発振信号４０８Ａ〜４０８Ｃは、基準信号２１０の第１の基準周波数を有することが可能であり、さらに低位相雑音を有しながら、多少、非対称であり得る等間隔の位相を有することも可能である。
次に、発振信号４０８Ａ〜４０８Ｃが、リング発振器４０２に対称的に注入されて、３相対称注入を実現することが可能である。このようにして、単相注入によって生じる位相の不均衡（第１の注入ロック段４０４によって第２の注入ロック段４０６にもたらされるようなもの）が弱められ得る。また、有益なこととして、第２の注入ロック段４０６によってもたらされるような多相注入ロックによって、一般に、リング発振器４０２がロックされ得るロック周波数範囲は（単相注入の場合と比べて）より大きくなり、これにより注入ロックが、リング発振器４０２の圧力、体積、および温度（ＰＶＴ：ｐｒｅｓｓｕｒｅ，ｖｏｌｕｍｅ， ａｎｄ ｔｅｍｐｅｒａｔｕｒｅ）の変動幅にわたって確実に有効になることにも留意されたい。
図４に関連して説明される注入ロックは、第１の注入ロック段４０４および第２の注入ロック段４０６を含むものの、さらなる注入ロック段が含まれることも可能であることを理解されたい。さらに、第２の注入ロック段４０６は、３相対称注入を伴うものと説明されるが、さらなる相が注入されることも可能であることを理解されたい。例えば、第２の注入ロック段４０６は、３つ、５つ、７つ、９つなどの（局部発振器２０４がさらなる遅延要素を含む場合に）相を含み得る。他方、そのようなさらなる位相注入の追加は、発振信号Ａ１、Ａ２．．．Ａ９が示す位相雑音をさらに低減することが可能である。他方、そのようなさらなる位相注入（および／または注入段）の追加は、さらなる電力の消費を要求する可能性があるとともに、トランシーバ２００にさらなる雑音を生じさせる可能性がある。
図４に示される局部発振器構成の機能を要約すると、リング局部発振器２０４によって供給される発振信号Ａ１、Ａ２．．．Ａ９のそれぞれが、等しいＴ／（２Ｎ）の周期の間隔で離れたそれぞれの位相を有することが可能である。ただし、Ｔは、第１の基準信号２１０の周期であり、Ｎは、発振信号の総数である。そのような発振信号Ａ１、Ａ２．．．Ａ９の例が、図５に与えられることに留意されたい。図５に示されるとおり、発振信号Ａ１、Ａ２．．．Ａ９はそれぞれ、等しく位相オフセットされている。図５は、エッジ合成器２０６に関連して後段でさらに説明される。
図２を再び参照すると、エッジ合成器２０６が、発振信号セット２２０を合成して、出力信号２３０を生成するように構成され得る。例えば、送信機実装形態によれば、エッジ合成器２０６は、信号積のセットＡ１Ａ２、Ａ２Ａ３．．．ＡＮＡ１を生成し、次に、このセットの信号積の合計を生成して、出力信号２３０を提供するように構成され得る。その結果、出力信号２３０は、キャリア信号２０８Ａによって表される、Ｎ倍にされた、周波数変調された基準クロック信号２０２Ａの瞬間周波数と等しい出力周波数を有し得る。別の例として、受信機実装形態によれば、エッジ合成器２０６は、信号積のセットＡ１Ａ２、Ａ２Ａ３．．．ＡＮＡ１を（例えば、トランシーバ２００によってワイヤレスで受信されているデータ信号である）第２の基準信号２０６Ａと効果的に混合し、次に、この混合されたセットの信号積の合計を生成して、出力信号２３０をもたらすように構成され得る。そのような実施例によれば、出力信号２３０は、ダウンコンバートされた信号２０８Ｂによって表される、第２の基準信号２０６ＡとＮ倍にされた基準クロック信号２０２Ｂとの差に等しい出力周波数を有することが可能である。
前述したとおり、エッジ合成器２０６は、一般に、信号積のセットＡ１Ａ２、Ａ２Ａ３．．．Ａ９Ａ１を生成し、さらにこのセットの信号積の合計を生成して、出力信号２３０をもたらすように構成され得る。したがって、エッジ合成器２０６は、信号積のセットＡ１Ａ２、Ａ２Ａ３．．．Ａ９Ａ１を生成するように発振信号Ａ１、Ａ２．．．Ａ９の様々なペアに対して論理ＡＮＤ演算を実行するための回路および／または他の要素を含み得る。また、エッジ合成器２０６は、一般に、セットの信号積Ａ１Ａ２、Ａ２Ａ３．．．Ａ９Ａ１を合計するための回路および／または他の要素を含むことも可能である。そのような合計は、信号積のセットＡ１Ａ２、Ａ２Ａ３．．．Ａ９Ａ１の中のすべての信号積を合成して、出力信号２３０をもたらす論理ＯＲ演算に相当する。
図５は、エッジ合成の原理の概略を与えるとともに、発振信号Ａ１、Ａ２．．．Ａ９、および信号積Ａ１Ａ２、Ａ２Ａ３．．．Ａ９Ａ１の表現を含む例示的なタイミング図を示す。より詳細には、発振信号Ａ１、Ａ２．．．Ａ９は、局部発振器２０４によってもたらされる、等しくオフセットされた位相を有するものとして示される。また、信号積Ａ１Ａ２、Ａ２Ａ３．．．Ａ９Ａ１を含む、いくつかの信号積５０６が、発振信号Ａ１、Ａ２．．．Ａ９の様々なペアのそれぞれの組み合わせに対応するものとして示される。１つの特定の例として、発振信号Ａ３と発振信号Ａ４が論理ＡＮＤ演算を受けて、信号積Ａ３Ａ４がもたらされる。信号積Ａ３Ａ４は、発振信号Ａ３の立ち上がりエッジ５０２と発振信号Ａ４の立ち下りエッジ５０４によって規定されることに留意されたい。信号積５０６のそれぞれが、同様に信号積Ａ１Ａ２、Ａ２Ａ３．．．Ａ９Ａ１を組み合わせることによって生成され得る。さらに、最終的に、信号積５０６のそれぞれが、論理ＯＲ演算により、出力信号２３０をもたらすように合計され得る。
図６Ａおよび図６Ｂは、それぞれ、トランシーバ２００の例示的な送信機実装形態、および例示的な受信機実装形態によるエッジ合成器構成の簡略化されたブロック図を示す。図６Ａおよび図６Ｂに示される例示的なエッジ合成器は、ＭＯＳトランジスタ・スイッチ・ペアのカスケードを含む。図６Ａに関して、一例として、ＭＯＳトランジスタ・ペア６０４は、ＭＯＳトランジスタ６０２Ａおよび６０２Ｂを含む。図示されるとおり、ＭＯＳトランジスタ６０２Ａは、ＭＯＳトランジスタ６０２Ａのゲートにおいて発振信号Ａ３を受信するように構成され、ＭＯＳトランジスタ６０２Ｂは、ＭＯＳトランジスタ６０２Ｂのゲートにおいて発振信号Ａ４を受信するように構成される。図示されるとおり、ＭＯＳトランジスタ６０２ＡのソースとＭＯＳトランジスタ６０２Ｂのドレインが一緒に結合される。動作の際、発振信号Ａ３とＡ４の論理ＡＮＤが、ＭＯＳトランジスタ６０２Ａのドレイン６０２Ｃにもたらされる。
ＭＯＳトランジスタ・スイッチ６０２Ｂのソースは、ＤＣ電流源６０６Ａに結合される。このため、発振信号Ａ３およびＡ４のそれぞれが高になり、さらにＭＯＳトランジスタ・スイッチ６０２Ａおよび６０２Ｂのそれぞれが、それぞれ、「オン」にされた場合、ＭＯＳトランジスタ・スイッチ６０２Ａのドレイン６０２Ｃにおいて電流の流れが生じる。信号積Ａ１Ａ２、Ａ２Ａ３．．．Ａ９Ａ１に対応する他の各ＭＯＳトランジスタ・ペアが、ＭＯＳトランジスタ・ペアにおける一方のＭＯＳトランジスタのそれぞれのドレインにおいて信号積Ａ１Ａ２、Ａ２Ａ３．．．Ａ９Ａ１のそれぞれを生成するように同様に動作する。これらの生成された信号積は、一般に、図５に示される信号積５０６にそれぞれ対応する。
これらの生成された信号積は、カスケードされたＭＯＳトランジスタ・スイッチ・ペアを一緒にワイヤードＯＲ演算することによってエッジ合成器２０６によって合成される。つまり、生成された信号積がもたらされるそれぞれのＭＯＳトランジスタ・スイッチのドレインが、信号積を合成して、周波数変調された基準クロック信号２０２Ａの瞬間周波数の９倍の周波数を有する出力信号２３０を生成するように、相互に結合される。局部発振器２０４は、９つの遅延要素、および９つの発振信号に関連して前述されるものの、このことは必須ではないことに留意されたい。局部発振器２０４は、任意の所望される数のそのような発振信号をもたらすように構成され得る。
図６Ｂに示される受信機実装形態に関して、送信機実施装態に関連して前述したエッジ合成器１０６の動作と同様に、電流は、データ信号２０６Ａが「高」になり、さらにＭＯＳトランジスタ・スイッチ６０６がオンにされた場合に限って、エッジ合成器２０６のカスケードされたＭＯＳトランジスタ・ペアを通って流れることを許される。しかし、受信機実装形態によれば、トランシーバ２００は、図６Ｂに示されるとおり、ＭＯＳトランジスタ６０２経由で第２の基準信号２０６Ａを受信するように構成されることも可能である。特に、エッジ合成器２０６は、ＭＯＳトランジスタ６０２のゲートにおいて第２の基準信号２０６Ａを受信することが可能である。図示されるとおり、ＭＯＳトランジスタ６０２は、エッジ合成器２０６におけるカスケードされたＭＯＳトランジスタ・ペアの各トランジスタの利用可能なソースに結合される。このようにして、電流は、第２の基準信号２０６Ａが「高」になり、さらにＭＯＳトランジスタ・スイッチがオンにされた場合に限って、エッジ合成器２０６のカスケードされたＭＯＳトランジスタ・ペアを通って流れることを許される。
このため、発振信号Ａ３およびＡ４のそれぞれが高になり、さらにＭＯＳトランジスタ・スイッチ６０２Ａおよび６０２Ｂのそれぞれが、それぞれ、「オン」にされた場合でさえ、電流の流れは、ＭＯＳトランジスタ・スイッチ６２６も「オン」にされた場合にしか、ＭＯＳトランジスタ・スイッチ６０２Ａのドレイン６０２Ｃにおいて生じない。このようにして、エッジ合成器２０６は、データ信号２０６Ａと混合された仮想の９倍にされた基準クロック信号をもたらす仮想局部発振器として機能する。その結果、第２の基準信号２０６Ａの周波数と、９倍にされた基準クロック信号２０２Ｂの周波数の差が、エッジ合成器２０６のカスケードされたＭＯＳトランジスタ・スイッチ・ペアの結合された利用可能なドレインにもたらされる。つまり、出力信号２３０は、第２の基準信号２０６Ａの周波数と、９倍にされた基準クロック信号２０２Ｂの周波数の差である周波数を有する。
このため、例えば、発振信号Ａ１、Ａ２．．．Ａ９の周波数が４４．５ＭＨｚであり、さらにデータ信号２０６Ａの周波数が４０２ＭＨｚである場合、出力信号２３０は、１．５ＭＨｚ（４０２ＭＨｚ−４４．５ＭＨｚ×９）という周波数を有するダウンコンバートされたデータ信号２０６Ａである。このようにして、データ信号２０６Ａは、データ信号２０６Ａのより効果的で、より正確で、さらに／またはより効率的な復号を可能にし得る出力信号２３０にダウンコンバートされる。そのようなダウンコンバートの後に、出力信号２３０は、当技術分野で知られている復調技術による復調のために出力要素２０８に供給され得る。
図２を再び参照すると、出力要素２０８は、一般に、ワイヤレス・トランシーバ２００の送信機機能および／または受信機機能を円滑にするように構成されることが可能であり、さらに任意の適切な形態をとることが可能である。例えば、送信機実装形態によれば、出力要素２０８は、出力信号２３０を調整し、さらにワイヤレスで送信するように構成されたワイヤレス送信機を含み得る。そのようなワイヤレス送信回路の例として、図６Ａは、ワイヤレス送信回路６０８を示す。ワイヤレス送信回路６０８は、局部発振器２０６の各ＭＯＳトランジスタ・ペアによって流れるようにされる電流が流れるＬＣタンクを形成する、キャパシタ６０８Ａおよび６０８Ｂ、ならびにインダクタ６０８Ｃを含む。キャパシタ６０８Ａおよび６０８Ｂ、ならびにインダクタ６０８Ｃは、出力信号２３０の周波数に合わせられて、出力信号２３０における基本周波数以外の周波数の効果的なろ波をもたらすことが可能である。ワイヤレス・トランシーバ回路６０８は、エッジ合成器２０６のインピーダンスに整合したアンテナ６０８Ｄも含む。このようにして、ワイヤレス・トランシーバ回路６０８は、アンテナ６０８Ｄを介して出力信号２３０を送信するように構成され得る。
代替として、受信機実装形態によれば、出力要素２０８は、出力信号２３０をさらに調整する抵抗器６０８Ｅおよびキャパシタ６０８Ｆ（ＲＣ）フィルタを含んでもよい。出力要素２０８は、出力信号２３０を調整し、さらに復調するように構成されたローパス・フィルタおよび／または復調器を含む受信機機能を実行する他のデバイスを含んでもよい。そのような復調器は、出力信号２３０を受信するようにエッジ合成器２０６に結合され得る。出力要素２０８は、他の形態をとることも可能である。
（ＩＶ．送信機実装形態）
図７Ａは、トランシーバ２００の送信機実装形態によって実行される例示的な方法７００を示す流れ図である。図７Ａに示されるとおり、方法７００は、ステップ７０２で始まり、基準源２０２が、好ましくは、周波数変調された基準クロック信号２０２Ａである、第１の基準周波数を有する第１の基準信号２１０を生成する。ステップ７０４で、トランシーバ２００が、周波数変調された基準クロック信号２０２Ａを受信することが可能である。ステップ７０６で、トランシーバ２００が、周波数変調された基準クロック信号２０２Ａを使用して局部発振器２０４を注入ロックすることが可能であり、局部発振器２０４は、第１の基準周波数と等しい発振周波数をそれぞれが有する発振信号セット２２０を供給する。ステップ７０８で、トランシーバ２００が、発振信号セット２２０を合成して、第１の基準周波数の瞬間周波数の倍数である出力周波数を有する出力信号２３０（キャリア信号２０８Ａによって表される）を生成することが可能である。ステップ７１０で、トランシーバ２００が、選択的に、出力信号１３０を送信することが可能である。次に、方法７００のステップがさらに詳細に説明される。
ステップ７０２で、基準源２０２が、好ましくは、周波数変調された基準クロック信号２０２Ａであり得る、第１の基準周波数を有する第１の基準信号２１０を生成する。好ましくは、基準源２０２は、基準クロック信号２０２Ｂをデータ信号２０２Ｃで変調することによって、周波数変調された基準クロック信号２０２Ａを生成することが可能である。
一実施形態において、基準源２０２は、周波数偏移変調（ＦＳＫ）の変調を使用して、特に、着信するデータ信号２０２Ｃを使用して基準クロック信号２０２Ｂを注入プルすることによって、基準クロック信号２０２Ｂをデータ信号２０２Ｃで変調することが可能である。注入ロックと同様に、注入プルは、多種多様な発振器タイプにおいて見ることができる発振器の動作である。しかし、注入ロックが、第１の発振器が第１の発振器信号を第２の発振器に注入することによって第２の発振器をロックする現象を指すのに対して、注入プルは、第１の発振器が第１の発振器信号を第２の発振器に注入することによって、第２の発振器が第１の発振器信号の周波数にロックすることを必ずしも生じさせずに、第２の発振器を乱す現象を指す。そのような外乱は、第２の発振器における瞬間周波数偏移を生じさせ、その結果、第１の発振器の瞬間周波数に応じて第２の発振器を変調する。このようにして、着信するデータ信号２０２Ｃが、ＦＳＫ変調を使用して基準クロック信号２０２Ｂ上に符号化されて、周波数変調された基準クロック信号２０２Ａを生成することが可能である。
一般に、キャリア周波数などのそのような高い周波数における変調のための高周波数信号の合成を含むデータ変調技術は、電力を多く使用する。しかし、本明細書で開示される変調技術は、基準クロック信号１０２Ｂの周波数などの相対的に低い周波数でデータ変調を実行する。そのような低周波数の基準クロック信号を使用して変調を実行し、その結果、データ変調が実行される高周波数のキャリア信号の合成を回避することによって、周波数合成および高周波数のデータ変調による電力消費が回避される。
ステップ７０４で、トランシーバ２００が、基準源２０２によって出力された周波数変調された基準クロック信号２０２Ａを受信することが可能である。例えば、トランシーバ２００が、局部発振器２０４の注入ロック回路の入力において周波数変調された基準クロック信号２０２Ａを受信することが可能である。他の例も可能である。
ステップ７０６で、トランシーバ２００が、周波数変調された基準クロック信号２０２Ａを使用して局部発振器２０４を注入ロックすることが可能であり、局部発振器２０４が、第１の基準周波数と等しい発振周波数をそれぞれが有する発振信号セット２２０を供給する。一実施形態において、そのような注入ロックは、図４に関連して前述した仕方で達せられる。特に、局部発振器２０４は、遅延要素セット４０２Ａ〜４０２Ｈのそれぞれの遅延要素４０２Ａ〜４０２Ｈの出力に発振信号セット２２０のそれぞれの発振信号をもたらすことが可能である。この実施形態によれば、発振信号セット２２０の中の各信号の周波数は、一般に、周波数変調された基準クロック信号２０２Ａの瞬間周波数と等しい。さらに、リング発振器２０４によって供給される発振信号セット２２０は、発振信号Ａ１、Ａ２．．．Ａ９を備え、さらに発振信号Ａ１、Ａ２．．．Ａ９のそれぞれは、等間隔で離れたそれぞれの位相を有する。発振信号セット２２０（リング発振器２０４の９つの遅延要素４０２Ａ〜４０２Ｈに対応する）の中の合計９つの発振信号の場合、発振信号Ａ１、Ａ２．．．Ａ９は、等しいＴ／１８の周期の間隔で離れていることになる。ただし、Ｔは、周波数変調された基準クロック信号２０２Ａの周期である。
ステップ７０８で、トランシーバ２００が、発振信号セット２２０を合成して、第１の基準周波数の倍数である出力周波数を有する出力信号２３０を生成する。図２に示されるとおり、この出力信号２３０は、キャリア信号２０８Ａの形態をとることが可能である。一実施形態において、エッジ合成器２０６が、図６Ａに示されるカスケードされたＭＯＳトランジスタ・スイッチ構成を使用して、発振信号２２０を合成して、出力信号２３０を生成することが可能である。
ステップ７１０で、トランシーバ２００が、選択的に出力信号２３０を送信することが可能である。前述したとおり、そのような送信は、図６Ａに示されるワイヤレス送信回路６０８を使用して行われ得る。
（Ｖ．受信機実施形態）
図７Ｂは、トランシーバ２００の受信機実装形態によって実行される例示的な方法７２０を示す流れ図である。図７Ｂに示されるとおり、方法７２０は、ステップ７２２で始まり、基準源２０２が基準クロック信号２０２Ｂを生成する。ステップ７２４で、トランシーバ２００が、好ましくは、基準クロック信号２０２Ｂである、第１の基準周波数を有する第１の基準信号２１０を受信することが可能である。ステップ７２６で、トランシーバ２００が、基準クロック信号２０２Ｂを使用して局部発振器２０４を注入ロックすることが可能であり、局部発振器２０４は、第１の基準周波数と等しい発振周波数をそれぞれが有する発振信号セット２２０を供給する。ステップ７２８で、トランシーバ２００が、第２の基準信号２０６Ａを受信することが可能である。さらに、ステップ７３０で、トランシーバ２００が、発振信号セット２２０を合成して、（ａ）第２の基準信号２０６Ａの第２の基準周波数と（ｂ）第１の基準周波数の倍数の差である出力周波数を有する出力信号２３０を生成する（そのような出力信号２３０が、差信号２０８Ｂによって表される）。次に、方法７２０のステップが、さらに詳細に説明される。
ステップ７２２で、基準源２００が、第１の基準信号２１０を生成する。基準源２００は、前述した任意の仕方で第１の基準信号２１０を生成することが可能である。例えば、基準クロック信号２１０は、水晶発振器によって生成され得る。他のタイプの結晶発振器を含め、基準発振回路の他の例も存在する。
ステップ７２４で、トランシーバ２００が、基準源２０２から、第１の基準周波数を有する第１の基準信号２１０を受信する。例えば、トランシーバ２００は、第１の注入ロック回路２０４などの注入ロック回路の入力において基準クロック信号２０２Ｂを受信することが可能である。他の例も可能である。
ステップ７２６で、トランシーバ２００が、基準クロック信号２０２Ｂを使用して局部発振器２０４を注入ロックし、局部発振器２０４は、発振周波数が第１の基準周波数と等しくなるように、発振周波数をそれぞれ有する発振信号セット２２０を供給する。
そのような注入ロックは、図４、および方法７００のステップ７０６に関連して前述したのと同様の仕方で達せられ得る。したがって、リング発振器２０４は、遅延要素４０２Ａ〜４０２Ｈのセットのうちのそれぞれの遅延要素４０２Ａ〜４０２Ｈの出力に発振信号セット２２０のうちのそれぞれの発振信号をもたらすことが可能である。発振信号セット２２０の中の各信号の周波数は、一般に、基準クロック信号２０２Ｂの周波数と等しいことに留意されたい。リング発振器２０４によって供給される発振信号セット２２０は、発振信号Ａ１、Ａ２．．．Ａ９を備え、さらに発振信号Ａ１、Ａ２．．．Ａ９のそれぞれは、等間隔で離れたそれぞれの位相を有することにさらに留意されたい。発振信号セット２２０（リング発振器２０４の９つの遅延要素４０２Ａ〜４０２Ｈに対応する）の中の合計９つの発振信号の場合、発振信号Ａ１、Ａ２．．．Ａ９は、等しいＴ／１８の周期の間隔で離れていることになる。ただし、Ｔは、周波数変調された基準クロック信号２０２Ｂの周期である。
ステップ７２８で、トランシーバ２００が、第２の基準信号２０６Ａなどの第２の基準信号を受信する。一例において、第２の基準信号２０６Ａは、任意の適切な受信回路によってトランシーバ２００によってワイヤレスで受信されているデータ信号であり得る。
ステップ７３０で、トランシーバ２００が、発振信号セット２２０を合成して、（ａ）第２の基準信号２０６Ａの第２の基準周波数と（ｂ）第１の基準周波数の倍数の差である出力周波数を有する出力信号２３０を生成する。この出力信号２３０は信号２０８Ｂとして表すことができる。受信機実装形態によれば、信号２０８Ｂは、ダウンコンバートされたデータ信号２０６Ａであることが可能であり、さらに復調などのさらなる処理のために出力要素２０８によって受信されることが可能である。
（ＶＩ．結論）
以上の詳細な説明は、限定するものとしてではなく、例示するものと考えられることが意図され、さらにすべての均等物を含む添付の特許請求の範囲が、本発明の範囲を規定することを意図するものと理解される。特許請求の範囲は、特にそのように記載されない限り、説明される順序または要素に限定されるものとして読まれるべきではない。したがって、添付の特許請求の範囲および趣旨に含まれるすべての実施形態、ならびにそれらの均等形態が、本発明として主張される。

Claims (42)

  1. 回路であって、
    セットの発振信号を供給するように構成された発振回路であって、各発振信号は、発振周波数を有する、前記発振回路と、
    該発振回路に結合された注入ロック回路であって、該注入ロック回路は、（ｉ）第１の基準周波数を有する第１の基準信号を受信し、（ｉｉ）該第１の基準信号を使用して該発振回路を注入ロックするように構成されて、該発振周波数が該第１の基準周波数と同一であるようにする、前記注入ロック回路と、
    該発振回路に結合され、該セットの発振信号を合成して出力信号を生成するように構成されたエッジ合成回路であって、前記出力信号は、（ｉ）該第１の基準周波数の倍数、または（ｉｉ）（ａ）第２の基準信号の第２の基準周波数と（ｂ）該第１の基準周波数の倍数との差のいずれかである出力周波数を有する、前記エッジ合成回路と
    を備える回路。
  2. 前記発振回路が、セットの遅延要素を有するリング発振回路を含み、該リング発振回路が、該セットの遅延要素のうちのそれぞれ一つの遅延要素の出力に前記セットの発振信号のうちのそれぞれ一つの発振信号を供給するように構成されている、請求項１に記載の回路。
  3. 前記エッジ合成回路が、前記リング発振回路によって前記セットの遅延要素の出力に供給された前記発振信号を受信するようにさらに構成されている、請求項２に記載の回路。
  4. 前記第１の基準信号が、周期Ｔを有し、前記セットの発振信号が、発振信号Ａ１、Ａ２．．．ＡＮを含み、該発振信号Ａ１、Ａ２．．．ＡＮの各々が、それぞれの位相を有し、該それぞれの位相が、Ｔ／（２Ｎ）の周期で均等に離間されている、請求項１に記載の回路。
  5. 前記出力周波数が、前記第１の基準周波数の倍数であり、前記エッジ合成回路が前記セットの発振信号を合成して前記出力信号を生成するように構成されることは、前記エッジ合成回路が、
    セットの信号積Ａ１Ａ２、Ａ２Ａ３．．．ＡＮＡ１を生成し、
    該セットの信号積の合計を生成して、Ｎ倍にされた前記第１の基準周波数に等しい出力周波数を有する前記出力信号を提供するように構成されることを含む、請求項４に記載の回路。
  6. 前記第１の基準信号が、周波数偏移変調された（ＦＳＫ）基準クロック信号である、請求項１に記載の回路。
  7. 前記回路が、
    前記エッジ合成回路に結合されたワイヤレス送信回路をさらに備え、該ワイヤレス送信回路は、前記出力信号をワイヤレスで送信するように構成されている、請求項１に記載の回路。
  8. 前記出力周波数が、差周波数であり、前記エッジ合成回路が前記セットの発振信号を合成して前記出力信号を生成するように構成されることは、前記エッジ合成回路が、
    セットの信号積Ａ１Ａ２、Ａ２Ａ３．．．ＡＮＡ１を生成し、
    該セットの信号積を前記第２の基準信号と混合し、
    該混合されたセットの信号積の合計を生成して、前記差周波数と等しい出力周波数を有する前記出力信号を提供するように構成されることを含む、請求項４に記載の回路。
  9. 前記第１の基準信号が、基準クロック信号である、請求項１に記載の回路。
  10. 前記エッジ合成回路に結合されたワイヤレス受信回路をさらに備え、該ワイヤレス受信回路は、前記第２の基準信号をワイヤレスで受信するように構成されている、備える請求項１に記載の回路。
  11. 前記第２の基準信号が、変調された信号であり、
    前記回路は、前記エッジ合成回路に結合された復調回路をさらに備え、該復調回路は、前記出力信号を復調するように構成されている、請求項１に記載の回路。
  12. 前記出力周波数が、６．７６５〜６．７９５ＭＨｚ、１３．５５３〜１３．５６７ＭＨｚ、２６．９５７〜２７．２８３ＭＨｚ、４０．６６〜４０．７０ＭＨｚ、４３３．０５〜４３４．７９ＭＨｚ、９０２〜９２８ＭＨｚ、２．４００〜２．５００ＧＨｚ、５．７２５〜５．８７５ＧＨｚの範囲のうち１つの範囲内の周波数である、請求項１に記載の回路。
  13. 前記注入ロック回路が、少なくとも第１の段と第２の段とを含み、該第１の段が、前記発振回路に対して前記基準周波数の単相注入を与えるように構成され、該第２の段が、前記発振回路に対して前記基準周波数の多相対称注入を与えるように構成されている、請求項１に記載の回路。
  14. 方法であって、
    第１の基準周波数を有する第１の基準信号を受信すること、
    該第１の基準信号を使用して、発振周波数をそれぞれが有するセットの発振信号を供給する局部発振器を注入ロックして、該発振周波数が該第１の基準周波数と等しいようにすること、
    該セットの発振信号を合成して、（ｉ）該第１の基準周波数の倍数、または（ｉｉ）（ａ）第２の基準信号の第２の基準周波数と（ｂ）該第１の基準周波数の倍数との差のいずれかである出力周波数を有する出力信号を生成すること
    を含む方法。
  15. 前記第１の基準信号が、周期Ｔを有し、前記セットの発振信号が、複数の発振信号Ａ１、Ａ２．．．ＡＮを含み、該複数の発振信号Ａ１、Ａ２．．．ＡＮの各々が、それぞれの位相を有し、該それぞれの位相が、Ｔ／（２Ｎ）の周期で均等に離間されている、請求項１４に記載の方法。
  16. 前記出力周波数が、前記第１の基準周波数の倍数であり、前記セットの発振信号を合成して出力周波数を有する出力信号を生成することが、
    セットの信号積Ａ１Ａ２、Ａ２Ａ３．．．ＡＮＡ１を生成すること、
    該セットの信号積の合計を生成して、Ｎ倍にされた前記基準周波数と等しい出力周波数を有する前記出力信号を提供すること
    を含む、請求項１５に記載の方法。
  17. 前記第１の基準信号が、周波数偏移変調された（ＦＳＫ）基準クロック信号であり、前記方法は、前記出力信号をワイヤレスで送信することをさらに含む、請求項１４に記載の方法。
  18. 前記出力周波数が、差周波数であり、前記セットの発振信号を合成して出力周波数を有する出力信号を生成することが、
    セットの信号積Ａ１Ａ２、Ａ２Ａ３．．．ＡＮＡ１を生成すること、
    該セットの信号積を前記第２の基準信号と混合すること、
    該混合されたセットの信号積の合計を生成して、前記差周波数と等しい出力周波数を有する前記出力信号を提供すること
    を含む、請求項１５に記載の方法。
  19. 前記セットの発振信号を合成して前記出力信号を生成する前に、前記第２の基準信号をワイヤレスで受信することをさらに含む、請求項１４に記載の方法。
  20. 前記第２の基準信号が、変調された信号であり、
    前記方法は、前記セットの発振信号を合成して前記出力信号を生成した後、前記出力信号を復調することをさらに含む、請求項１４に記載の方法。
  21. 前記基準周波数が、６．７６５〜６．７９５ＭＨｚ、１３．５５３〜１３．５６７ＭＨｚ、２６．９５７〜２７．２８３ＭＨｚ、４０．６６〜４０．７０ＭＨｚ、４３３．０５〜４３４．７９ＭＨｚ、９０２〜９２８ＭＨｚ、２．４００〜２．５００ＧＨｚ、５．７２５〜５．８７５ＧＨｚの範囲内の周波数である、請求項１４に記載の方法。
  22. 前記基準信号を使用して前記局部発振器を注入ロックすることが、少なくとも第１の段の注入および第２の段の注入を使用することを含み、該第１の段の注入が、前記局部発振器に対する前記基準周波数の単相注入を含み、該第２の段の注入が、前記局部発振器に対する前記基準周波数の多相対称注入を含む、請求項１４に記載の方法。
  23. 装置であって、
    セットの発振信号を供給するための手段であって、各発振信号は、発振周波数を有する、前記供給するための手段と、
    （ｉ）第１の基準周波数を有する第１の基準信号を受信し、（ｉｉ）該第１の基準信号を使用して発振回路を注入ロックして、該発振周波数が該第１の基準周波数と同一であるようにするための手段を含む、注入ロックするための手段と、
    該セットの発振信号を合成して、（ｉ）該第１の基準周波数の倍数、または（ｉｉ）（ａ）第２の基準信号の第２の基準周波数と（ｂ）該第１の基準周波数の該倍数との差である差周波数のいずれかである出力周波数を有する出力信号を生成するための手段と
    を備える装置。
  24. 前記注入ロックするための手段が、（ｉ）前記セットの発振信号を供給するための手段に前記基準信号の単相注入を与えるための手段と、（ｉｉ）前記セットの発振信号を供給するための手段に前記基準信号の多相対称注入を与えるための手段とをさらに含む、請求項２３に記載の装置。
  25. 前記第１の基準信号が、周期Ｔを有し、前記セットの発振信号が、複数の発振信号Ａ１、Ａ２．．．ＡＮを含み、該複数の発振信号Ａ１、Ａ２．．．ＡＮの各々が、それぞれの位相を有し、該それぞれの位相が、Ｔ／（２Ｎ）の周期で均等に離間されている、請求項１、２、３、６、７、１２、または１３のいずれか１項に記載の回路。
  26. 前記出力周波数が、前記第１の基準周波数の倍数であり、前記エッジ合成回路が前記セットの発振信号を合成して出力信号を生成するように構成されることは、前記エッジ合成回路が、
    セットの信号積Ａ１Ａ２、Ａ２Ａ３．．．ＡＮＡ１を生成し、
    該セットの信号積の合計を生成して、Ｎ倍にされた前記基準周波数と等しい出力周波数を有する前記出力信号を提供するように構成されることを含む、請求項１、２、３、４、６、７、１２、または１３のいずれか１項に記載の回路。
  27. 前記第１の基準信号が、周波数偏移変調された（ＦＳＫ）基準クロック信号である、請求項１、２、３、４、５、７、１２、または１３のいずれか１項に記載の回路。
  28. 前記エッジ合成回路に結合されたワイヤレス送信回路をさらに備え、該ワイヤレス送信回路は、前記出力信号をワイヤレスで送信するように構成されている、請求項１、２、３、４、５、６、１２、または１３のいずれか１項に記載の回路。
  29. 前記出力周波数が、差周波数であり、前記エッジ合成回路が前記セットの発振信号を合成して出力信号を生成するように構成されることは、前記エッジ合成回路が、
    セットの信号積Ａ１Ａ２、Ａ２Ａ３．．．ＡＮＡ１を生成し、
    該セットの信号積を前記第２の基準信号と混合し、
    該混合されたセットの信号積の合計を生成して、前記差周波数と等しい出力周波数を有する前記出力信号を提供するように構成されることを含む、請求項１、２、３、４、９、１０、１１、１２、または１３のいずれか１項に記載の回路。
  30. 前記第１の基準信号が、基準クロック信号である、請求項１、２、３、４、８、１０、１１、１２、または１３のいずれか１項に記載の回路。
  31. 前記エッジ合成回路に結合されたワイヤレス受信回路をさらに備え、該ワイヤレス受信回路は、前記第２の基準信号をワイヤレスで受信するように構成されている、請求項１、２、３、４、８、９、１１、１２、または１３のいずれか１項に記載の回路。
  32. 前記第２の基準信号が、変調された信号であり、
    前記回路が、前記エッジ合成回路に結合された復調回路をさらに備え、該復調回路は、前記出力信号を復調するように構成されている、請求項１、２、３、４、８、９、１０、１２、または１３のいずれか１項に記載の回路。
  33. 前記出力周波数が、６．７６５〜６．７９５ＭＨｚ、１３．５５３〜１３．５６７ＭＨｚ、２６．９５７〜２７．２８３ＭＨｚ、４０．６６〜４０．７０ＭＨｚ、４３３．０５〜４３４．７９ＭＨｚ、９０２〜９２８ＭＨｚ、２．４００〜２．５００ＧＨｚ、５．７２５〜５．８７５ＧＨｚの範囲のうち１つの範囲内の周波数である、請求項１乃至１１または１３のいずれか１項に記載の回路。
  34. 前記注入ロック回路が、少なくとも第１の段と第２の段とを含み、該第１の段が、前記発振回路に対して前記基準周波数の単相注入を与えるように構成され、該第２の段が、前記発振回路に対して前記基準周波数の多相対称注入を与えるように構成されている、請求項１乃至１２のいずれか１項に記載の回路。
  35. 前記第１の基準信号が、周期Ｔを有し、前記セットの発振信号が、複数の発振信号Ａ１、Ａ２．．．ＡＮを含み、該複数の発振信号Ａ１、Ａ２．．．ＡＮの各々が、それぞれの位相を有し、該それぞれの位相が、Ｔ／（２Ｎ）の周期で均等に離間されている、請求項１４、１７、１９、２０、２１、または２２に記載の方法。
  36. 前記出力周波数が、前記第１の基準周波数の倍数であり、前記セットの発振信号を合成して出力周波数を有する出力信号を生成することが、
    セットの信号積Ａ１Ａ２、Ａ２Ａ３．．．ＡＮＡ１を生成すること、
    該セットの信号積の合計を生成して、Ｎ倍にされた前記基準周波数と等しい出力周波数を有する前記出力信号を提供すること
    を含む、請求項１４、１５、１７、２１、または２２のいずれか１項に記載の方法。
  37. 前記第１の基準信号が、周波数偏移変調された（ＦＳＫ）基準クロック信号であり、前記方法は、前記出力信号をワイヤレスで送信することをさらに含む、請求項１４、１５、１６、２１、または２２のいずれか１項に記載の方法。
  38. 前記出力周波数が、差周波数であり、前記セットの発振信号を合成して出力周波数を有する出力信号を生成することが、
    セットの信号積Ａ１Ａ２、Ａ２Ａ３．．．ＡＮＡ１を生成すること、
    該セットの信号積を前記第２の基準信号と混合すること、
    該混合されたセットの信号積の合計を生成して、前記差周波数と等しい出力周波数を有する前記出力信号を提供すること
    を含む、請求項１４、１５、１９、２０、２１、または２２のいずれか１項に記載の方法。
  39. 前記セットの発振信号を合成して前記出力信号を生成する前に、前記第２の基準信号をワイヤレスで受信することをさらに含む、請求項１４、１５、１８、２０、２１、または２２のいずれか１項に記載の方法。
  40. 前記第２の基準信号が、変調された信号であり、
    前記方法は、前記セットの発振信号を合成して前記出力信号を生成した後、前記出力信号を復調することをさらに含む、請求項１４、１５、１９、２１、または２２のいずれか１項に記載の方法。
  41. 前記基準周波数が、６．７６５〜６．７９５ＭＨｚ、１３．５５３〜１３．５６７ＭＨｚ、２６．９５７〜２７．２８３ＭＨｚ、４０．６６〜４０．７０ＭＨｚ、４３３．０５〜４３４．７９ＭＨｚ、９０２〜９２８ＭＨｚ、２．４００〜２．５００ＧＨｚ、５．７２５〜５．８７５ＧＨｚの範囲内の周波数である、請求項１４乃至２０、または２２のいずれか１項に記載の方法。
  42. 前記基準信号を使用して前記局部発振器を注入ロックすることが、少なくとも第１の段の注入および第２の段の注入を使用することを含み、該第１の段の注入が、前記局部発振器に対する前記基準周波数の単相注入を含み、該第２の段の注入が、前記局部発振器に対する前記基準周波数の多相対称注入を含む、請求項１４乃至２１のいずれか１項に記載の方法。
JP2013501435A 2010-03-23 2011-03-23 周波数逓倍トランシーバ Expired - Fee Related JP5829264B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US31679010P 2010-03-23 2010-03-23
US31678410P 2010-03-23 2010-03-23
US61/316,790 2010-03-23
US61/316,784 2010-03-23
US41017610P 2010-11-04 2010-11-04
US61/410,176 2010-11-04
PCT/US2011/029646 WO2011119746A1 (en) 2010-03-23 2011-03-23 Frequency multiplying transceiver

Publications (3)

Publication Number Publication Date
JP2013523056A true JP2013523056A (ja) 2013-06-13
JP2013523056A5 JP2013523056A5 (ja) 2014-05-08
JP5829264B2 JP5829264B2 (ja) 2015-12-09

Family

ID=44123177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013501435A Expired - Fee Related JP5829264B2 (ja) 2010-03-23 2011-03-23 周波数逓倍トランシーバ

Country Status (7)

Country Link
US (2) US8811926B2 (ja)
EP (1) EP2550737A1 (ja)
JP (1) JP5829264B2 (ja)
CN (1) CN102893522B (ja)
BR (1) BR112012024147A2 (ja)
TW (1) TW201218634A (ja)
WO (1) WO2011119746A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054711B2 (en) * 2009-07-02 2015-06-09 Infineon Technologies Ag Frequency divider
US9099956B2 (en) 2011-04-26 2015-08-04 King Abdulaziz City For Science And Technology Injection locking based power amplifier
US9966937B2 (en) * 2011-04-29 2018-05-08 Marvell World Trade Ltd. Frequency multipliers
WO2012151050A2 (en) * 2011-05-02 2012-11-08 Rambus Inc. Integrated circuit having a multiplying injection-locked oscillator
TWI516018B (zh) 2012-09-21 2016-01-01 國立交通大學 倍頻裝置及其操作方法
US9082514B1 (en) 2013-04-22 2015-07-14 Xilinx, Inc. Method and apparatus for physically unclonable function burn-in
US9444618B1 (en) * 2013-04-22 2016-09-13 Xilinx, Inc. Defense against attacks on ring oscillator-based physically unclonable functions
US9401639B2 (en) * 2013-09-03 2016-07-26 Intersil Americas LLC Injection locked phasing for a peak-valley multiphase regulator
JP6171758B2 (ja) * 2013-09-10 2017-08-02 富士通株式会社 高周波信号発生回路、送信装置、受信装置及び送受信装置
US9537516B1 (en) * 2013-09-26 2017-01-03 The United States Of America As Represented By Secretary Of The Navy Edge combining transmitter
FR3034593A1 (ja) * 2015-04-02 2016-10-07 Commissariat Energie Atomique
US20180180752A1 (en) * 2015-06-22 2018-06-28 Wizedsp Ltd. Method and a system for locating a mobile telephone
WO2017162275A1 (en) * 2016-03-22 2017-09-28 Telefonaktiebolaget Lm Ericsson (Publ) A reference signal system for noise reduction.
US10235378B1 (en) * 2016-09-30 2019-03-19 EMC IP Holding Company LLC Namespace performance acceleration by selective SSD caching
KR102387572B1 (ko) 2017-04-20 2022-04-18 삼성전자주식회사 무선 통신 장치 및 방법
DE102018210089A1 (de) * 2018-06-21 2019-12-24 Infineon Technologies Ag Frequenzvervielfacher und Verfahren zur Frequenzvervielfachung
CN110212929B (zh) * 2019-05-23 2021-03-09 东南大学 一种谐波抑制发射机
US11675046B2 (en) * 2019-08-31 2023-06-13 Globalfoundries U.S. Inc. Transmitter unit suitable for millimeter wave devices
US11527992B2 (en) 2019-09-19 2022-12-13 Analog Devices International Unlimited Company Rotary traveling wave oscillators with distributed stubs
KR20220033248A (ko) 2020-09-09 2022-03-16 삼성전자주식회사 무선 전력 중계 장치 및 무선 전력 중계 방법
CN114363132A (zh) 2020-10-13 2022-04-15 三星电子株式会社 通信方法
US11539353B2 (en) * 2021-02-02 2022-12-27 Analog Devices International Unlimited Company RTWO-based frequency multiplier
US11936436B2 (en) * 2021-12-10 2024-03-19 Rohde & Schwarz Gmbh & Co. Kg External frontend device and frontend system
US11728962B2 (en) * 2021-12-13 2023-08-15 Xilinx, Inc. Multi-phase clock signal generation circuitry

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0420016A (ja) * 1990-05-14 1992-01-23 Hitachi Ltd クロックジェネレータ及び半導体集積回路
JP2002521904A (ja) * 1998-07-24 2002-07-16 グローバル・コミュニケーション・テクノロジー・インク 単一チップｃｍｏｓ送信器／受信器およびｖｃｏ−ミキサ構造
JP2003124787A (ja) * 2001-10-18 2003-04-25 Seiko Epson Corp パルス処理回路および周波数逓倍回路
JP2009117894A (ja) * 2007-11-01 2009-05-28 Univ Of Tokyo 注入同期型発振器
JP2009302692A (ja) * 2008-06-11 2009-12-24 Fujitsu Ltd クロック及びデータ復元回路
JP2010011142A (ja) * 2008-06-27 2010-01-14 Panasonic Corp 変調器、復調器、変復調器、および通信機

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1029720C (zh) * 1992-06-12 1995-09-06 莫托罗拉公司 具有快速锁定锁相环的无线电装置
JPH07221546A (ja) * 1994-01-28 1995-08-18 Nippon Telegr & Teleph Corp <Ntt> 注入同期発振器
US6535037B2 (en) * 2000-02-04 2003-03-18 James Maligeorgos Injection locked frequency multiplier
US6617936B2 (en) * 2001-02-20 2003-09-09 Velio Communications, Inc. Phase controlled oscillator
TWI233728B (en) * 2004-05-06 2005-06-01 Realtek Semiconductor Corp Injection-locked frequency divider and frequency dividing method thereof
TW200840226A (en) * 2007-03-22 2008-10-01 Univ Nat Taiwan Science Tech Injection locked frequency divider
TWI339505B (en) * 2007-08-01 2011-03-21 Univ Nat Taiwan Science Tech Injection-locked frequency divider
US8577305B1 (en) * 2007-09-21 2013-11-05 Marvell International Ltd. Circuits and methods for generating oscillating signals
US20090081961A1 (en) 2007-09-24 2009-03-26 Ahmadreza Rofougaran Method and system for injection locking an oscillator via frequency multiplication of a multiphase signal
US7961058B2 (en) * 2009-05-29 2011-06-14 The Hong Kong University Of Science And Technology Frequency divider using an injection-locking-range enhancement technique
US8487670B2 (en) * 2009-09-03 2013-07-16 Qualcomm, Incorporated Divide-by-two injection-locked ring oscillator circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0420016A (ja) * 1990-05-14 1992-01-23 Hitachi Ltd クロックジェネレータ及び半導体集積回路
JP2002521904A (ja) * 1998-07-24 2002-07-16 グローバル・コミュニケーション・テクノロジー・インク 単一チップｃｍｏｓ送信器／受信器およびｖｃｏ−ミキサ構造
JP2003124787A (ja) * 2001-10-18 2003-04-25 Seiko Epson Corp パルス処理回路および周波数逓倍回路
JP2009117894A (ja) * 2007-11-01 2009-05-28 Univ Of Tokyo 注入同期型発振器
JP2009302692A (ja) * 2008-06-11 2009-12-24 Fujitsu Ltd クロック及びデータ復元回路
JP2010011142A (ja) * 2008-06-27 2010-01-14 Panasonic Corp 変調器、復調器、変復調器、および通信機

Also Published As

Publication number Publication date
CN102893522B (zh) 2016-03-09
WO2011119746A1 (en) 2011-09-29
US20140357199A1 (en) 2014-12-04
US8811926B2 (en) 2014-08-19
US20130058384A1 (en) 2013-03-07
US9083424B2 (en) 2015-07-14
JP5829264B2 (ja) 2015-12-09
EP2550737A1 (en) 2013-01-30
CN102893522A (zh) 2013-01-23
TW201218634A (en) 2012-05-01
BR112012024147A2 (pt) 2019-09-24

Similar Documents

Publication Publication Date Title
JP5829264B2 (ja) 周波数逓倍トランシーバ
US8705663B2 (en) Receiver architecture and methods for demodulating binary phase shift keying signals
JP5809876B2 (ja) 低速ダイレクトコンバージョン方式ｆｓｋ無線周波数信号受信機
US20020180538A1 (en) Local oscillator architecture to reduce transmitter pulling effect and minimize unwanted sideband
CN105406864B (zh) 一种宽带高速跳频频率合成器及其工作方法
JP2007096694A (ja) Ｆｍトランスミッタ
JP2006109476A (ja) 周波数偏移復調器及び周波数偏移復調
JP2007088657A (ja) Ｆｍトランスミッタ
Jae-Seung et al. 13.1 A 227pJ/b− 83dBm 2.4 GHz multi-channel OOK receiver adopting receiver-based FLL
CN102098024A (zh) 混频器和使用该混频器的射频接收机
JPH08204763A (ja) 送信機及び送受信機
JP5345858B2 (ja) ノイズリダクションを持つ無線周波数信号の受信及び／又は送信用の装置
EP1545007B1 (en) Local oscillator for harmonic image-rejection mixers
US6782249B1 (en) Quadrature signal generation in an integrated direct conversion radio receiver
JP2005295097A (ja) ハーモニックミキサ及びこれを備えた無線装置
US10594342B1 (en) Power amplifying system and associated power amplifying method for bluetooth device
US20120163493A1 (en) Ultrahigh frequency i/q sender/receiver using multi-stage harmonic mixer
TWI508429B (zh) 本地振盪源產生器與相關通訊系統及本地振盪源產生方法
Tarar et al. A direct down-conversion receiver for coherent extraction of digital baseband signals using the injection locked oscillators
Mohamed et al. A highly integrated low-power 400MHz RF receiver in 0.13 um CMOS for medical applications
US9391562B2 (en) Local oscillation generator, associated communication system and method for local oscillation generation
JP2001148721A (ja) Ｆｓｋ変調器
JP2004040562A (ja) 標準電波を用いた基準周波数発生方法及び装置
JP3801493B2 (ja) 局部発振器を用いた送受信装置
JP2004120463A (ja) Ｉｆ復調モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140324

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151021

R150 Certificate of patent or registration of utility model

Ref document number: 5829264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees