JP2014103270A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2014103270A
JP2014103270A JP2012254555A JP2012254555A JP2014103270A JP 2014103270 A JP2014103270 A JP 2014103270A JP 2012254555 A JP2012254555 A JP 2012254555A JP 2012254555 A JP2012254555 A JP 2012254555A JP 2014103270 A JP2014103270 A JP 2014103270A
Authority
JP
Japan
Prior art keywords
circuit board
control circuit
heat dissipation
semiconductor module
power element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012254555A
Other languages
English (en)
Inventor
Tatsuya Itabashi
竜也 板橋
Hiroyuki Ogino
博之 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2012254555A priority Critical patent/JP2014103270A/ja
Publication of JP2014103270A publication Critical patent/JP2014103270A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】複数の回路基板を有する小型化された半導体モジュールを提供することを課題とする。
【解決手段】半導体モジュール10は、放熱性の回路基板である放熱回路基板20と、放熱回路基板20に搭載されたパワー素子24、リードフレーム26および感温素子28と、放熱回路基板20とは別体の制御回路基板30と、制御回路基板30に搭載された制御素子32と、放熱回路基板20の裏面が露出するように、これらを封止する封止樹脂と、を備える。そして、パワー素子24を搭載する第2フレームタブ42をリードフレーム26が有し、第2フレームタブ42には、制御回路基板30と重ね合わされるように延び出していて制御回路基板30にはんだ付けされることで制御回路基板30に固定される延長部分50が形成されている。
【選択図】図3

Description

本発明は、PFC素子を有する半導体モジュールに関する。
パワー素子と、パワー素子を制御する制御素子とを有する半導体モジュールが、自動車等に用いる電子機器の構成部品として広く使用されている。
このような従来の半導体モジュールでは、一般に、パワー素子が搭載された放熱回路基板と、制御素子が搭載された制御回路基板とが樹脂封止されている(例えば、特許文献1参照)。
特開2001-250911号公報
従来の半導体モジュールでは、放熱回路基板と制御回路基板とを、電気接続のために金属細線で接続している。
しかし、大電流を流す部分には太いワイヤを使用したり多数のワイヤをボンディングしたりする必要があり、このことが半導体モジュールの小型化の妨げとなっている。
一方、近年、市場における電子機器の小型化、大電力化の要求はますます高まっており、半導体モジュールに対しても小型化、大電力化の要望がますます高まっている。
本発明は上記課題に鑑みてなされたものであり、複数の回路基板を有する小型化された半導体モジュールを提供することを課題とする。
上記課題を解決するために、本発明の第1発明に係る半導体モジュールは、放熱性の回路基板である放熱回路基板と、前記放熱回路基板に搭載されたパワー素子、リードフレームおよび感温素子と、前記放熱回路基板とは別体の制御回路基板と、前記制御回路基板に搭載された制御素子と、前記放熱回路基板の裏面が露出するように、これらを封止する封止樹脂と、を備え、前記パワー素子を搭載するフレームタブを前記リードフレームが有し、前記フレームタブには、前記制御回路基板と重ね合わされるように延び出していて前記制御回路基板に接着されることで前記制御回路基板に固定される延長部分が形成されていることを特徴とする。
また、本発明の第2発明に係る半導体モジュールは、放熱性の回路基板である放熱回路基板と、前記放熱回路基板に搭載されたパワー素子、リードフレームおよび感温素子と、前記放熱回路基板とは別体の制御回路基板と、前記制御回路基板に搭載され、制御素子を第1の樹脂で封止してなる制御装置と、前記放熱回路基板の裏面が露出するように、これらを封止する第2の樹脂と、を備え、前記パワー素子を搭載するフレームタブを前記リードフレームが有し、前記フレームタブには、前記制御回路基板と重ね合わされるように延び出していて前記制御回路基板に接着されることで前記制御回路基板に固定される延長部分が形成されていることを特徴とする。
本発明によれば、複数の回路基板を有する小型化された半導体モジュールとすることができる。
本発明の一実施形態の半導体モジュールの構成を説明する模式的な平面図である。 本発明の一実施形態の半導体モジュールの外観を示す平面図である。 図3(a)〜(c)は、それぞれ、本発明の一実施形態の半導体モジュールで、内部構造を説明する平面図、側面図、および、樹脂封止されていることを示す側面図である。 図4(a)および(b)は、それぞれ、本発明の一実施形態の半導体モジュールを構成するリードフレームの平面図および側面図である。 本発明の一実施形態の半導体モジュールに形成される回路パターンを説明する平面図である。 本発明の一実施形態の半導体モジュールの内部構造の変形例を説明する模式的な側面図である。 本発明の一実施形態の半導体モジュールの内部構造の変形例を説明する模式的な側面図である。 本発明の一実施形態の半導体モジュールの内部構造の変形例を説明する模式的な側面図である。
以下、添付図面を参照して、本発明の実施の形態について説明する。以下の説明では、すでに説明したものと同一または類似の構成要素には同一または類似の符号を付し、その詳細な説明を適宜省略している。
また、図面は模式的なものであり、寸法比などは現実のものとは異なることに留意すべきである。従って、具体的な寸法比などは以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための例示であって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。この発明の実施の形態は、要旨を逸脱しない範囲内で種々変更して実施できる。
図1は、本発明の一実施形態(以下、本実施形態という)の半導体モジュールの構成を説明する模式的な平面図である。図2は、本実施形態の半導体モジュールの外観を示す平面図である。図3(a)〜(c)は、それぞれ、本発明の一実施形態の半導体モジュールで、内部構造を説明する平面図、側面図、および、樹脂封止されていることを示す側面図である。なお、図3(a)は平面視の投影面も示す。図4(a)および(b)は、それぞれ、本実施形態の半導体モジュールを構成するリードフレームの平面図および側面図である。図5は、本実施形態の半導体モジュールに形成される回路パターンを説明する平面図である。
本実施形態の半導体モジュール10は、図1に示すように、PFC素子を備えたPFC回路12と、PFC回路12に電気接続されたパワー素子回路14と、PFC回路12およびパワー素子回路14に電気接続された制御回路16とで構成される。
具体的には、図3に示すように、半導体モジュール10は、放熱性の回路基板である放熱回路基板20と、放熱回路基板20に搭載されたPFC素子22、パワー素子24、リードフレーム26および感温素子(例えばサーミスタ)28と、を備えている。PFC素子22はPFC回路12を構成し、パワー素子24はパワー素子回路14を構成する。そして、半導体モジュール10は、放熱回路基板20とは別体に設けられた制御回路基板30と、制御回路基板30に搭載された制御素子(制御IC)32と、放熱回路基板20の裏面が露出するように、これらを封止する封止樹脂34(図2参照)と、を備えている。制御素子32は制御回路16を構成する。
本明細書では、PFC回路とはPFC素子単体からなるものも含む概念であり、同様に、パワー素子回路とはパワー素子単体からなるものも含む概念であり、制御回路とは制御素子単体からなるものも含む概念である。
制御素子32は、制御回路基板30に金ワイヤ36で電気接続されて配置されている。また、封止樹脂34からは外部リード38が突出している(図2参照)。
リードフレーム26は複数のフレームタブを有している。すなわち、リードフレーム26は、PFC素子22を搭載する第1フレームタブ40と、PFC素子22およびパワー素子24を搭載する第2フレームタブ42とを有する。そして第2フレームタブ42には、PFC素子22とパワー素子24との間のフレームタブ部分42mに、フレームタブ部分42mおよびその上に形成された回路パターン44(図5参照)を貫通する透孔46が形成されている。
また、第1フレームタブ40におけるPFC素子22の1つあたりの面積は、第2フレームタブ42におけるパワー素子241つあたりの面積に比べて大きい。具体的には、第1フレームタブ40の熱抵抗が、第2フレームタブ42の熱抵抗よりも小さくなるように、第1フレームタブ40のPFC素子1つあたりの面積を、第2フレームタブ42のパワー素子1つあたりの面積に比べて例えば1.5倍以上大きくすることにより、PFC素子22からの熱を効率良く放熱できる構造になっている。なお、PFC素子22の熱抵抗は1.7W/℃、パワー素子24の熱抵抗は3W/℃である。
また、放熱回路基板(放熱板)20は、パワー素子24を搭載したリードフレーム26の裏面にはんだにより接着され封止樹脂(封止体)34から露出している。
そして、図3から判るように、放熱回路基板20と制御回路基板30とは、平面視の投影面では互いに分離しているように配置されている。
制御回路16は、制御回路基板30として基板化されて設けられており、外形縮小、端子数削減、配線短縮が図られている。制御回路基板30はガラスエポキシ多層両面基板であり、パワー素子24を搭載したパワー素子回路14から制御回路16への配線は、部分的に他の配線より幅広で表面以外に配線を形成する。また、放熱回路基板20と制御回路基板30とが段差を持って配置されている。
感温素子28は、長矩形の外形を有し、過熱保護用に放熱回路基板20上に搭載し、検知能力を向上させている。感温素子28は、感温素子28の長手方向が半導体モジュール10の長手方向と垂直になるよう配置しており、歪による特性変動を防止している。
また、本実施形態では、パワー素子24を搭載した第2フレームタブ42には、制御回路基板30側に延び出す延長部分50が形成されている。そして、延長部分50が、制御回路基板30の上面に位置して制御回路基板30に投影面で重ね合わされており、延長部分50が制御回路基板30の電極にはんだ付けされることにより、延長部分50が制御回路基板30に電気的に接続されるとともに制御回路基板30を保持している。
図3(b)に示すように、延長部分50は、放熱回路基板20から乖離する方向に屈曲しており、延長部分50と放熱回路基板20との間の絶縁性が確保されている。
そして、延長部分50がはんだ付けされる制御回路基板30の電極の1つ以上は、延長部分50と接続されることによって前記放熱回路基板20と制御回路基板30とを機械的に固定し、且つ電気回路には寄与しない回路上のダミー電極とされ、残りの電極は機械的に固定されるとともに電気回路を形成している。なお、延長部分50が接続される電極全てをダミー電極とすることも可能である。また、ダミー電極を設けない構成にしてもよい。
また、リードフレーム26が外部リード38を有しており、制御回路基板30は、パワー素子24側と対向する側で、すなわち放熱回路基板20側とは反対側で、外部リード38とはんだ付けされることによって保持される構成にされている。
(作用、効果)
以下、本実施形態の作用、効果について説明する。本実施形態では、パワー素子24を搭載した第2フレームタブ42から延び出す延長部分50が制御回路基板30の電極にはんだ付けされることにより、延長部分50によって、放熱回路基板20を制御回路基板30に電気的に接続できるとともに制御回路基板30を保持して固定することができる。従って、放熱回路基板20と制御回路基板30とをワイヤでボンディングする必要がなくなり、半導体モジュール10の更なる小型化が実現されるとともに、樹脂封止時などで放熱回路基板20と制御回路基板30との間でワイヤ断線が生じる懸念がなくなる。また、半導体モジュール10を製造する際、放熱回路基板20と制御回路基板30とを別々に固定する必要がなく、樹脂封止する工程で作業性が良い。リードフレーム26が外部リード38を有しており、制御回路基板30は、パワー素子24側と対向する側で外部リード38とはんだ付けされることによって保持される構成になっているので、この作業性の向上の効果、更には放熱回路基板20の位置決め精度の向上の効果は顕著なものになっている。
なお、パワー素子24の制御は制御回路基板30の制御回路16によって制御されている。本実施形態では、制御回路16とパワー素子24とはアルミワイヤで接続されているが、同様に延長部分を形成してこの接続のためのアルミワイヤを用いない構成にすることが可能である。
また、延長部分50は、放熱回路基板20から乖離する方向に屈曲しており、延長部分50と放熱回路基板20との間の絶縁性が確保されているので、延長部分50と放熱回路基板20との短絡の懸念がない。
また、延長部分50がはんだ付けされる制御回路基板30の電極の1つ以上は、延長部分50と接続されることによって前記放熱回路基板20と制御回路基板30とを機械的に固定するための回路上のダミー電極とされており、電気回路を形成する必要のない延長部分50を機械的な固定のためにはんだ付けすることができる。
また、放熱回路基板20と制御回路基板30とが別体に形成されている。従って、半導体モジュール10を稼動させたときには、PFC素子22で発生する熱は、封止樹脂34から露出した放熱回路基板20から放熱され、制御回路基板30にはほとんど伝わらない。従って、PFC素子22を半導体モジュール10に一体的に配置しても、制御素子32がPFC素子22の発熱の影響を受けることを大きく抑制することができるので、部品点数が削減された小型化された半導体モジュール10が実現される。
また、リードフレーム26は複数のフレームタブ(第1フレームタブ40および第2フレームタブ42)を有しており、第1フレームタブ40におけるPFC素子22の1つあたりの面積は、第2フレームタブ42におけるパワー素子241つあたりの面積に比べて大きい。従って、第1フレームタブ40では第2フレームタブ42よりも放熱し易いので、PFC素子22で発生した熱を放熱し易い。
また、PFC素子22とパワー素子24との間のフレームタブ部分42mに、フレームタブ部分42m上に形成された回路パターン44とフレームタブ部分42mとを貫通する透孔46が形成されている。これにより、PFC素子22で発生した熱がリードフレーム26を介してパワー素子24に伝わることを大きく防止できており、PFC素子22の熱による影響をパワー素子24に対しても十分に抑えることができる。
また、放熱回路基板20と制御回路基板30とは、平面視の投影面(図3参照)では互いに分離しているように配置されている。従って、平面視の投影面では互いに重なっている部分がある場合に比べ、PFC素子22およびパワー素子24からの発熱の影響が制御回路16に及ぶことが低減されている。
また、感温素子28は、感温素子28の長手方向が半導体モジュール10の長手方向と垂直になるよう配置されており、歪による特性変動が防止されている。
(変形例)
なお、図6に示すように、制御回路基板30の下面側に位置して制御回路基板30の電極にはんだ付けされる延長部分54を延長部分50に代えて設けてもよい。更には、図7に示すように、放熱回路基板20の上下両側から突出して、制御回路基板30の上下両面にはんだ付けで接続される延長部分56を延長部分50に代えて設けてもよく、これにより、延長部分56で制御回路基板30を挟み込むことができ、はんだ付けする際の作業性の向上を図ることができる。
また、図8に示すように、制御回路基板30の側面側に凹部31を形成し、この凹部31に挿入される延長部分58を延長部分50に代えて設けてもよい。
また、本実施形態では延長部分50が制御回路基板30の電極にはんだ付けされている例で説明したが、延長部分50は、制御回路基板の電極に導電性接着剤で固定されていてもよい。
また、PFC素子22およびパワー素子24を配置する第2フレームタブ42を、PFC素子22が配置されているフレームタブと、パワー素子24が配置されているフレームタブとに完全に分離するように、放熱回路基板を分離してもよい。この場合、PFC素子22の発熱が大きいことを考慮し、PFC素子22が配置されていてパワー素子24が配置されていない放熱回路基板部分を、パワー素子24が配置されている放熱回路基板部分に比べて放熱性の高い放熱材(例えば窒化ケイ素からなる放熱材)を用いてもよい。
また、樹脂封止する際、制御素子32を先に樹脂(第1の樹脂)で封止し、その後に全体を樹脂(第2の樹脂)で封止してもよい。これにより、第2の樹脂で封止する際、制御素子32を接続する金ワイヤ36は第1の樹脂で封止されており、全体を覆うために第2の樹脂を高い圧力で押し出して成形しても、第2の樹脂によって金ワイヤ36が変形することはない。なお、第2の樹脂で封止されるワイヤは全て太いアルミワイヤ(例えば直径150μm以上のワイヤ)であり、第2の樹脂で封止した際にこのアルミワイヤの変形を金ワイヤ36に比べて大幅に小さい。
また、制御素子32を予め樹脂封止してICパッケージとしたものを制御回路基板30にはんだ付けし、その後に同様にして全体を第2の樹脂で封止してもよい。
また、セクションバーが制御回路基板30から両サイド側に延び出している構成にしてもよい。これにより、セクションバーから両側に導出したリードで制御回路基板30を保持することが可能となる。
以上のように、本発明に係る半導体モジュールは、パワー素子が搭載された放熱回路基板と、制御素子が搭載された制御回路基板とを備え、放熱回路基板には、制御回路基板と重ね合わされるように延び出していて制御回路基板にはんだ付けされることで制御回路基板に固定される延長部分が形成されているので、複数の回路基板を有する小型化された半導体モジュールとして用いるのに好適である。
10 半導体モジュール
20 放熱回路基板
24 パワー素子
26 リードフレーム
28 感温素子
30 制御回路基板
32 制御素子
34 封止樹脂
38 外部リード(外部端子)
42 第2フレームタブ(第2フレームタブ、フレームタブ)
50 延長部分
54 延長部分
56 延長部分
58 延長部分

Claims (7)

  1. 放熱性の回路基板である放熱回路基板と、
    前記放熱回路基板に搭載されたパワー素子、リードフレームおよび感温素子と、
    前記放熱回路基板とは別体の制御回路基板と、
    前記制御回路基板に搭載された制御素子と、
    前記放熱回路基板の裏面が露出するように、これらを封止する封止樹脂と、
    を備え、
    前記パワー素子を搭載するフレームタブを前記リードフレームが有し、
    前記フレームタブには、前記制御回路基板と重ね合わされるように延び出していて前記制御回路基板に接着されることで前記制御回路基板に固定される延長部分が形成されていることを特徴とする半導体モジュール。
  2. 前記延長部分は、前記放熱回路基板から乖離する方向に屈曲していることを特徴とする請求項1記載の半導体モジュール。
  3. 前記制御回路基板上の電極の1つ以上が、前記延長部分と接続されることによって前記前記放熱回路基板と前記制御回路基板とを固定するための回路上のダミー電極であることを特徴とする請求項1または2記載の半導体モジュール。
  4. 前記リードフレームが外部端子を有し、
    前記制御回路基板は、前記パワー素子側と対向する側で前記外部端子とはんだ付けされることによって保持される構成にされていることを特徴とする請求項1〜3のいずれか1項記載の半導体モジュール。
  5. 前記延長部分は、前記制御回路基板に導電性接着剤で固定されていることを特徴とする請求項1〜3のいずれか1項記載の半導体モジュール。
  6. 前記延長部分が複数形成され、少なくとも1つの前記延長部分が電気回路を構成していることを特徴とする請求項1〜5のいずれか1項記載の半導体モジュール。
  7. 放熱性の回路基板である放熱回路基板と、
    前記放熱回路基板に搭載されたパワー素子、リードフレームおよび感温素子と、
    前記放熱回路基板とは別体の制御回路基板と、
    前記制御回路基板に搭載され、制御素子を第1の樹脂で封止してなる制御装置と、
    前記放熱回路基板の裏面が露出するように、これらを封止する第2の樹脂と、
    を備え、
    前記パワー素子を搭載するフレームタブを前記リードフレームが有し、
    前記フレームタブには、前記制御回路基板と重ね合わされるように延び出していて前記制御回路基板に接着されることで前記制御回路基板に固定される延長部分が形成されていることを特徴とする半導体モジュール。
JP2012254555A 2012-11-20 2012-11-20 半導体モジュール Pending JP2014103270A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012254555A JP2014103270A (ja) 2012-11-20 2012-11-20 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012254555A JP2014103270A (ja) 2012-11-20 2012-11-20 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2014103270A true JP2014103270A (ja) 2014-06-05

Family

ID=51025516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012254555A Pending JP2014103270A (ja) 2012-11-20 2012-11-20 半導体モジュール

Country Status (1)

Country Link
JP (1) JP2014103270A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098329A (ja) * 2015-11-19 2017-06-01 株式会社安川電機 電力変換装置
WO2021200337A1 (ja) * 2020-04-01 2021-10-07 ローム株式会社 電子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098329A (ja) * 2015-11-19 2017-06-01 株式会社安川電機 電力変換装置
US10021815B2 (en) 2015-11-19 2018-07-10 Kabushiki Kaisha Yaskawa Denki Power conversion apparatus
WO2021200337A1 (ja) * 2020-04-01 2021-10-07 ローム株式会社 電子装置

Similar Documents

Publication Publication Date Title
KR101477378B1 (ko) 하우징 및 이를 구비하는 전력 모듈
KR20090056594A (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
CN108475672B (zh) 半导体模块
US10163752B2 (en) Semiconductor device
JP2008108861A (ja) 光源にフレキシブルpcbが直結された発光ダイオードパッケージ
CN103872036A (zh) 半导体模块及其制造方法
US20090051022A1 (en) Lead frame structure
JP6226068B2 (ja) 半導体装置
KR101343199B1 (ko) 반도체 패키지
KR20100120006A (ko) 전력 모듈 패키지
JP5169800B2 (ja) 電子装置
KR20130069108A (ko) 반도체 패키지
JP5172290B2 (ja) 半導体装置
KR20140002348A (ko) 반도체 패키지 및 반도체 패키지 제조 방법
WO2013150890A1 (ja) 半導体デバイス
JP2014103270A (ja) 半導体モジュール
JPH11274358A (ja) 電子部品用基板
JP2002043779A (ja) 電子部品の組み付け構造
CN112397472A (zh) 半导体装置
JP2007157801A (ja) 半導体モジュールとその製造方法
WO2011108051A1 (ja) 半導体装置
JP2014123701A (ja) 半導体装置
JP6060053B2 (ja) パワー半導体装置
JP2013065887A (ja) 電子装置
JP4965393B2 (ja) 樹脂封止型半導体装置