JP4965393B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP4965393B2
JP4965393B2 JP2007223725A JP2007223725A JP4965393B2 JP 4965393 B2 JP4965393 B2 JP 4965393B2 JP 2007223725 A JP2007223725 A JP 2007223725A JP 2007223725 A JP2007223725 A JP 2007223725A JP 4965393 B2 JP4965393 B2 JP 4965393B2
Authority
JP
Japan
Prior art keywords
resin
resin substrate
semiconductor element
bonding wire
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007223725A
Other languages
English (en)
Other versions
JP2009059759A (ja
Inventor
充裕 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asmo Co Ltd
Original Assignee
Asmo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asmo Co Ltd filed Critical Asmo Co Ltd
Priority to JP2007223725A priority Critical patent/JP4965393B2/ja
Publication of JP2009059759A publication Critical patent/JP2009059759A/ja
Application granted granted Critical
Publication of JP4965393B2 publication Critical patent/JP4965393B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、リードフレームに載せた制御回路基板と半導体素子をモールド樹脂で封止して形成する樹脂封止型半導体装置に関する。
特許文献１には、リードフレームのアイランド（支持部）上に複数個の半導体素子及び制御回路基板を載せ、この半導体素子、制御回路基板、及びリードフレームのリードをボンディングワイヤで接続し、これらをモールド樹脂で封止することで形成される樹脂封止型半導体装置が開示されている。
特開平３−５０７５８公報
しかしながら、半導体素子及び制御回路基板を載せることができる位置は、レイアウト上制限され、ボンディングワイヤを長くすることで、所定の位置から所定の位置への配線を行っていた。
本発明は、上記事実を考慮し、ボンディングワイヤを短くすることが課題である。
本発明の請求項１に係る樹脂封止型半導体装置は、複数のリードと支持部を有するリードフレームと、前記支持部に載せられ、ボンディングワイヤによって前記リードと接続される半導体素子と、前記支持部に載せられ、前記半導体素子の少なくとも２つの端辺と対向する縁辺を備える共に、ボンディングワイヤが接続せれる導電部、及び制御回路素子が設けられた樹脂基板と、前記樹脂基板、及び前記半導体素子を封止するモールド樹脂と、を備え、前記樹脂基板には切欠き部が形成され、前記半導体素子が前記切欠き部に配置されることで前記半導体素子の２つの端辺と前記樹脂基板の縁辺が対向することを特徴とする。
上記構成によれば、半導体素子は、リードフレームの支持部に載せられ、リードフレームに設けられた複数のリードとボンディングワイヤによって接続される。
また、ボンディングワイヤが接続される導電部、及び制御回路素子が設けられた樹脂基板は、リードフレームの支持部に載せられ、さらに、半導体素子の少なくとも２つの端辺と対向する縁辺を備えている。
そして、モールド樹脂が、樹脂基板、及び半導体素子を封止している。
ここで、前述したように、制御回路素子を備えた樹脂基板は、半導体素子の少なくとも２つの端辺と対向する縁辺を備えている。つまり、導電部を樹脂基板の縁辺の周囲に配置し、半導体素子の端辺と樹脂基板の縁辺をそれぞれ跨ぐようにボンディングワイヤを設け、半導体素子と導電部を接続することでボンディングワイヤを短くすることができる。
具体的には、樹脂基板には、切欠き部が形成され、半導体素子はこの切欠き部に配置されている。
このように、半導体素子を切欠き部に配置することで、切欠き部を構成する縁辺と半導体素子の端辺を対向させることができ、半導体素子と樹脂基板の導電部を接続するボンディングワイヤを短くすることができる。
本発明の請求項２に係る樹脂封止型半導体装置は、請求項１に記載において、前記樹脂基板には開口部が形成され、前記半導体素子は前記開口部に配置されることを特徴とする。
上記構成によれば、樹脂基板に形成された開口部には、半導体素子が配置されている。
このように、開口部に半導体素子を配置することで、半導体素子の周囲に導電部を設けることができ、ボンディングワイヤを短くすることができる。
本発明の第１実施形態に係る樹脂封止型半導体装置１０の実施形態を図１〜図４に従って説明する。
はじめに、本発明の第１実施形態に係る樹脂封止型半導体装置１０の構成について説明する。
図４に示されるように、この樹脂封止型半導体装置１０は、例えば銅合金等で構成され、機械加工によって形成されたリードフレーム１２を備えている。
このリードフレーム１２は、矩形状の支持部１６と、外部との接続の為に使用される外部端子としての複数のリード１８と、外周に設けられるフレーム部２０を備えている。
また、支持部１６には、樹脂材料により外周矩形状に成形された樹脂基板２２が載置され、半田付け又は導電性接着剤によって固定されている。この樹脂基板２２は、半田付け又は導電性接着剤によって接続、固定され、後述するＦＥＴ素子１４を駆動する制御回路素子（図示省略）、及び制御回路素子と後述する結線用のボンディングワイヤ３４を電気的に接続する複数個の導電部２４を含んで構成されている。さらに、樹脂基板２２には、開口部２８が設けられ、前述した導電部２４の一部は、開口部２８の周囲に設けられている。
また、この開口部２８の内側には、支持部１６に半田付け又は導電性接着剤によって接続、固定される矩形状の半導体素子としてのＦＥＴ素子１４（電界効果トランジスタ：ＦＩＥＬＤ ＥＦＦＥＣＴ ＴＲＡＮＳＩＳＴＯＲ）が設けられている。
詳細には、開口部２８を構成する縁辺２８Ａと、ＦＥＴ素子１４の端辺１４Ａが対向するようにＦＥＴ素子１４が配置されている。
さらに、樹脂基板２２には、電気部品３２が実装されている。電気部品３２は、樹脂基板２２に備えられた制御回路素子に半田付けにより電気的に接続されている。
なお、半田付けの代わりに、銀ペースト等による導電性の接着剤を用いることで、電気部品３２が樹脂基板２２に備えられた制御回路素子と電気的に接続されても良い。
また、リードフレーム１２のリード１８と、樹脂基板２２の導電部２４及びＦＥＴ素子１４とは、アルミニウム又は金を用いた細線状のボンディングワイヤ３４により電気的に接続されている。なお、このボンディングワイヤ３４は、ワイヤボンディング工法により配線されている。
同様に、ＦＥＴ素子１４と樹脂基板２２の導電部２４とは、アルミニウム又は金を用いた細線状のボンディングワイヤ３６により電気的に接続されている。詳細には、ＦＥＴ素子１４の端辺１４Ａと樹脂基板２２の開口部２８を構成する縁辺２８Ａを跨ぐように、ボンディングワイヤ３６が配置されている。
そして、リードフレーム１２の支持部１６に接続、固定された樹脂基板２２、及びＦＥＴ素子１４、さらに、樹脂基板２２に半田付けされた電気部品３２、また、各部品を電気的に接続するボンディングワイヤ３４、ボンディングワイヤ３６は、その全体がモールド成形されることによってモールド樹脂４０により封止されている。
なお、リードフレーム１２のリード１８は、モールド樹脂４０の外部に突出されて外部の装置と接続可能となっている。
次に、本発明の第１実施形態に係る樹脂封止型半導体装置１０の作用及び効果について説明する。
前述したように、従来使用されていたセラミック基板ではなく、樹脂材料により成形された樹脂基板２２を用いることで、樹脂基板２２の形状の自由度が高くなり、樹脂基板２２に開口部２８を設けることができる。
さらに、開口部２８の周囲に導電部２４を設け、また、開口部２８の内側にＦＥＴ素子１４を配置することで、ＦＥＴ素子１４の周囲に導電部２４を配置することができ、これにより、導電部２４とＦＥＴ素子１４を接続するボンディングワイヤ３６を短くすることができる。
また、樹脂基板２２の形状の自由度が高くなることで、リード１８の近傍にも、導電部２４を配置（図２参照）することができ、導電部２４とリード１８を接続するボンディングワイヤ３４を短くすることができる。
また、ボンディングワイヤ３６が短くなることで、モールド樹脂４０による封止時に、樹脂流れによりボンディングワイヤ３６がショートするのを抑制することができる。
さらに、従来のように、リードフレームの支持部の上にセラミック基板を固定し、このセラミック基板の上にＦＥＴ素子１４を半田付けする構造と比較すると、高価なセラミック基板を廃止することができる。
また、ＦＥＴ素子１４を断熱性の高いセラミック基板を介して支持部に載せるのではなく、直接、支持部１６に載せることができるため、ＦＥＴ素子１４が発生する熱を効率よく支持部１６へ逃がすことができる。
次に本発明の第２実施形態に係る樹脂封止型半導体装置５０の構成について図５、図６に従って説明する。
なお、第１実施形態と同一部材については、同一符号を付してその説明を省略する。
この実施形態では第１実施形態のように、樹脂基板５２には、開口部が設けられておらず、これに替えて、樹脂基板５２の角部には、切欠き部５４が設けられている。
詳細には、切欠き部５４は、互いに直交する縁辺５４Ａ、縁辺５４Ｂから構成されおり、縁辺５４Ａ、５４Ｂの周囲には、導電部２４の一部が配置されている。
さらに、ＦＥＴ素子１４の端辺１４Ａが、切欠き部５４の縁辺５４Ａ、縁辺５４Ｂと対向するように、ＦＥＴ素子１４は、切欠き部５４の内側に配置されている。
また、縁辺５４Ａ、５４Ｂの周囲に配置された導電部２４とＦＥＴ素子１４とは、アルミニウム、又は金を用いた細線状のボンディングワイヤ５６により電気的に接続されている。
このように、樹脂基板５２に切欠き部５４を設け、ＦＥＴ素子１４の端辺１４Ａが、切欠き部５４の縁辺５４Ａ、縁辺５４Ｂと対向するように、ＦＥＴ素子１４を切欠き部５４の内側に配置することで、縁辺５４Ａ、５４Ｂの周囲に配置された導電部２４とＦＥＴ素子１４とを接続するボンディングワイヤ５６を短くすることができる。
また、樹脂基板５２の角部を切り欠くことで、不要な基板を少なくすることができ、これにより、樹脂封止型半導体装置５０を小型化することができる。
本発明の第１実施形態に係る樹脂封止型半導体装置を示した断面図である。 本発明の第１実施形態に係る樹脂封止型半導体装置を示した平面図である。 本発明の第１実施形態に係る樹脂封止型半導体装置を示した拡大斜視図である。 本発明の第１実施形態に係る樹脂封止型半導体装置を示した斜視図である。 本発明の第２実施形態に係る樹脂封止型半導体装置を示した平面図である。 本発明の第２実施形態に係る樹脂封止型半導体装置を示した拡大斜視図である。
符号の説明
１０・・・樹脂封止型半導体装置、１２・・・リードフレーム、１４・・・ＦＥＴ素子（半導体素子）、１４Ａ・・・端辺、１６・・・支持部、１８・・・リード、２２・・・樹脂基板、２４・・・導電部、２８Ａ・・・縁辺、２８・・・開口部、３４・・・ボンディングワイヤ、３６・・・ボンディングワイヤ、４０・・・モールド樹脂、５０・・・樹脂封止型半導体装置、５２・・・樹脂基板、５４・・・切欠き部、５４Ａ・・・縁辺、５４Ｂ・・・縁辺、５６・・・ボンディングワイヤ

Claims (2)

  1. 複数のリードと支持部を有するリードフレームと、
    前記支持部に載せられ、ボンディングワイヤによって前記リードと接続される半導体素子と、
    前記支持部に載せられ、前記半導体素子の少なくとも２つの端辺と対向する縁辺を備える共に、ボンディングワイヤが接続せれる導電部、及び制御回路素子が設けられた樹脂基板と、
    前記樹脂基板、及び前記半導体素子を封止するモールド樹脂と、を備え、
    前記樹脂基板には切欠き部が形成され、前記半導体素子が前記切欠き部に配置されることで前記半導体素子の２つの端辺と前記樹脂基板の縁辺が対向することを特徴とする樹脂封止型半導体装置。
  2. 前記樹脂基板には開口部が形成され、前記半導体素子は前記開口部に配置されることを特徴とする請求項１に記載の樹脂封止型半導体装置。
JP2007223725A 2007-08-30 2007-08-30 樹脂封止型半導体装置 Expired - Fee Related JP4965393B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007223725A JP4965393B2 (ja) 2007-08-30 2007-08-30 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007223725A JP4965393B2 (ja) 2007-08-30 2007-08-30 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JP2009059759A JP2009059759A (ja) 2009-03-19
JP4965393B2 true JP4965393B2 (ja) 2012-07-04

Family

ID=40555271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007223725A Expired - Fee Related JP4965393B2 (ja) 2007-08-30 2007-08-30 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP4965393B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024013998A1 (ja) * 2022-07-15 2024-01-18 日立Astemo株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160154A (ja) * 1984-01-30 1985-08-21 Nec Kansai Ltd Ｈｉｃ
JPS63244747A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 樹脂封止型集積回路装置及びその製造方法
JP3226672B2 (ja) * 1993-07-09 2001-11-05 新電元工業株式会社 混成集積回路装置
JP2003309224A (ja) * 2002-04-18 2003-10-31 Hitachi Ltd 半導体装置
JP3898156B2 (ja) * 2003-06-02 2007-03-28 三菱電機株式会社 半導体パワーモジュール
JP4244235B2 (ja) * 2006-10-10 2009-03-25 株式会社日立製作所 電子回路装置

Also Published As

Publication number Publication date
JP2009059759A (ja) 2009-03-19

Similar Documents

Publication Publication Date Title
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP2005051130A (ja) リードレスパッケージ型半導体装置とその製造方法
JP2006203048A (ja) 半導体装置
JP4965393B2 (ja) 樹脂封止型半導体装置
JP2008130750A (ja) 半導体装置
JP5776373B2 (ja) 電子装置
WO2015052880A1 (ja) 半導体装置及びその製造方法
JP2005294871A (ja) 半導体装置
JP2007150044A (ja) 半導体装置
JP4849802B2 (ja) 半導体装置
JP4366472B2 (ja) 半導体装置
JP2009224529A (ja) 半導体装置およびその製造方法
JP4353935B2 (ja) リードレスパッケージ型半導体装置
JP5048627B2 (ja) リードフレーム及び半導体装置
JP2014103270A (ja) 半導体モジュール
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置
JP2005311099A (ja) 半導体装置及びその製造方法
JP2000183275A (ja) 半導体装置
JP5145596B2 (ja) 半導体装置
JP2009170454A (ja) モールドパッケージおよびその実装構造
JP2009253152A (ja) 樹脂封止型半導体装置
JP2016197636A (ja) モールドパッケージ
JP2008288493A (ja) 半導体装置
JP2006019652A (ja) 半導体装置
JP5261025B2 (ja) 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees