JP2014099472A - 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 - Google Patents

半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 Download PDF

Info

Publication number
JP2014099472A
JP2014099472A JP2012249598A JP2012249598A JP2014099472A JP 2014099472 A JP2014099472 A JP 2014099472A JP 2012249598 A JP2012249598 A JP 2012249598A JP 2012249598 A JP2012249598 A JP 2012249598A JP 2014099472 A JP2014099472 A JP 2014099472A
Authority
JP
Japan
Prior art keywords
wafer
epitaxial
semiconductor
silicon
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012249598A
Other languages
English (en)
Other versions
JP2014099472A5 (ja
JP5799935B2 (ja
Inventor
Takeshi Kadono
武 門野
Kazunari Kurita
一成 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012249598A priority Critical patent/JP5799935B2/ja
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to KR1020167034485A priority patent/KR101808685B1/ko
Priority to PCT/JP2013/006661 priority patent/WO2014076945A1/ja
Priority to TW102141070A priority patent/TWI515774B/zh
Priority to CN201380059256.3A priority patent/CN104823269B/zh
Priority to KR1020157013181A priority patent/KR101687525B1/ko
Priority to DE112013005409.4T priority patent/DE112013005409B4/de
Priority to US14/442,367 priority patent/US20160181312A1/en
Publication of JP2014099472A publication Critical patent/JP2014099472A/ja
Publication of JP2014099472A5 publication Critical patent/JP2014099472A5/ja
Application granted granted Critical
Publication of JP5799935B2 publication Critical patent/JP5799935B2/ja
Priority to US16/717,763 priority patent/US20200127044A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48Ion implantation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0209Pretreatment of the material to be coated by heating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0254Physical treatment to alter the texture of the surface, e.g. scratching or polishing
    • C23C16/0263Irradiation with laser or particle beam
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】より高いゲッタリング能力を有し、かつ、エピタキシャル層表面のヘイズレベルが低減した半導体エピタキシャルウェーハを製造する方法を提供することを目的とする。
【解決手段】本発明の半導体エピタキシャルウェーハの製造方法は、半導体ウェーハ10にクラスターイオン16を照射して、半導体ウェーハの表面10Aに、クラスターイオン16の構成元素からなる改質層18を形成する第1工程と、該第1工程の後、半導体ウェーハ表面10Aのヘイズレベルが0.20ppm以下となるように、結晶性回復のための熱処理を半導体ウェーハ10に対して行なう第2工程と、該第2工程の後、半導体ウェーハの改質層18上にエピタキシャル層20を形成する第3工程と、を有することを特徴とする。
【選択図】図1

Description

本発明は、半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法に関する。本発明は特に、より高いゲッタリング能力を発揮することで金属汚染を抑制でき、かつ、エピタキシャル層表面のヘイズレベルが低減した半導体エピタキシャルウェーハを製造する方法に関する。
半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
ウェーハへの金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程(デバイス製造工程)において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。
そのため、従来は、半導体エピタキシャルウェーハに金属を捕獲するためのゲッタリングシンクを形成するか、あるいは高濃度ボロン基板などの金属の捕獲能力(ゲッタリング能力)が高い基板を用いて、半導体ウェーハへの金属汚染を回避していた。
半導体ウェーハにゲッタリングシンクを形成する方法としては、半導体ウェーハの内部に結晶欠陥である酸素析出物(シリコン酸化物析出物の通称であり、BMD:Bulk Micro Defectともいう。)や転位を形成するイントリンシックゲッタリング(IG)法と、半導体ウェーハの裏面にゲッタリングシンクを形成するエクストリンシックゲッタリング(EG)法が一般的である。
ここで、重金属のゲッタリング法の一手法として、半導体ウェーハ中にモノマーイオン(シングルイオン)注入によりゲッタリングサイトを形成する技術がある。特許文献1には、シリコンウェーハの一面から炭素イオンを注入して、炭素イオン注入領域を形成した後、この表面にシリコンエピタキシャル層を形成し、シリコンエピタキシャルウェーハとする製造方法が記載されている。この技術では、炭素イオン注入領域がゲッタリングサイトとして機能する。
また、特許文献2には、シリコンウェーハに炭素イオンを注入して炭素注入層を形成し、その後、イオン注入により乱れたウェーハの結晶性を回復させるための熱処理(以下、「回復熱処理」という。)をRTA(Rapid Thermal Annealing)装置で行うことで、この回復熱処理工程を短縮させ、その後にシリコンエピタキシャル層を形成する技術が記載されている。
さらに、特許文献3には、シリコン単結晶基板に対してボロン、炭素、アルミニウム、砒素、アンチモンのうち少なくとも1種類をドーズ量5×1014〜1×1016atoms/cmの範囲でイオン注入し、その後、該イオン注入を行った前記シリコン単結晶基板に対して回復熱処理を行わずに洗浄を行った後、枚葉式エピタキシャル装置を用いて1100℃以上の温度でエピタキシャル層を形成することを特徴とするエピタキシャルウェーハの製造方法が記載されている。
特開平6−338507号公報 特開2008−294245号公報 特開2010−177233号公報
特許文献1、特許文献2、および特許文献3に記載された技術は、いずれもエピタキシャル層形成前にモノマーイオンを半導体ウェーハに注入するものである。しかしながら、本発明者らの検討によれば、モノマーイオンの注入を施した半導体エピタキシャルウェーハでは、ゲッタリング能力が不十分であり、より強力なゲッタリング能力が求められることがわかった。
また、半導体エピタキシャルウェーハから高品質の半導体デバイスを得るためには、エピタキシャル層表面の平坦度が高いこと(ヘイズレベルが低いこと)が重要である。
そこで本発明は、上記課題に鑑み、より高いゲッタリング能力を有し、かつ、エピタキシャル層表面のヘイズレベルが低減した半導体エピタキシャルウェーハおよびその製造方法、並びに、この半導体エピタキシャルウェーハから固体撮像素子を形成する固体撮像素子の製造方法を提供することを目的とする。
本発明者らの検討によれば、半導体ウェーハにクラスターイオンを照射することにより、モノマーイオンを注入する場合に比べて、以下の有利な点があることを知見した。すなわち、クラスターイオンを照射した場合、モノマーイオンと同等の加速電圧で照射しても、1原子または1分子あたりのエネルギーは、モノマーイオンの場合より小さくして半導体ウェーハに衝突するため、照射した元素の深さ方向プロファイルのピーク濃度を高濃度とすることができ、ピーク位置をより半導体ウェーハ表面に近い位置に位置させることができる。その結果、ゲッタリング能力が向上することを知見した。また、クラスターイオンの照射は、原子または分子が複数集合した塊を照射するものであるため、使用するクラスターイオンのサイズやドーズ量によっては半導体ウェーハ最表面の結晶性が乱れて、エピタキシャル層表面の平坦度が悪くなる(ヘイズレベルが高くなる)場合がある。このため、クラスターイオンの照射後に回復熱処理を行ない、半導体ウェーハ表面のヘイズレベルを所定のレベルまで回復させ、その後にエピタキシャル層を形成することで、エピタキシャル層表面のヘイズレベルを十分低減できることを見出した。
本発明者らは上記知見に基づき、本発明を完成させるに至った。
すなわち、本発明の半導体エピタキシャルウェーハの製造方法は、半導体ウェーハにクラスターイオンを照射して、該半導体ウェーハの表面に、前記クラスターイオンの構成元素からなる改質層を形成する第1工程と、該第1工程の後、前記半導体ウェーハ表面のヘイズレベルが0.20ppm以下となるように、結晶性回復のための熱処理を前記半導体ウェーハに対して行なう第2工程と、該第2工程の後、前記半導体ウェーハの改質層上にエピタキシャル層を形成する第3工程と、を有することを特徴とする。
ここで、前記半導体ウェーハはシリコンウェーハとすることができる。
また、前記半導体ウェーハは、シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハとしてもよく、この場合、前記第1工程において前記改質層は前記シリコンエピタキシャル層の表面に形成される。
ここで、前記クラスターイオンが、構成元素として炭素を含むことが好ましく、構成元素として炭素を含む2種以上の元素を含むことがより好ましい。
ここで、前記クラスターイオンの炭素のドーズ量は2.0×1014atoms/cm以上とすることが好ましい。
次に、本発明の半導体エピタキシャルウェーハは、半導体ウェーハと、該半導体ウェーハの表面に形成された、該半導体ウェーハ中に固溶した所定元素からなる改質層と、該改質層上のエピタキシャル層と、を有し、前記改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅が100nm以下であり、前記エピタキシャル層表面のヘイズレベルが0.30ppm以下であることを特徴とする。
ここで、前記半導体ウェーハはシリコンウェーハとすることができる。
また、前記半導体ウェーハは、シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハとしてもよく、この場合、前記改質層は前記シリコンエピタキシャル層の表面に位置する。
さらに、前記半導体ウェーハの表面からの深さが150nm以下の範囲内に、前記改質層における前記濃度プロファイルのピークが位置すると好ましく、そのピーク濃度が、1×1015atoms/cm以上であると好ましい。
ここで、前記所定元素が炭素を含むことが好ましく、前記所定元素が炭素を含む2種以上の元素を含むことがより好ましい。
そして、本発明の固体撮像素子の製造方法は、上記いずれか1つの製造方法で製造されたエピタキシャルウェーハまたは上記いずれか1つのエピタキシャルウェーハの、表面に位置するエピタキシャル層に、固体撮像素子を形成することを特徴とする。
本発明によれば、半導体ウェーハにクラスターイオンを照射して、この半導体ウェーハの表面に前記クラスターイオンの構成元素からなる改質層を形成し、その後に半導体ウェーハ表面のヘイズレベルを回復させる熱処理を施したので、この改質層がより高いゲッタリング能力を発揮することで、金属汚染を抑制することができ、かつ、エピタキシャル層表面のヘイズレベルが低減した半導体エピタキシャルウェーハを得ることができ、また、この半導体エピタキシャルウェーハから高品質の固体撮像素子を形成することができる。
本発明の一実施形態による半導体エピタキシャルウェーハ100の製造方法を説明する摸式断面図である。 本発明の他の実施形態による半導体エピタキシャルウェーハ200の製造方法を説明する摸式断面図である。 (A)はクラスターイオンを照射する場合の照射メカニズムを説明する模式図、(B)はモノマーイオンを注入する場合の注入メカニズムを説明する模式図である。 参考例1,2におけるSIMS測定で得られた炭素の濃度プロファイルである。 (A)は実施例1について、(B)は比較例4について、シリコンエピタキシャルウェーハの炭素濃度プロファイルと、ゲッタリング能力評価後のNi濃度プロファイルを併せて示したグラフである。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。また、図1および図2では説明の便宜上、実際の厚さの割合とは異なり、半導体ウェーハ10に対して第1および第2エピタキシャル層14,20の厚さを誇張して示す。
(半導体エピタキシャルウェーハの製造方法)
本発明の第1実施形態による半導体エピタキシャルウェーハ100の製造方法は、図1に示すように、半導体ウェーハ10にクラスターイオン16を照射して、半導体ウェーハ10の表面10Aに、このクラスターイオン16の構成元素からなる改質層18を形成する第1工程(図1(A),(B))と、半導体ウェーハ10の表面10Aのヘイズレベルが0.20ppm以下となるように、結晶性回復のための熱処理(回復熱処理)を半導体ウェーハ10に対して行なう第2工程(図1(C))と、半導体ウェーハ10の改質層18上にエピタキシャル層20を形成する第3工程(図1(D))と、を有することを特徴とする。図1(D)は、この製造方法の結果得られた半導体エピタキシャルウェーハ100の模式断面図である。
半導体ウェーハ10としては、例えばシリコン、化合物半導体(GaAs、GaN、SiC)からなり、表面にエピタキシャル層を有しないバルクの単結晶ウェーハが挙げられるが、裏面照射型固体撮像素子を製造する場合、一般的にはバルクの単結晶シリコンウェーハを用いる。また、半導体ウェーハ10は、チョクラルスキ法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、炭素および/または窒素を添加してもよい。また、任意の不純物ドーパントを添加して、n型またはp型としてもよい。図1に示した第1実施形態は、半導体ウェーハ10として、表面にエピタキシャル層を有しないバルク半導体ウェーハ12を用いる例である。
また、半導体ウェーハ10としては、図2(A)に示すように、バルク半導体ウェーハ12表面に半導体エピタキシャル層(第1エピタキシャル層)14が形成されたエピタキシャル半導体ウェーハを挙げることもできる。例えば、バルクの単結晶シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハである。シリコンエピタキシャル層は、CVD法により一般的な条件で形成することができる。第1エピタキシャル層14は、厚さが0.1〜10μmの範囲内とすることが好ましく、0.2〜5μmの範囲内とすることがより好ましい。
この例として、本発明の第2実施形態による半導体エピタキシャルウェーハ200の製造方法は、図2に示すように、バルク半導体ウェーハ12の表面(少なくとも片面)に第1エピタキシャル層14が形成された半導体ウェーハ10にクラスターイオン16を照射して、半導体ウェーハの表面10A(本実施形態では第1エピタキシャル層14の表面)に、クラスターイオン16の構成元素からなる改質層18を形成する第1工程(図2(A)〜(C))と、半導体ウェーハの表面10Aのヘイズレベルが0.20ppm以下となるように、結晶性回復のための熱処理(回復熱処理)を半導体ウェーハ10に対して行なう第2工程(図2(D))と、半導体ウェーハ10の改質層18上にエピタキシャル層20を形成する第3工程(図2(E))と、を有することを特徴とする。図2(E)は、この製造方法の結果得られた半導体エピタキシャルウェーハ200の模式断面図である。
ここで、本発明の特徴的工程の一つは、図1(A)および図2(B)に示すクラスターイオン照射工程である。この工程を採用することの技術的意義を、作用効果とともに説明する。クラスターイオン16を照射した結果形成される改質層18は、クラスターイオン16の構成元素が半導体ウェーハの表面の結晶の格子間位置または置換位置に固溶して局所的に存在する領域であり、ゲッタリングサイトとして働く。その理由は、以下のように推測される。すなわち、クラスターイオンの形態で照射された炭素やホウ素などの元素は、シリコン単結晶の置換位置・格子間位置に高密度で局在する。そして、シリコン単結晶の平衡濃度以上にまで炭素やホウ素を固溶すると、重金属の固溶度(遷移金属の飽和溶解度)が極めて増加することが実験的に確認された。つまり、平衡濃度以上にまで固溶した炭素やホウ素により重金属の固溶度が増加し、これにより重金属に対する捕獲率が顕著に増加したものと考えられる。
ここで、本発明ではクラスターイオン16を照射するため、モノマーイオンを注入する場合に比べて、より高いゲッタリング能力を得ることができる。そのため、より高いゲッタリング能力を有する半導体エピタキシャルウェーハ100,200を製造することが可能となり、本製法により得られる半導体エピタキシャルウェーハ100,200から製造した裏面照射型固体撮像素子は、従来に比べ白傷欠陥発生の抑制が期待できる。
なお、本明細書において「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数(通常2〜2000個程度)の原子または分子が互いに結合した塊状の集団である。
本発明者らは、クラスターイオンを照射することにより、高いゲッタリング能力が得られる作用を以下のように考えている。
シリコンウェーハに、例えば炭素のモノマーイオンを注入する場合、図3(B)に示すように、モノマーイオンは、シリコンウェーハを構成するシリコン原子を弾き飛ばし、シリコンウェーハ中の所定深さ位置に注入される。注入深さは、注入イオンの構成元素の種類およびイオンの加速電圧に依存する。この場合、シリコンウェーハの深さ方向における炭素の濃度プロファイルは、比較的ブロードになり、注入された炭素の存在領域は概ね0.5〜1μm程度となる。複数種のイオンを同一エネルギーで同時照射した場合には、軽い元素ほど深く注入され、すなわち、それぞれの元素の質量に応じた異なる位置に注入されるため、注入元素の濃度プロファイルはよりブロードになる。
一方、シリコンウェーハに、例えば炭素とホウ素からなるクラスターイオンを照射する場合、図3(A)に示すように、クラスターイオン16は、シリコンウェーハに照射されるとそのエネルギーで瞬間的に1350〜1400℃程度の高温状態となり、シリコンが融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に炭素およびホウ素が固溶する。すなわち、本明細書における「改質層」とは、照射するイオンの構成元素が半導体ウェーハ表面の結晶の格子間位置または置換位置に固溶した層を意味する。シリコンウェーハの深さ方向における炭素およびホウ素の濃度プロファイルは、クラスターイオンの加速電圧およびクラスターサイズに依存するが、モノマーイオンの場合に比べてシャープになり、照射された炭素およびホウ素が局所的に存在する領域(すなわち、改質層)の厚みは概ね500nm以下の領域(例えば50〜400nm程度)となる。なお、クラスターイオンの形態で照射された元素は、エピタキシャル層20の形成過程で多少の熱拡散は起こる。このため、エピタキシャル層20形成後の炭素およびホウ素の濃度プロファイルは、これらの元素が局所的に存在するピークの両側に、ブロードな拡散領域が形成される。しかし、改質層の厚みは大きく変化しない(後述の図5(A)参照)。その結果、炭素およびホウ素の析出領域を局所的にかつ高濃度にすることができる。また、シリコンウェーハの表面近傍に改質層18が形成されるため、より近接ゲッタリングが可能となる。その結果、モノマーイオンを注入する場合よりも高いゲッタリング能力を得ることができるものと考えられる。なお、クラスターイオンの形態であれば、一度のクラスターイオン照射処理により複数種のイオンを同時に照射できる利点もある。
モノマーイオンは一般的に150〜2000keV程度の加速電圧で注入するが、各イオンがそのエネルギーをもってシリコン原子と衝突するため、モノマーイオンが注入されたシリコンウェーハ表層部の結晶性が大きく乱れる。そのため、イオン注入後に乱れた結晶性を回復させるための熱処理(回復熱処理)を行っても、その後に形成するエピタキシャル層表面のヘイズレベルの回復率が低い。
一方、クラスターイオンは一般的に10〜100keV/Cluster程度の加速電圧で照射するが、クラスターは複数の原子または分子の集合体であるため、1原子または1分子あたりのエネルギーを小さくして打ち込むことができるため、半導体ウェーハ表層部の結晶へ与えるダメージは小さい。さらに、図3に示すような注入メカニズムの相違にも起因して、クラスターイオン照射の方がモノマーイオン注入よりも半導体ウェーハの表層部の結晶性を乱さない。ただし、使用するクラスターイオンのサイズやドーズ量によっては半導体ウェーハ最表面の結晶性が乱れて、エピタキシャル層表面のヘイズレベルが高くなる場合がある。その場合でも、第1工程の後、第2工程で所定条件の回復熱処理を行い、その後エピタキシャル層20をエピタキシャル成長させる第3工程を行うことで、エピタキシャル層20表面のヘイズレベルを十分に低減することができる。
クラスターイオン16は結合様式によって多種のクラスターが存在し、例えば以下の文献に記載されるような公知の方法で生成することができる。ガスクラスタービームの生成法として、(1)特開平9−41138号公報、(2)特開平4−354865号公報、イオンビームの生成法として、(1)荷電粒子ビーム工学:石川順三:ISBN978−4−339−00734−3:コロナ社、(2)電子・イオンビーム工学:電気学会:ISBN4−88686−217−9:オーム社、(3)クラスターイオンビーム基礎と応用:ISBN4−526−05765−7:日刊工業新聞社。また、一般的に、正電荷のクラスターイオンの発生にはニールセン型イオン源あるいはカウフマン型イオン源が用いられ、負電荷のクラスターイオンの発生には体積生成法を用いた大電流負イオン源が用いられる。
以下で、クラスターイオンの照射条件について説明する。まず、照射する元素は特に限定されず、炭素、ホウ素、燐、砒素などを挙げることができる。しかし、より高いゲッタリング能力を得る観点から、クラスターイオンが、構成元素として炭素を含むことが好ましい。格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さいため、シリコン結晶格子の収縮場が形成されるため、格子間の不純物を引き付けるゲッタリング能力が高い。
また、構成元素として炭素を含む2種以上の元素を含むことがより好ましい。析出元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、2種以上の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケルを効率的にゲッタリングすることができ、ホウ素の場合、銅、鉄を効率的にゲッタリングすることができる。
イオン化させる化合物は特に限定されることはなく、イオン化が可能な炭素源化合物としては、エタン、メタン、二酸化炭素(CO)などを用いることができ、イオン化が可能なホウ素源化合物としては、ジボラン、デカボラン(B1014)などを用いることができる。例えば、ベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ホウ素および水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン(C12)を材料とすれば、炭素および水素からなるクラスターイオンを生成することができる。炭素源化合物としては特にピレン(C1610)、ジベンジル(C1414)などより生成したクラスターC(3≦n≦16,3≦m≦10)を用いることが好ましい。小サイズのクラスターイオンビームを形成し易い為である。
また、クラスターイオンの加速電圧およびクラスターサイズを制御することにより、改質層18における構成元素の深さ方向の濃度プロファイルのピークの位置を制御することができる。本明細書において「クラスターサイズ」とは、1つのクラスターを構成する原子または分子の個数を意味する。
本実施形態の第1工程では、高いゲッタリング能力を得る観点から、半導体ウェーハ10の表面10Aからの深さが150nm以下の範囲内に、改質層18における構成元素の深さ方向の濃度プロファイルのピークが位置するように、クラスターイオン16を照射する。なお、本明細書において、「構成元素の深さ方向の濃度プロファイル」は、構成元素が2種以上の元素を含む場合は、合計ではなく、それぞれ単独の元素についてのプロファイルを意味するものとする。
ピーク位置を当該深さの範囲に設定するために必要な条件として、クラスターイオンとしてC(3≦n≦16,3≦m≦10)を用いる場合、炭素1原子あたりの加速電圧は、0keV/atom超え50keV/atom以下とし、好ましくは、40keV/atom以下が望ましい。また、クラスターサイズは2〜100個、好ましくは60個以下、より好ましくは50個以下とする。
なお、加速電圧の調整には、(1)静電加速、(2)高周波加速の2方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。また、クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。
また、クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。本実施形態では、ゲッタリング能力を得るために、クラスターイオンの炭素のドーズ量は1×1013〜1×1016atoms/cmであることが好ましい。1×1013atoms/cm未満の場合、ゲッタリング能力を十分に得ることができない可能性があり、1×1016atoms/cm超えの場合、エピタキシャル表面に大きなダメージを与えるおそれがあるからである。クラスターイオンの炭素のドーズ量は特に、2.0×1014atoms/cm以上とすることが好ましい。この場合、半導体ウェーハの結晶へ与えるダメージが大きくなるため、回復熱処理による結晶性回復の効果がより効果的となる。
本発明の他の特徴的工程は、半導体ウェーハ表面10Aのヘイズレベルが0.20ppm以下となるように、結晶性回復のための熱処理(回復熱処理)を半導体ウェーハ10に対して行なう第2工程(図1(C),図2(D))である。半導体ウェーハの表面10Aのヘイズレベルを0.20ppm以下とすれば、続く第3工程でエピタキシャル層20を形成することで、半導体エピタキシャルウェーハのエピタキシャル層表面を0.30ppm以下とすることが可能となる。
ここで、ヘイズレベルとは半導体ウェーハの表面粗さの指標である。半導体ウェーハに、エピタキシャル層が形成されると、エピタキシャル層の表面にヘイズ(Haze)と呼ばれる曇りが発生しやすく、パーティクルカウンターによるLPD(Light Point Defects:輝点欠陥)の測定が困難となり、半導体エピタキシャルウェーハの品質を保証できなくなる場合があるため、この指標が用いられる。ヘイズレベルは、ウェーハ表面に照射した光(主にレーザ光)の表面散乱光を測定したときの、入射光に対する全散乱光の割合(ppm)として求められ、任意の手法により測定することができる。例えば、表面欠陥検査装置であるKLA−Tencor社製Surfscan SP−1を用い、DWNモード(Dark Field Wide Normalモード:暗視野・ワイド・垂直入射モード)でウェーハ表面を観察し、得られたヘイズ値の平均値をヘイズレベルとして評価することができる。一般的に、表面粗さが大きいほどヘイズレベルは高くなる。
一実施形態では、半導体ウェーハの表面10Aのヘイズレベルを0.20ppm以下とする回復熱処理を行うためには、エピタキシャル層20を形成するためのエピタキシャル成長装置内で、エピタキシャル成長に先立ち行われる水素ベーク処理を兼ねて、半導体ウェーハ10の結晶性を回復させることができる。ここで、水素ベーク処理の一般的な条件は、エピタキシャル成長装置内を水素雰囲気とし、600℃以上900℃以下の炉内温度でシリコンウェーハ10を炉内に投入し、1℃/秒以上15℃/秒以下の昇温レートで1100℃以上1200℃以下の温度範囲にまで昇温させ、その温度で30秒以上1分以下の間保持するものである。本実施形態では結晶性を十分に回復する観点から、この一般的な水素ベーク処理以上の熱処理を積極的に行うものである。水素ベーク処理を兼ねる場合の回復熱処理条件は、上記保持温度および保持時間をそれぞれ1100〜1200℃、1分以上とすることができ、保持時間を2分以上とすることがより好ましい。熱処理時間の上限は特に限定されないが、例えば10分とすることができる。10分を超えて熱処理を施しても、クラスターイオン照射によって乱れた結晶性を回復させる効果は飽和しており、さらに長時間の熱処理は生産性の低下を招くからである。なお、上記エピタキシャル成長に先立ち行われる水素ベーク処理を兼ねた回復熱処理を行う場合、水素ベーク処理を模擬した同条件の回復熱処理を行うことで、回復熱処理後かつエピタキシャル層形成前の半導体ウェーハの表面10Aのヘイズレベルを測定することができる。
また、回復熱処理の他の実施形態として、第2工程では、RTA/RTO(Rapid Thermal Oxidation)や、バッチ式熱処理装置(縦型熱処理装置、横型熱処理装置)など、エピタキシャル装置とは別個の加熱装置を用いて回復熱処理を行うことができる。この場合の回復熱処理は、900〜1200℃、10秒〜1時間の回復熱処理条件で行うことができる。ここで、熱処理温度を900〜1200℃以下とするのは、900℃未満では、結晶性の回復効果が得られにくいためであり、一方、1200℃を超えると、高温での熱処理に起因するスリップが発生し、また、装置への熱負荷が大きくなるためである。また、熱処理時間を10秒〜1時間とするのは、10秒未満では回復効果が得られにくいためであり、一方、1時間超えでは、生産性の低下を招き、装置への熱負荷が大きくなるためである。この場合、上記回復熱処理を行った後に、エピタキシャル成長装置に半導体ウェーハ10を搬送し、続く第3工程を行う。なお、クラスターイオンの炭素のドーズ量が1.0×1015atoms/cm以上の場合は、回復熱処理に要する時間が長くなってくるため、エピタキシャル成長装置内に搬送する前に上記回復熱処理を行なうことがより好ましい。
本実施形態の第3工程において、改質層18上に形成する第2エピタキシャル層20としては、シリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃温度範囲の温度でCVD法により半導体ウェーハ10上にエピタキシャル成長させることができる。エピタキシャル層20は、厚さが1〜15μmの範囲内とすることが好ましい。1μm未満の場合、半導体ウェーハ10からのドーパントの外方拡散により第2エピタキシャル層20の抵抗率が変化してしまう可能性があり、また、15μm超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。第2エピタキシャル層20は裏面照射型固体撮像素子を製造するためのデバイス層となる。
なお、図2に示す第2実施形態では、クラスターイオン照射をバルク半導体ウェーハ12ではなく第1エピタキシャル層14に行うことも特徴の1つである。バルク半導体ウェーハはエピタキシャル層に比べて酸素濃度が2桁程度高い。そのため、バルク半導体ウェーハ中に形成された改質層は、エピタキシャル層に形成された改質層よりも多くの酸素が拡散され、多くの酸素を捕獲する。捕獲された酸素はデバイス工程中に捕獲サイトから再放出され、デバイスの活性領域に拡散し、点欠陥を形成するため、デバイスの電気特性に悪影響を与える。したがって、固溶酸素濃度が低いエピタキシャル層にクラスターイオンを照射し、酸素の拡散の影響をほとんど無視できるエピタキシャル層にゲッタリング層を形成することがデバイス工程において重要な設計条件となる。
(半導体エピタキシャルウェーハ)
次に、上記製造方法により得られる半導体エピタキシャルウェーハ100,200について説明する。第1実施形態による半導体エピタキシャルウェーハ100および第2実施形態による半導体エピタキシャルウェーハ200は、図1(D)および図2(E)に示すように、半導体ウェーハ10と、この半導体ウェーハ10の表面に形成され、半導体ウェーハ10中に固溶した所定元素からなる改質層18と、この改質層18上のエピタキシャル層20と、を有する。そして、いずれにおいても改質層18における所定元素の深さ方向の濃度プロファイルの半値幅Wが100nm以下であり、かつエピタキシャル層20表面のヘイズレベルが0.30ppm以下であることを特徴とする。
すなわち、本発明の製造方法によれば、モノマーイオン注入に比べて、クラスターイオンを構成する元素の析出領域を局所的かつ高濃度にすることができるため、上記半値幅Wを100nm以下とすることが可能となった。下限としては10nmと設定することができる。なお、本明細書における「深さ方向の濃度プロファイル」は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)にて測定した深さ方向の濃度分布を意味する。また、「所定元素の深さ方向の濃度プロファイルの半値幅」は、測定精度を考慮して、エピタキシャル層の厚さが1μm超の場合は、エピタキシャル層を1μmに薄膜化した状態で、SIMSにて所定元素の濃度プロファイルを測定したときの半値幅とする。
さらに、本発明の製造方法によれば、クラスターイオン照射後に半導体ウェーハ10の表面10Aのヘイズレベルが0.20ppm以下となるように回復熱処理を行ってからエピタキシャル層20を形成することで、上記ヘイズレベルを0.30ppm以下とすることが可能となった。なお、半導体エピタキシャルウェーハ表面のヘイズレベルの測定は、既述の半導体ウェーハのヘイズレベル測定と同様にして行うことができる。
所定元素としては、半導体ウェーハの主材料(シリコンウェーハの場合、シリコン)以外の元素であれば特に限定されないが、炭素または炭素を含む2種以上の元素とすることが好ましいのは既述のとおりである。
より高いゲッタリング能力を得る観点から、半導体エピタキシャルウェーハ100,200のいずれも、半導体ウェーハ10の表面からの深さが150nm以下の範囲内に、改質層18における濃度プロファイルのピークが位置することが好ましい。また、濃度プロファイルのピーク濃度が、1×1015atoms/cm以上であることが好ましく、1×1017〜1×1022atoms/cmの範囲内がより好ましく、1×1019〜1×1021atoms/cmの範囲内がさらに好ましい。
また、半導体エピタキシャルウェーハ100,200ともに、エピタキシャル層20表面のヘイズレベルは0.30ppm以下であり、0.26ppm以下であることがより好ましく、下限としては0.05ppmと設定することができる。
また、改質層18の深さ方向厚みは、概ね30〜400nmの範囲内とすることができる。
本実施形態の半導体エピタキシャルウェーハ100,200によれば、従来に比べ高いゲッタリング能力を発揮することで、金属汚染をより抑制することができ、かつ、エピタキシャル層表面のヘイズレベルを0.30ppm以下とすることができる。
(固体撮像素子の製造方法)
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造されたエピタキシャルウェーハまたは上記のエピタキシャルウェーハ、すなわち半導体エピタキシャルウェーハ100,200の表面に位置するエピタキシャル層20に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ製造工程の各処理中で発生する重金属汚染の影響を低減でき、従来に比べ白傷欠陥の発生を十分に抑制することができる。
以上、本発明の代表的な実施形態を説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、半導体ウェーハ10上に2層のエピタキシャル層を形成しても良い。
(参考実験例)
まず、クラスターイオン照射とモノマーイオン注入の相違を明らかにするため、以下の実験を行った。
(参考例1)
CZ単結晶から得た、n型シリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント:リン、ドーパント濃度:4×1014atoms/cm)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、ジベンジル(C1414)よりCクラスターを生成し、ドーズ量1.2×1014Clusters/cm(炭素のドーズ量6.0×1014atoms/cm)、炭素1原子あたり14.8keV/atomの照射条件でシリコンウェーハに照射した。
(参考例2)
参考例1と同じシリコンウェーハに対して、クラスターイオン照射に替えて、COを材料ガスとして、炭素のモノマーイオンを生成し、ドーズ量1.2×1014atoms/cm、加速電圧300keV/atomの条件とした以外は、参考例1と同じ条件で、シリコンウェーハに照射した。
(SIMS測定結果)
上記参考例1,2で作製したサンプルについて、SIMSにより測定を行い、図4に示す炭素の濃度プロファイルを得た。なお、横軸の深さはシリコンウェーハ表面をゼロとしている。この図4から明らかなように、クラスターイオン照射をした参考例1では、炭素濃度プロファイルがシャープであるが、モノマーイオン注入をした参考例2では、炭素濃度プロファイルがブロードである。また、参考例2に比べて参考例1では、炭素の濃度プロファイルのピーク濃度が高く、ピーク位置もよりシリコンウェーハ表面近傍に位置している。このことから、エピタキシャル層形成後も、炭素の濃度プロファイルの傾向は同様となることが推定される。
(実施例1)
CZ単結晶から得たn型シリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント種類:燐、ドーパント濃度:4×1014atoms/cm)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、ジベンジル(C1414)よりCクラスターを生成し、ドーズ量1.2×1014Clusters/cm(炭素のドーズ量6.0×1014atoms/cm)、炭素1原子あたり14.8keV/atomの照射条件でシリコンウェーハに照射した。その後、シリコンウェーハをエピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、クラスターイオン照射により乱れた結晶性の回復熱処理として、装置内で1130℃の温度で2分の水素ベーク処理を兼ねた熱処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして1000〜1150℃でCVD法により、シリコンウェーハ上にシリコンのエピタキシャル層(厚さ:7μm、ドーパント種類:燐、ドーパント濃度:1×1015atoms/cm)をエピタキシャル成長させ、本発明に従うシリコンエピタキシャルウェーハとした。
(実施例2)
エピタキシャル装置内での水素ベーク処理を兼ねた回復熱処理に替えて、シリコンウェーハをエピタキシャル成長装置に搬送する前に、RTA装置(マトソンサーマルプロダクト社製)を使用して、900℃,10秒の条件で回復熱処理を施し、その後エピタキシャル成長装置内に搬送して、装置内で1130℃の温度で30秒の水素ベーク処理を施してエピタキシャル層を成長させた以外は、実施例1と同じ条件で、本発明に従うシリコンエピタキシャルウェーハを作製した。
(実施例3)
クラスターイオンの照射条件を表1に記載の条件とした以外は、実施例1と同様にして本発明に従うシリコンエピタキシャルウェーハを作製した。
(実施例4)
クラスターイオンの照射条件を表1に記載の条件とした以外は、実施例2と同様にして本発明に従うシリコンエピタキシャルウェーハを作製した。
(比較例1,2)
クラスターイオンの照射条件を表1に記載のとおりとし、回復熱処理工程を行わなかったこと以外は、実施例2と同様にして比較例にかかるシリコンエピタキシャルウェーハを作製した。
(比較例3,4)
クラスターイオン照射に替えて、表1に記載の条件で炭素のモノマーイオンを注入し、さらに回復熱処理条件を表1に記載の条件とした以外は、比較例1と同様にして比較例にかかるシリコンエピタキシャルウェーハを作製した。
(評価方法および評価結果)
上記実施例および比較例で作製した各サンプルについて評価を行った。評価方法を以下に示す。
(1)SIMS測定
代表例として、実施例1および比較例4のシリコンエピタキシャルウェーハについてSIMS測定を行い、図5(A),(B)に示す炭素の濃度プロファイルを得た。なお、横軸の深さはエピタキシャル層の表面をゼロとしている。さらに、実施例1〜4および比較例1〜4で作製した各サンプルについて、エピタキシャル層を1μmまで薄膜化した後にSIMS測定を行った。このとき得られた炭素の濃度プロファイルの半値幅、ピーク濃度、およびピーク位置(エピタキシャル層を除いた表面からのピーク深さ)を表1に示す。
(2)ゲッタリング能力評価
実施例1および比較例4で作製した各サンプルのシリコンエピタキシャルウェーハ表面を、Ni汚染液(1.0×1012/cm)で、スピンコート汚染法を用いて故意に汚染し、引き続き900℃、30分の熱処理を施した。その後、SIMS測定を行った。実施例1および比較例4についてのNi濃度プロファイルを、それぞれ炭素濃度プロファイルとともに示す(図5(A),(B))。他の実施例および比較例については、ゲッタリング能力評価の結果を表1に示す。なお、Ni濃度プロファイルのピーク濃度を以下のようにそれぞれ分類して、評価基準とした。
◎:1.0×1017atoms/cm以上
○:5.0×1016atoms/cm以上〜1.0×1017atoms/cm未満
△:5.0×1016atoms/cm未満
(3)エピタキシャル欠陥の評価
実施例および比較例で作製した各サンプルについて、エピタキシャル層表面で観察されるエピタキシャル欠陥を評価した。表面欠陥検査装置(KLA−Tencor社製:Surfscan SP−2)を用いて、DWOモード(Dark Field Wide Obliqueモード:暗視野・ワイド・斜め入射モード)でエピタキシャル層表面を観察し、検出された欠陥部位を原子間力顕微鏡(AFM:Atomic Force Microscope)を用いて定点観察評価した。エピタキシャル層表面で観察されたCOP(Crystal originated particles)を起点とした積層欠陥(SF:Staking Fault)の個数を測定し、これをエピタキシャル欠陥として評価した。エピタキシャル欠陥の評価結果を表1に示す。なお、評価基準は以下のとおりである。
◎:2個/ウェーハ以下
○:2個/ウェーハ超〜10個/ウェーハ以下
△:10個/ウェーハ超〜50個/ウェーハ以下
×:50個/ウェーハ超
(4)ヘイズレベルの評価
実施例および比較例で作製した各サンプルについて、KLA−Tencor社製:Surfscan SP−1を用い、DWNモードでエピタキシャル層形成前のシリコンウェーハ表面およびエピタキシャル形成後のエピタキシャル層表面をそれぞれ観察し、得られたヘイズ値の平均値をヘイズレベルとして評価した。ヘイズレベルの評価結果を表1に示す。なお、実施例1,3のクラスターイオン照射後かつエピタキシャル層形成前におけるシリコンウェーハ表面のヘイズレベルについては、水素ベークを模擬した回復熱処理を行ったときのヘイズレベルを測定したものである。
Figure 2014099472
(評価結果の考察)
図5(A),(B)から、クラスターイオン照射により、実施例1では、モノマーイオン注入を施した比較例4と比べて、炭素が局所的かつ高濃度に固溶した改質層が形成されることがわかる。さらに、Niの濃度プロファイルから、実施例1と比較例4とを比較すると、実施例1ではクラスターイオン照射により形成された改質層が多量のNiを捕獲して、高いゲッタリング能力を発揮していることがわかる。また、表1に示すとおり、クラスターイオン照射した実施例1〜4および比較例1,2は、全て半値幅が100nm以下であり、全て十分なゲッタリング能力を備えていることがわかる。一方、モノマーイオン注入した比較例3,4は、いずれも半値幅が100nm超であり、ゲッタリング能力が不足している。このように、クラスターイオンを照射した実施例1〜4および比較例1,2は、モノマーイオンを注入した比較例3,4に比べ、炭素濃度プロファイルの半値幅が小さくなるために、より高いゲッタリング能力を得ることができていると言える。
次に、ヘイズレベルに関して表1を参照する。クラスターイオン照射を行った点では共通するが、回復熱処理を行った実施例1〜4と、回復熱処理を行っていない比較例1,2とを比較すると、実施例1〜4は回復熱処理を行うことによりエピタキシャル層表面のヘイズレベルが0.30ppm以下となったが、回復熱処理を行っていない比較例1,2はヘイズレベルが0.30ppm以下となることはなかった。このように、クラスターイオンを照射した場合において、エピタキシャルシリコンウェーハのヘイズレベルを0.30ppm以下とするためには、エピタキシャル層形成前にシリコンウェーハ表面のヘイズレベルを0.20ppm以下とするように回復熱処理を行うことが必要であることが分かった。また、比較例3と比較例4とを比較すると、モノマーイオン注入の場合でも回復熱処理によりヘイズレベルが回復することがわかるが、クラスターイオンを照射した場合と比べると、その回復効果は僅かである。これは、クラスターイオン照射の場合は、シリコンウェーハ表面の平坦度を悪化させることに対して、モノマーイオン注入の場合は、高エネルギーであるために、シリコンウェーハ表層部の結晶性を大きく乱したためだと考えられる。
なお、ヘイズレベルとエピタキシャル欠陥には、相関関係があることも表1からわかる。すなわち、ヘイズレベルが低いほど、エピタキシャル欠陥は良好な結果を示している。
以上の結果から、実施例で行ったように、より高いゲッタリング能力を得るためには、クラスターイオンを照射することが必要であることがわかった。さらに、クラスターイオン照射後に回復熱処理を行なうことにより、エピタキシャル層表面のヘイズレベルを0.30ppm以下と十分に低いレベルにすることができることがわかった。
本発明によれば、より高いゲッタリング能力を発揮することで、金属汚染を抑制することができ、かつ、エピタキシャル層表面のヘイズレベルが低減した半導体エピタキシャルウェーハを得ることができ、また、この半導体エピタキシャルウェーハから高品質の固体撮像素子を形成することができる。
10 半導体ウェーハ
10A 半導体ウェーハの表面
12 バルク半導体ウェーハ
14 第1エピタキシャル層
16 クラスターイオン
18 改質層
20 (第2)エピタキシャル層
100 半導体エピタキシャルウェーハ
200 半導体エピタキシャルウェーハ

Claims (14)

  1. 半導体ウェーハにクラスターイオンを照射して、該半導体ウェーハの表面に、前記クラスターイオンの構成元素からなる改質層を形成する第1工程と、
    該第1工程の後、前記半導体ウェーハ表面のヘイズレベルが0.20ppm以下となるように、結晶性回復のための熱処理を前記半導体ウェーハに対して行なう第2工程と、
    該第2工程の後、前記半導体ウェーハの改質層上にエピタキシャル層を形成する第3工程と、
    を有することを特徴とする半導体エピタキシャルウェーハの製造方法。
  2. 前記半導体ウェーハが、シリコンウェーハである請求項1に記載の半導体エピタキシャルウェーハの製造方法。
  3. 前記半導体ウェーハが、シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、前記第1工程において前記改質層は前記シリコンエピタキシャル層の表面に形成される請求項1に記載の半導体エピタキシャルウェーハの製造方法。
  4. 前記クラスターイオンが、構成元素として炭素を含む請求項1〜3のいずれか1項に記載の半導体エピタキシャルウェーハの製造方法。
  5. 前記クラスターイオンが、構成元素として炭素を含む2種以上の元素を含む請求項4に記載の半導体エピタキシャルウェーハの製造方法。
  6. 前記クラスターイオンの炭素のドーズ量が2.0×1014atoms/cm以上である請求項4または5に記載の半導体エピタキシャルウェーハの製造方法。
  7. 半導体ウェーハと、該半導体ウェーハの表面に形成された、該半導体ウェーハ中に固溶した所定元素からなる改質層と、該改質層上のエピタキシャル層と、を有し、
    前記改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅が100nm以下であり、前記エピタキシャル層表面のヘイズレベルが0.30ppm以下であることを特徴とする半導体エピタキシャルウェーハ。
  8. 前記半導体ウェーハが、シリコンウェーハである請求項7に記載の半導体エピタキシャルウェーハ。
  9. 前記半導体ウェーハが、シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、前記改質層は前記シリコンエピタキシャル層の表面に位置する請求項7に記載の半導体エピタキシャルウェーハ。
  10. 前記半導体ウェーハの表面からの深さが150nm以下の範囲内に、前記改質層における前記濃度プロファイルのピークが位置する請求項7〜9のいずれか1項に記載の半導体エピタキシャルウェーハ。
  11. 前記改質層における前記濃度プロファイルのピーク濃度が、1×1015atoms/cm以上である請求項7〜10のいずれか1項に記載の半導体エピタキシャルウェーハ。
  12. 前記所定元素が炭素を含む請求項7〜11のいずれか1項に記載の半導体エピタキシャルウェーハ。
  13. 前記所定元素が炭素を含む2種以上の元素を含む請求項12に記載の半導体エピタキシャルウェーハ。
  14. 請求項1〜6のいずれか1項に記載の製造方法で製造されたエピタキシャルウェーハまたは請求項7〜13のいずれか1項に記載のエピタキシャルウェーハの、表面に位置するエピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
JP2012249598A 2012-11-13 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 Active JP5799935B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2012249598A JP5799935B2 (ja) 2012-11-13 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
US14/442,367 US20160181312A1 (en) 2012-11-13 2013-11-12 Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
TW102141070A TWI515774B (zh) 2012-11-13 2013-11-12 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固 體攝影元件的製造方法
CN201380059256.3A CN104823269B (zh) 2012-11-13 2013-11-12 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
KR1020157013181A KR101687525B1 (ko) 2012-11-13 2013-11-12 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
DE112013005409.4T DE112013005409B4 (de) 2012-11-13 2013-11-12 Verfahren zur Herstellung von Halbleiter-Epitaxiewafern, Halbleiter-Epitaxiewafer, und Verfahren zur Herstellung von Festkörper-Bildsensorvorrichtungen
KR1020167034485A KR101808685B1 (ko) 2012-11-13 2013-11-12 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
PCT/JP2013/006661 WO2014076945A1 (ja) 2012-11-13 2013-11-12 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
US16/717,763 US20200127044A1 (en) 2012-11-13 2019-12-17 Method for producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012249598A JP5799935B2 (ja) 2012-11-13 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Publications (3)

Publication Number Publication Date
JP2014099472A true JP2014099472A (ja) 2014-05-29
JP2014099472A5 JP2014099472A5 (ja) 2015-03-05
JP5799935B2 JP5799935B2 (ja) 2015-10-28

Family

ID=50730877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012249598A Active JP5799935B2 (ja) 2012-11-13 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Country Status (7)

Country Link
US (2) US20160181312A1 (ja)
JP (1) JP5799935B2 (ja)
KR (2) KR101808685B1 (ja)
CN (1) CN104823269B (ja)
DE (1) DE112013005409B4 (ja)
TW (1) TWI515774B (ja)
WO (1) WO2014076945A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216296A (ja) * 2014-05-13 2015-12-03 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
WO2016031328A1 (ja) * 2014-08-28 2016-03-03 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP2017050458A (ja) * 2015-09-03 2017-03-09 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP2018148144A (ja) * 2017-03-08 2018-09-20 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
WO2019017118A1 (ja) * 2017-07-20 2019-01-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
WO2019167901A1 (ja) * 2018-03-01 2019-09-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2022012326A (ja) * 2020-07-01 2022-01-17 信越半導体株式会社 シリコンエピタキシャルウエーハ及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6481582B2 (ja) * 2015-10-13 2019-03-13 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6402703B2 (ja) * 2015-11-17 2018-10-10 信越半導体株式会社 欠陥領域の判定方法
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP6988843B2 (ja) * 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
CN114486926B (zh) * 2021-12-30 2024-03-26 深圳瑞波光电子有限公司 半导体激光芯片失效分析方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338507A (ja) * 1993-03-30 1994-12-06 Sony Corp 半導体基板、固体撮像装置及びこれらの製造方法
JP2001139399A (ja) * 1999-11-10 2001-05-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2009518869A (ja) * 2005-12-09 2009-05-07 セムイクウィップ・インコーポレーテッド 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法
JP2009540531A (ja) * 2006-06-13 2009-11-19 セムイクウィップ・インコーポレーテッド イオンビーム装置およびイオン注入方法
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011253983A (ja) * 2010-06-03 2011-12-15 Disco Abrasive Syst Ltd シリコンウェーハへのゲッタリング層付与方法
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152304A (ja) * 1991-11-29 1993-06-18 Sony Corp 半導体基板の製造方法
JPH1174276A (ja) * 1997-08-27 1999-03-16 Sumitomo Metal Ind Ltd エピタキシャルシリコン半導体基板とその製造方法
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2008294245A (ja) 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2008311418A (ja) 2007-06-14 2008-12-25 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
US8779462B2 (en) * 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same
JP5099023B2 (ja) 2009-01-27 2012-12-12 信越半導体株式会社 エピタキシャルウエーハの製造方法及び固体撮像素子の製造方法
JP5381304B2 (ja) * 2009-05-08 2014-01-08 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP2010283296A (ja) * 2009-06-08 2010-12-16 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
DE112010004362T5 (de) 2009-07-08 2012-12-13 Sumco Corporation Epitaxialwafer und verfahren zur herstellung desselben
US10181402B2 (en) * 2010-08-23 2019-01-15 Exogenesis Corporation Method and apparatus for neutral beam processing based on gas cluster ion beam technology and articles produced thereby
JP6127748B2 (ja) * 2013-06-10 2017-05-17 株式会社Sumco エピタキシャルウェーハの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338507A (ja) * 1993-03-30 1994-12-06 Sony Corp 半導体基板、固体撮像装置及びこれらの製造方法
JP2001139399A (ja) * 1999-11-10 2001-05-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2009518869A (ja) * 2005-12-09 2009-05-07 セムイクウィップ・インコーポレーテッド 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法
JP2009540531A (ja) * 2006-06-13 2009-11-19 セムイクウィップ・インコーポレーテッド イオンビーム装置およびイオン注入方法
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011253983A (ja) * 2010-06-03 2011-12-15 Disco Abrasive Syst Ltd シリコンウェーハへのゲッタリング層付与方法
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216296A (ja) * 2014-05-13 2015-12-03 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
WO2016031328A1 (ja) * 2014-08-28 2016-03-03 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP2016051729A (ja) * 2014-08-28 2016-04-11 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
CN113284795A (zh) * 2014-08-28 2021-08-20 胜高股份有限公司 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
JP2017050458A (ja) * 2015-09-03 2017-03-09 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP2018148144A (ja) * 2017-03-08 2018-09-20 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
KR20200003153A (ko) * 2017-07-20 2020-01-08 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법
JP2019021843A (ja) * 2017-07-20 2019-02-07 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
KR102259817B1 (ko) 2017-07-20 2021-06-01 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법
WO2019017118A1 (ja) * 2017-07-20 2019-01-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
US11107687B2 (en) 2017-07-20 2021-08-31 Sumco Corporation Semiconductor epitaxial wafer and method of producing semiconductor epitaxial wafer, and method of producing solid-state imaging device
US11640907B2 (en) 2017-07-20 2023-05-02 Sumco Corporation Semiconductor epitaxial wafer and method of producing semiconductor epitaxial wafer, and method of producing solid-state imaging device
US11935745B2 (en) 2017-07-20 2024-03-19 Sumco Corporation Semiconductor epitaxial wafer and method of producing semiconductor epitaxial wafer, and method of producing solid-state imaging device
WO2019167901A1 (ja) * 2018-03-01 2019-09-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JPWO2019167901A1 (ja) * 2018-03-01 2020-12-03 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2022012326A (ja) * 2020-07-01 2022-01-17 信越半導体株式会社 シリコンエピタキシャルウエーハ及びその製造方法
JP7415827B2 (ja) 2020-07-01 2024-01-17 信越半導体株式会社 シリコンエピタキシャルウエーハ及びその製造方法

Also Published As

Publication number Publication date
KR20160148033A (ko) 2016-12-23
TW201426822A (zh) 2014-07-01
KR101687525B1 (ko) 2016-12-19
KR101808685B1 (ko) 2017-12-13
US20200127044A1 (en) 2020-04-23
CN104823269A (zh) 2015-08-05
CN104823269B (zh) 2017-09-08
US20160181312A1 (en) 2016-06-23
JP5799935B2 (ja) 2015-10-28
TWI515774B (zh) 2016-01-01
KR20150065901A (ko) 2015-06-15
DE112013005409B4 (de) 2024-02-01
DE112013005409T5 (de) 2015-08-13
WO2014076945A1 (ja) 2014-05-22

Similar Documents

Publication Publication Date Title
JP5799935B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278591B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR101882389B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조방법
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
TW201635386A (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6221928B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150114

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150114

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150810

R150 Certificate of patent or registration of utility model

Ref document number: 5799935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250