JP2014086715A - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP2014086715A
JP2014086715A JP2012280282A JP2012280282A JP2014086715A JP 2014086715 A JP2014086715 A JP 2014086715A JP 2012280282 A JP2012280282 A JP 2012280282A JP 2012280282 A JP2012280282 A JP 2012280282A JP 2014086715 A JP2014086715 A JP 2014086715A
Authority
JP
Japan
Prior art keywords
layer
electronic component
multilayer ceramic
electrode
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012280282A
Other languages
English (en)
Inventor
Myun-Jun Park
ジュン パク、ミュン
Kyu Sik Park
シク パク、キュ
Young Sook Lee
ソーク リー、ヤン
Jae Yeol Choi
ヨル チョイ、ジェ
Doo Young Kim
ヤン キム、ドゥー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014086715A publication Critical patent/JP2014086715A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/12Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain a coating with specific electrical properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00Coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008Thermistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1006Thick film varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Materials Engineering (AREA)

Abstract

【課題】本発明は、外部電極にニッケル層及びすず層を含む積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明の一実施形態は内部電極を含むセラミック本体を設ける段階と、上記セラミック本体の外部に上記内部電極と電気的に接続される銅(Cu)、銀(Ag)、パラジウム(Pd)、白金(Pt)材質からなる群より選択される一つ以上の伝導性金属またはこれらの合金やコーティング物質を含む電極層を形成する段階と、上記電極層の外部にニッケル層を焼成法で形成する段階と、上記ニッケル層の外部にすず層を焼成法で形成する段階とを含む積層セラミック電子部品の製造方法を提供する。
【選択図】図2

Description

本発明は、外部電極にニッケル層及びすず層を含む積層セラミック電子部品及びその製造方法に関する。
セラミック材料を使用する電子部品には、キャパシタ、インダクタ、圧電素子、バリスタ及びサーミスタなどがある。
上記セラミック電子部品のうち積層セラミックキャパシタ(MLCC:Multi−Layered Ceramic Capacitor)は、小型、且つ高容量が保障され、実装が容易であるという長所を有する電子部品である。
このような積層セラミックキャパシタは、液晶表示装置(LCD:Liquid Crystal Display)及びプラズマ表示装置パネル(PDP:Plasma Display Panel)などの映像機器、コンピューター、個人用携帯端末機(PDA:Personal Digital Assistants)及び携帯電話など様々な電子製品の回路基板に装着され、電気を充電または放電させる役割をする。
最近では、映像機器の大型化またはコンピューターの中央処理装置(CPU:Central Processing Unit)の速度上昇などの理由で、電子機器の発熱が酷くなっている。
従って、上記積層セラミックキャパシタは、電子機器に設けられた集積回路(IC:Integrated Circuit)の安定的な動作のために、高温でも安定した容量と信頼性を確保することが求められている。
また、電子製品の小型化により、この電子製品に用いられる積層セラミックキャパシタも超小型化及び超高容量化が求められている。
よって、製品の超小型化及び高積層化のため、外部電極が次第に薄膜化し、めっき法で形成される外部電極の厚さが次第に薄くなっている。これにより、外部電極の緻密度が確保されず、ニッケル層及びすず層を形成するめっき工程で電解質物質がセラミック本体内に浸透し、信頼性不良が発生するという問題点がある。
従って、薄膜化による外部電極の緻密度の低下及びこれによるめっき工程での電解質物質のセラミック本体内への浸透を改善するため、本発明では、ニッケル(Ni)層及びすず(Sn)層をめっき法ではない焼成法で形成する。
韓国公開特許第2012−0016005号 韓国公開特許第2012−0073636号
本発明の目的は、外部電極にニッケル層及びすず層を含ませて信頼性を向上させる積層セラミック電子部品及びその製造方法を提供することである。
本発明の一実施形態は、内部電極を含むセラミック本体を設ける段階と、上記セラミック本体の外部に上記内部電極と電気的に接続される銅(Cu)、銀(Ag)、パラジウム(Pd)、白金(Pt)材質からなる群より選択される一つ以上の伝導性金属またはこれらの合金やコーティング物質を含む電極層を形成する段階と、上記電極層の外部にニッケル層を焼成法で形成する段階と、上記ニッケル層の外部にすず層を焼成法で形成する段階とを含む積層セラミック電子部品の製造方法を提供する。
上記ニッケル層及びすず層の厚さは、1μm〜10μmであってよい。
上記ニッケル層の厚さは、0.1μm〜10μmであってよい。
上記すず層の厚さは、0.1μm〜10μmであってよい。
上記ニッケル層は、600℃〜900℃で焼成されてよい。
上記すず層は、200℃〜400℃で焼成されてよい。
本発明の他の実施形態は、誘電体層を含むセラミック本体と、上記誘電体層を介して対向配置される内部電極と、上記内部電極と電気的に連結された外部電極とを含み、上記外部電極は、上記内部電極と電気的に連結される銅(Cu)、銀(Ag)、パラジウム(Pd)、白金(Pt)材質からなる群より選択される一つ以上の伝導性金属またはこれらの合金やコーティング物質を含む電極層と、上記電極層の外部に形成されるニッケル層と、上記ニッケル層の外部に形成されるすず層とを含み、上記ニッケル層及びすず層の厚さは1μm〜10μmである積層セラミック電子部品を提供する。
上記ニッケル層の厚さは、0.1μm〜10μmであってよい。
上記すず層の厚さは、0.1μm〜10μmであってよい。
上記ニッケル層は、600℃〜900℃で焼成されてよい。
上記すず層は、200℃〜400℃で焼成されてよい。
本発明によると、銅(Cu)材質の外部電極の表面にニッケル層及びすず層を焼成法で形成し、外部電極の緻密度を増加させるとともに信頼性を向上させることができる。
本発明の一実施形態による積層セラミック電子部品を概略的に示す斜視図である。 図1のA−A'断面図である。 本発明の一実施例による電子部品の製造方法を概略的に示すフローチャートである。 図3の電子部品の製造方法を説明するための断面図である。 図3の電子部品の製造方法を説明するための断面図である。 図3の電子部品の製造方法を説明するための断面図である。 図3の電子部品の製造方法を説明するための断面図である。 本発明の一実施形態によるニッケル層を示す写真である。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
本発明は積層セラミック電子部品に関し、本発明の一実施形態による積層セラミック電子部品には、積層セラミックキャパシタ、インダクタ、圧電体素子、バリスタ、チップ抵抗及びサーミスタなどがあり、以下では、積層セラミック電子製品の一例として積層セラミックキャパシタに関して説明する。
図1は本発明の一実施形態による積層セラミック電子部品を概略的に示す斜視図であり、図2は図1のA−A'断面図である。
図1及び図2を参照すると、本実施例による電子部品は積層型セラミックキャパシタであって、セラミック本体10と、内部電極21、22と、外部電極30、40とを含む。
セラミック本体10は、複数の誘電体層1を積層してから焼結させたもので、隣接する誘電体層同士は境界が確認できないほど一体化されていてもよい。セラミック誘電体層1は高い誘電率を有するセラミック材料からなってよいが、これに限定されない。即ち、誘電体層1はチタン酸バリウム(BaTiO)系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム(SrTiO)系材料などで形成されてもよい。
このようなセラミック本体10の内部には内部電極21、22が形成され、外部面には外部電極30、40が形成される。
内部電極21、22は、複数の誘電体層1を積層する過程において、誘電体層1の間に介在される形態で配置されてよい。
内部電極21、22は異なる極性を有する一対の電極で、誘電体層1の積層方向に沿って交互に対向配置され、誘電体層1により互いに電気的に絶縁されている。
このような内部電極21、22は、一端が交互に上記セラミック本体10の両側面に露出される。このとき、セラミック本体10の側面に露出する内部電極21、22の一端は、後述する外部電極30、40とそれぞれ電気的に連結される。
内部電極21、22は導電性金属材質で形成されてよい。ここで、導電性金属は特に制限されず、例えば、銀(Ag)、鉛(Pb)、白金(Pt)、ニッケル(Ni)または銅(Cu)などを用いることができ、これらを単独または2種以上混合して使用することができる。
外部電極30、40はセラミック本体10の側面に露出する内部電極21、22の一端と電気的に連結されるように形成される。従って、外部電極30、40はセラミック本体10の両端にそれぞれ形成されることができる。
図2に示されているように、本発明の一実施例による外部電極30、40は電極層32、42と、ニッケル層34、44と、すず層36、46とを含んで形成されてよい。
電極層32、42は銅(Cu)、銀(Ag)、パラジウム(Pd)、白金(Pt)材質で形成されてよい。従って、本実施例による電極層32、42は銅(Cu)、銀(Ag)、パラジウム(Pd)、白金(Pt)粉末が含まれた導電性ペースト(paste)をセラミック本体10の外側に塗布してから焼成することで形成することができる。この際、導電性ペーストを塗布する方法は特に制限されず、例えば、ディッピング(dipping)、ペインティング(painting)、プリンティング(printing)などの多様な方法を用いてよい。
ニッケル層34、44は電極層32、42の外部面に形成される。本実施例によるニッケル層34、44は、上記電極層32、42と同様にニッケル粉末が含まれた導電性ペーストを電極層32、42の外側に塗布してから焼成することで形成することができる。この際、導電性ペーストを塗布する方法は特に制限されず、例えば、ディッピング、ペインティング、プリンティングなどの多様な方法を用いてよい。
すず層36、46は上記ニッケル層34、44の外部面に形成される。本実施例によるすず層36、46は、上記ニッケル層34、44と同様にすず粉末が含まれた導電性ペーストをニッケル層34、44の外側に塗布してから焼成することで形成することができる。この際、導電性ペーストを塗布する方法は特に制限されず、例えば、ディッピング、ペインティング、プリンティングなどの多様な方法を用いてよい。
また、上記ニッケル層34、44の焼成温度は600℃〜900℃が好ましく、すず層36、46の焼成温度は200℃〜400℃が好ましい。この場合、ニッケル層34、44及びすず層36、46を焼成法で形成すると、電極層32、42に空隙があって緻密でなくても、めっき液によって信頼性が劣る恐れがないため、銅(Cu)、銀(Ag)、パラジウム(Pd)、白金(Pt)材質の電極層32、42は、内部電極21、22及び外部電極30、40間の電気的接触と結合力のみを保持すればよい。
従って、セラミック本体10の設計容量を最大に確保するために、ニッケル層34、44及びすず層36、46の厚さは、1μm〜10μm以下でなければならないが、ディッピング、ペインティング、プリンティングなどの方法で形成されることにより、厚さが増加する恐れがあるため、最大厚さを10μm以下にしなければならない。また、上記ニッケル層34、44の厚さは0.1μm〜10μmの範囲が好ましく、上記すず層36、46の厚さは0.1μm〜10μmの範囲が好ましい。
図5は、本発明の一実施形態によるニッケル粉末が含まれた導電性ペーストをディッピング法で塗布してから焼成法で形成したニッケル層34、44の厚さが4.74μmの写真である。
従来の電解めっき法で形成された外部電極30、40が緻密でない場合、めっき液がセラミック本体10内に浸透し、これによりめっきクラック(crack)を誘発する可能性が高かったが、本発明は、めっき液との接触自体を遮断するための目的で、 ニッケル粉末が含まれた導電性ペースト及びすず粉末が含まれた導電性ペーストを製造しニッケル層34、44及びすず層36、46を、従来のめっき法ではない焼成法で形成して外部電極30、40の緻密度を増加させるとともに信頼性を向上させることができる。
以下では、本発明の一実施例による積層セラミック電子部品の製造方法を説明する。本発明の実施例では、積層セラミック電子部品として積層セラミックキャパシタを例に挙げて製造方法を説明するが、本発明はこれに限定されない。
図3は本発明の一実施例による電子部品の製造方法を概略的に示すフローチャートであり、図4a〜図4dは図3の電子部品の製造方法を説明するための断面図である。
図3〜図4dを参照すると、本発明の実施例による電子部品、即ち、積層セラミックキャパシタの製造方法は、図4aに示されたようにチップ状のセラミック本体10を設ける段階S410を含むことができる。
セラミック本体10の形状は直方体であってよいが、これに制限されない。チップ状のセラミック本体10を設ける段階は特に制限されず、一般的なセラミック積層体の製造方法により用意してもよい。
より具体的に説明すると、まず、複数のセラミックグリーンシートを用意する。ここで、セラミックグリーンシートはセラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μm厚さのシート(sheet)状に作製することができる。
次いで、セラミックグリーンシートの表面に、内部電極21、22を形成する導電性ペーストを塗布して内部電極パターンを形成する。このとき、内部電極パターンはスクリーンプリンティング方法で形成してよいが、これに限定されない。
導電性ペーストは、ニッケルまたはニッケル合金からなる粉末を有機バインダー及び有機溶剤に分散させてペースト状に製造することができる。ここで、有機バインダーは、当業界において公知のものを使用してよいが、これに限定されない。例えば、セルロース系樹脂、エポキシ樹脂、アリール樹脂、アクリル樹脂、フェノール−ホルムアルデヒド樹脂、不飽和ポリエステル樹脂、ポリカーボネート樹脂、ポリアミド樹脂、ポリイミド樹脂、アルキド樹脂またはロジンエステルなどからなるバインダーを使用することができる。
また、有機溶剤も当業界において公知のものを使用してよいが、これに限定されない。例えば、ブチルカルビトール、ブチルカルビトールアセテート、テレピン油、α−テレピネオール、エチルセロソルブまたはブチルフタレートなどの溶剤を利用してよい。
次に、内部電極パターンが形成されたセラミックグリーンシートを積層及び加圧し、積層されたセラミックグリーンシートと内部電極パターンを圧着させる。
上記のようにして、セラミックグリーンシートと内部電極パターンが交互に積層されたセラミック積層体が製造されると、これを焼成及び切断し、チップ状のセラミック本体10を用意することができる。これにより、セラミック本体10は、複数の誘電体層1及び内部電極21、22が交互に積層される形態に形成されることができる。
次に、本発明の一実施例による電子部品の製造方法は、図4bに示されたようにセラミック本体10の外側に電極層32、42を形成する段階S420を含むことができる。
電極層32、42は銅(Cu)、銀(Ag)、パラジウム(Pd)、白金(Pt)材質で形成されてよい。上記電極層32、42は銅(Cu)、銀(Ag)、パラジウム(Pd)、白金(Pt)粉末にガラスフリットを添加して用意した導電性ペーストをセラミック本体10の外側に塗布してから焼成することで形成することができる。導電性ペーストを塗布する方法は特に制限されず、例えば、ディッピング、ペインティング、プリンティングなどの方法を用いてよい。
次に、本発明の一実施例による電子部品の製造方法は、図4cに示されたように電極層32、42の外部にニッケル粉末が含まれた導電性ペーストを塗布してから焼成してニッケル層34、44を形成する段階S430を含むことができる。ここで、導電性ペーストを塗布する方法は特に制限されず、例えば、ディッピング、ペインティング、プリンティングなどの多様な方法を用いてよい。
上記電極層32、42の外部に、ニッケル層34、44を600℃〜900℃で焼成し、0.1μm〜10μmの厚さに形成することが好ましい。
次に、本発明の一実施例による電子部品の製造方法は、図4dに示されたようにニッケル層34、44の外部にすず粉末が含まれた導電性ペーストを塗布してから焼成してすず層36、46を形成する段階S440を含むことができる。ここで、導電性ペーストを塗布する方法は特に制限されず、例えば、ディッピング、ペインティング、プリンティングなどの多様な方法を用いてよい。
上記ニッケル層34、44の外側に、すず層36、46を200℃〜400℃で焼成し、0.1μm〜10μmの厚さに形成することが好ましい。
また、上記ニッケル層34、44及びすず層36、46の厚さは、ディッピング法で形成すると、厚くなる恐れがあるため、1μm〜10μmの範囲内にすることが好ましい。
一方、上記電極層32、42の外部にニッケル層34、44及びすず層36、46を形成する方法として、電気めっき(Electric Deposition)法を使用すると、電極層の厚さの薄膜化により電極層が緻密でない部分にめっき液が浸透することがある。
上記めっき液が電極層32、42の内部に浸透することで、めっき液と内部電極との反応による劣化によって積層セラミック電子部品の信頼性に深刻な問題が発生する恐れがある。
また、上記電極層32、42内にめっき液が入っているか、または、セラミック本体の弱い部分をめっき液が取り囲んだ状態で電気めっきを行うと、めっき時に発生する水素による圧力で上記セラミック素体にクラック不良が発生する可能性もある。
本発明の一実施形態によると、上記電極層32、42の外側にニッケル層34、44及びすず層36、46を電気めっき法で形成する代わりに、金属を含む導電性ペーストをディッピング法で塗布して焼成法で形成することで、上記問題を解決することができる。
以上のように構成される本実施例による電子部品の製造方法は、外部電極30、40を形成する過程でめっき液を利用する従来の工程によらず、導電性ペーストをディッピング法で塗布して焼成法でニッケル層34、44及びすず層36、46を形成する方法を利用する。
めっき液が外部電極の内部に浸透すると、めっき液と内部電極との反応による劣化によって、電子部品の信頼性に深刻な問題が発生する恐れがあるが、本実施例による電子部品の製造方法は、めっき液を利用するめっき工程が含まれないため、めっき液が電子部品の内部に浸透して電子部品が破損するなどの問題を解消することができる。従って、電子部品の信頼性を大きく向上させることができる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
1 誘電体層
10 セラミック本体
21、22 内部電極
30、40 外部電極
32、42 電極層
34、44 ニッケル層
36、46 すず層

Claims (11)

  1. 内部電極を含むセラミック本体を設ける段階と、
    前記セラミック本体の外部に前記内部電極と電気的に接続される銅(Cu)、銀(Ag)、パラジウム(Pd)、及び白金(Pt)材質からなる群より選択される一つ以上の伝導性金属またはこれらの合金若しくはコーティング物質を含む電極層を形成する段階と、
    前記電極層の外部にニッケル層を焼成法で形成する段階と、
    前記ニッケル層の外部にすず層を焼成法で形成する段階と、を含む積層セラミック電子部品の製造方法。
  2. 前記ニッケル層及びすず層の厚さは、1μm〜10μmである請求項1に記載の積層セラミック電子部品の製造方法。
  3. 前記ニッケル層の厚さは、0.1μm〜10μmである請求項1または2に記載の積層セラミック電子部品の製造方法。
  4. 前記すず層の厚さは、0.1μm〜10μmである請求項1から3の何れか1項に記載の積層セラミック電子部品の製造方法。
  5. 前記ニッケル層は、600℃〜900℃で焼成される請求項1から4の何れか1項に記載の積層セラミック電子部品の製造方法。
  6. 前記すず層は、200℃〜400℃で焼成される請求項1から5の何れか1項に記載の積層セラミック電子部品の製造方法。
  7. 誘電体層を含むセラミック本体と、
    前記誘電体層を介して対向配置される内部電極と、
    前記内部電極と電気的に連結された外部電極と、を含み、
    前記外部電極は、
    前記内部電極と電気的に連結される銅(Cu)、銀(Ag)、パラジウム(Pd)、及び白金(Pt)材質からなる群より選択される一つ以上の伝導性金属またはこれらの合金若しくはコーティング物質を含む電極層と、
    前記電極層の外部に形成されるニッケル層と、
    前記ニッケル層の外部に形成されるすず層と、
    を含み、
    前記ニッケル層及びすず層の厚さは1μm〜10μmである積層セラミック電子部品。
  8. 前記ニッケル層の厚さは、0.1μm〜10μmである請求項7に記載の積層セラミック電子部品。
  9. 前記すず層の厚さは、0.1μm〜10μmである請求項7または8に記載の積層セラミック電子部品。
  10. 前記ニッケル層は、600℃〜900℃で焼成される請求項7から9の何れか1項に記載の積層セラミック電子部品。
  11. 前記すず層は、200℃〜400℃で焼成される請求項7から10の何れか1項に記載の積層セラミック電子部品。
JP2012280282A 2012-10-18 2012-12-21 積層セラミック電子部品の製造方法 Pending JP2014086715A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120115923A KR101444536B1 (ko) 2012-10-18 2012-10-18 적층 세라믹 전자 부품 및 그 제조방법
KR10-2012-0115923 2012-10-18

Publications (1)

Publication Number Publication Date
JP2014086715A true JP2014086715A (ja) 2014-05-12

Family

ID=50484828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012280282A Pending JP2014086715A (ja) 2012-10-18 2012-12-21 積層セラミック電子部品の製造方法

Country Status (3)

Country Link
US (1) US20140111300A1 (ja)
JP (1) JP2014086715A (ja)
KR (1) KR101444536B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190057033A (ko) * 2017-09-29 2019-05-27 삼성전기주식회사 적층형 전자 부품
US10903011B2 (en) 2017-09-29 2021-01-26 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012689A (ja) * 2014-06-30 2016-01-21 株式会社村田製作所 セラミック電子部品
JP2017524270A (ja) * 2014-08-08 2017-08-24 ドングアン・リテルヒューズ・エレクトロニクス・カンパニー・リミテッド 多層被覆を有するバリスタ及び製造方法
CN105845318B (zh) * 2015-01-30 2019-09-13 株式会社村田制作所 表面贴装电感器及其制造方法
JP2017126715A (ja) * 2016-01-15 2017-07-20 株式会社村田製作所 電子部品、実装電子部品および電子部品の実装方法
JP6950194B2 (ja) * 2016-12-22 2021-10-13 セイコーエプソン株式会社 液体噴射ヘッドおよび液体噴射装置
US10957488B2 (en) * 2018-04-20 2021-03-23 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR102414833B1 (ko) * 2018-09-05 2022-06-30 삼성전기주식회사 적층 세라믹 전자부품
KR102101704B1 (ko) * 2018-09-05 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
KR102500107B1 (ko) * 2018-10-02 2023-02-15 삼성전기주식회사 적층 세라믹 전자부품
KR20190121222A (ko) 2018-11-16 2019-10-25 삼성전기주식회사 유전체 조성물 및 이를 이용한 커패시터 부품
JP2020161785A (ja) 2019-03-27 2020-10-01 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層型キャパシタ
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7402627B2 (ja) * 2019-07-18 2023-12-21 株式会社村田製作所 基体
JP7477073B2 (ja) * 2019-08-01 2024-05-01 太陽誘電株式会社 積層セラミック電子部品
US11257623B2 (en) * 2020-01-15 2022-02-22 Samsung Electro-Mechanics Co., Ltd. Multilayered electronic component and board having the same mounted thereon

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57206016A (en) * 1981-06-12 1982-12-17 Tdk Electronics Co Ltd Chip type composite through condenser
JPH02150009A (ja) * 1988-11-30 1990-06-08 Taiyo Yuden Co Ltd 積層磁器コンデンサ
JPH09129478A (ja) * 1995-10-31 1997-05-16 Kyocera Corp セラミックス電子部品の実装構造

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042068A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 積層コンデンサとその製造方法
CN102105954B (zh) * 2009-01-28 2014-04-09 株式会社村田制作所 层叠型电子零件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57206016A (en) * 1981-06-12 1982-12-17 Tdk Electronics Co Ltd Chip type composite through condenser
JPH02150009A (ja) * 1988-11-30 1990-06-08 Taiyo Yuden Co Ltd 積層磁器コンデンサ
JPH09129478A (ja) * 1995-10-31 1997-05-16 Kyocera Corp セラミックス電子部品の実装構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190057033A (ko) * 2017-09-29 2019-05-27 삼성전기주식회사 적층형 전자 부품
KR102127802B1 (ko) * 2017-09-29 2020-06-29 삼성전기주식회사 적층형 전자 부품
US10903011B2 (en) 2017-09-29 2021-01-26 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same

Also Published As

Publication number Publication date
KR101444536B1 (ko) 2014-09-24
US20140111300A1 (en) 2014-04-24
KR20140049739A (ko) 2014-04-28

Similar Documents

Publication Publication Date Title
KR101444536B1 (ko) 적층 세라믹 전자 부품 및 그 제조방법
JP6978163B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101376828B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
KR101124091B1 (ko) 적층 세라믹 커패시터
KR101079546B1 (ko) 적층 세라믹 커패시터
JP5863714B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5156805B2 (ja) 積層セラミックキャパシタ
JP2018073900A (ja) 積層セラミックコンデンサ
JP2011124530A (ja) 積層セラミックキャパシタ
JP2018110212A (ja) キャパシタ部品
JP2015023268A (ja) 外部電極用導電性ペースト組成物及びこれを含む積層セラミック電子部品
JP2014049435A (ja) 外部電極用導電性ペースト組成物、これを含む積層セラミック電子部品及びその製造方法
JP2020027930A (ja) 積層型キャパシタ
JP2017108057A (ja) 積層セラミックコンデンサ
JP2012099786A (ja) 積層型セラミックキャパシタ及びその製造方法
JP2013080903A (ja) 積層セラミック電子部品及びその製造方法
JP6223924B2 (ja) 積層セラミック電子部品及びその実装基板
JP2013098533A (ja) 積層セラミック電子部品の製造方法
JP5628351B2 (ja) 積層セラミックキャパシタ及びその製造方法
US20130155573A1 (en) Electronic component and manufacturing method thereof
KR20140013289A (ko) 세라믹 전자 부품 및 그 제조 방법
US11164702B2 (en) Multi-layered ceramic electronic component having step absorption layer
KR20180038224A (ko) 전자부품 및 그의 제조방법
KR20150049919A (ko) 적층 세라믹 커패시터의 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140701

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140709

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140905