TW201513288A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201513288A
TW201513288A TW103121884A TW103121884A TW201513288A TW 201513288 A TW201513288 A TW 201513288A TW 103121884 A TW103121884 A TW 103121884A TW 103121884 A TW103121884 A TW 103121884A TW 201513288 A TW201513288 A TW 201513288A
Authority
TW
Taiwan
Prior art keywords
resin molded
semiconductor device
molded body
hole
resin
Prior art date
Application number
TW103121884A
Other languages
English (en)
Other versions
TWI613782B (zh
Inventor
Koji Tsukagoshi
Sadao Oku
Hiroyuki Fujita
Keiichiro Hayashi
Masaru Akino
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201513288A publication Critical patent/TW201513288A/zh
Application granted granted Critical
Publication of TWI613782B publication Critical patent/TWI613782B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Abstract

本發明的課題是在於提供一種可對應於小型化．薄型化之由具有中空部的封裝所構成的半導體裝置。 其解決手段係由中空部(10)，樹脂成形體(1)，內導線(2e，2f)及外導線(2a，2b)所構成，該中空部(10)係具有安裝半導體晶片(6)的內底面，該樹脂成形體(1)係由包圍中空部(10)的圍繞部(1b)及底面部(1a)所構成，該外導線(2a，2b)係從樹脂成形體(1)露出，且在埋入樹脂成形體(1)的內導線係設有設置貫通孔之L字形的導線延出部。

Description

半導體裝置
本發明是有關半導體裝置。特別是有關被封裝的半導體裝置的封裝構造。
近年來，攜帶型電腦，平板電腦，智慧型手機等的普及，擴大顯著，搭載於該等的機器的電子零件也預料多方面擴大。亦希望機能豐富及富攜帶性的設計，大多是重量輕，厚度薄，兼具小型性為其特徵。為此，所被搭載的電子零件也被要求小型，薄型，低成本的結果，大多使用樹脂模製封裝。商品的換新週期變短之中，同時要求所被搭載的封裝的小型，薄型，低成本的結果，出現製品的可靠度不夠，封裝的強度低脆弱等的弊病。其理由是因為大多小型，薄型化，不隨以往的材料，素材，構造等的要素變更，重新評估，進行縮小(shrink)。無法彌補藉由進行縮小而變薄變細的密封樹脂厚度，或導線架厚度，封裝基板厚度的變化，加上低成本化可謂連帶影響難確保充分的可靠度。因此，提升小型化，薄型化的電子零件的可靠度之 構造或設計需要重新評估。特別是在大部分的半導體封裝的製品化的樹脂模製封裝中，隨構成的材料或框架變薄變小，實現不變的可靠度成為重要的課題，各種的嘗試對於半導體封裝的開發，將更為重要。
圖10是由具有中空部的樹脂及導線架所構成的封裝的剖面圖(專利文獻1的圖3)。封裝是由樹脂成型部1及導線架2a，2b所構成，導線架2a，2b是成為藉由樹脂成型部1來保持的構造。中空部內是導線架2a，2b的表面的一端會露出，導線架2a，2b的一端會經由樹脂成型部往外部露出而成為實現外部端子的任務之構造。在導線架2a，2b，例如元件會往露出於中空部內的導線架2b上安裝使用。元件是藉由導電性膏等來往導線架2b上固定黏著。藉由接線來電性連接設在元件的上面的電極與露出於中空部內的導線架2a，2b而被使用。又，亦可例如在被安裝的元件安裝光感測器元件，此情況藉由往光感測器元件射入的光所產生的電動勢是可由連接光感測器元件上面與導線架2a或2b的接線來往導線架傳達，朝外部流動。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開2002-280616號公報
然而，記載於專利文獻1的封裝構造，因為導線架 2a，2b是只以樹脂成型部所使用的樹脂來保持的構造，因此導線架的保持力是大大地仰賴樹脂的性能。特別是因為具有中空部的構造，所以若與不具有中空部的樹脂密封構造封裝作比較，則保持導線架的樹脂面積是更加少。由於導線架2a，2b是實現作為外部端子的任務，因此端子形狀是按照所望的安裝形態或尺寸來進行彎曲加工或切斷加工而被使用。彎曲加工或切斷加工是在樹脂成型部與導線架的根基最施加力量，力量往拉拔方向作用時，或力向往扭轉的方向作用時等，樹脂的導線架保持力是成為重要的要素。在如此的加工時，恐有因為導線架的保持力弱而導線架從樹脂成型部脫落的情況，或隨保持力的降低而成為使彎曲加工精度降低的原因。而且，就多樣化的封裝而言，大多使用以小型封裝或薄型封裝，多針腳封裝等為代表，導線架薄、細者，隨與樹脂緊密結合連接的導線架面積的降低，其保持力更降低。
並且，封裝是具有中空部的構造。在藉由樹脂來形成的成型部中，中空部分也是樹脂的厚最薄之處。因此，對於耐熱性或往封裝施加的外力強度可謂取決於樹脂的性能及厚度。隨封裝尺寸的小型化，薄型化進展，中空部分的樹脂厚度是必然變薄，成薄壁的中空部分是難以保持充分的強度。此結果，因為中空部分的強度不足，所以連帶產生變形或破裂等，使封裝的可靠度降低。
並且，隨進行封裝的小型化、薄型化而中空部分的薄壁化，前述導線架的樹脂的保持面積是變更少，連帶著封 裝的可靠度降低。作為樹脂的薄壁化所造成的強度降低或變形等的緩和處置，可使無機物的填充物等的補強材料混合於樹脂中，但填充物等往樹脂中的混合會造成樹脂的流動性降低而使得成型的安定性降低，成型處理速度降低或成型後的樹脂脆弱等，因此填充物的混合所產生的樹脂補強有限。
本發明是有鑑於上述課題而研發者，以提供一種一面提高導線架與樹脂的保持力，一面封裝的小型化也可能之持有封裝構造的半導體裝置為目的，該封裝構造具有可靠度高的中空部。
為了解決上述課題，而使用以下的手段。
首先，一種半導體裝置係包含：半導體晶片；樹脂成形體，其係由中空部，圍繞部及底面部所構成，該中空部係具有安裝前述半導體晶片的內底面，該圍繞部係形成包圍前述中空部，該底面部係形成於前述圍繞部及前述中空部之下；內導線，其係由露出於前述中空部的領域及埋入前述樹脂成形體的領域所構成；及外導線，其係自前述內導線連接，從前述樹脂成形體露出，其特徵為：在被埋入前述樹脂成形體的前述內導線係 具有設置貫通孔之L字形的導線延出部。
又，前述L字形的導線延出部係由水平部，彎曲部及垂直部所構成。
又，前述貫通孔係連通於前述L字形的導線延出部的水平部，彎曲部及垂直部而設。
又，前述貫通孔係由複數的孔所構成，任一的孔皆連通於前述L字形的導線延出部的水平部，彎曲部及垂直部而設。
又，在前述貫通孔的周緣係具有突起。
又，在埋入前述樹脂成形體的底面部且露出表面的島上固定黏著前述半導體晶片。
又，露出與前述島之載置前述半導體晶片的面相反的面。
在使用上述手段之下，即使為具有導線架及中空部之以樹脂成型的封裝所構成的半導體裝置，也可成為耐於來自外部的衝擊，可靠度高的封裝，可對應於小型化．薄型化。
在使用具有中空部及導線架的樹脂成型封裝的半導體裝置中，藉由提升樹脂成型部分保持導線架的強度，即使在導線架的拔去力提升，封裝小型化，薄型化時，還是可防止在作為外部端子使用的導線架的彎曲加工，切斷加工時框架的脫落，加工精度降低。並且，可補強小型化，薄 型化的封裝中薄壁化而強度降低的中空部分，及對於封裝受外部的衝擊可強化保護，可取得所被安裝的半導體晶片的保護及樹脂的破裂或缺陷的防止及封裝的變形抑制之效果。並且，藉由在樹脂成型部的內部彎曲成90度配置的框架構造，因為無過剩的框架的突出，所以也有助於封裝的小型化設計。此外，當水分從外部浸入時，在樹脂成型部內彎曲框架之處會暫時性地積存水分，亦有延緩浸入的效果，成為降低水分浸入時的影響之封裝，藉此可提供一種可靠度高的半導體裝置。
1‧‧‧樹脂成形體
1a‧‧‧樹脂成形體的底面部
1b‧‧‧樹脂成形體的圍繞部
1c‧‧‧樹脂充填部
2a，2b，2c，2d‧‧‧外導線
2e，2f，2g，2h‧‧‧內導線
3‧‧‧導線延出部
3a‧‧‧導線延出部的水平部
3b‧‧‧導線延出部的垂直部
3c‧‧‧導線延出部的彎曲部
4‧‧‧導線延出部的貫通孔
4a‧‧‧貫通孔周緣的突起
5‧‧‧黏著劑
6‧‧‧半導體晶片
7‧‧‧接線
8‧‧‧晶片焊墊
9‧‧‧晶片焊墊貫通孔
10‧‧‧中空部
11‧‧‧半導體裝置
圖1是表示本發明的半導體裝置的第一實施例的剖面圖。
圖2是表示本發明的半導體裝置的第一實施例的平面圖。
圖3是圖2的B-B部分的剖面圖。
圖4是表示本發明的半導體裝置的第二實施例的剖面圖。
圖5是表示本發明的半導體裝置的第二實施例的平面圖。
圖6是圖5的B-B部分的剖面圖。
圖7是表示本發明的半導體裝置的第三實施例的剖面圖。
圖8是表示本發明的貫通孔的形狀的平面圖。
圖9是表示本發明的貫通孔的周緣形狀的圖。
圖10是表示以往的半導體裝置的剖面圖。
圖1是表示本發明的半導體裝置11的第一實施例的剖面圖。具有中空部10的樹脂成形體1是由圍繞部1b及底面部1a所構成，該圍繞部1b是具有形成包圍中空部10之傾斜的壁面，該底面部1a是形成於圍繞部1b及中空部10之下。在樹脂成形體的成形是使用熱可塑性，或熱硬化性的樹脂。並且，在樹脂成形體中亦含填充物等。
在中空部10的內底面之底面部1a上經由黏著劑5載置有半導體晶片6，半導體晶片6表面的電極是經由接線7來與露出於中空部10的內導線2e，2f電性連接。內導線2e，2f雖上部露出於中空部10，但下部是被埋入底面部1a，不會因打線接合時的衝擊而內導線從底面部浮起，或接合不夠等之虞。在圖中內導線的上一半是露出於中空部10，但亦可只露出內導線表面，其他埋入至底面部。而且，即使形成只露出接合的領域，其他的內導線表面也埋入至底面部的形狀，對於打線接合也不會有任何問題。內導線2e，2f是通行於樹脂成形體之中，成為外導線2a，2b而露出至樹脂成形體1的外部。另外，樹脂成形體1與內導線2e，2f是成為緊密結合的狀態。在內導線2e，2f與圍繞部1b連接的領域中設有從內導線延伸至紙面深度方向的導線延出部3。在與樹脂成形體1的底面 部1a相反側的圍繞部的方向垂直上升的垂直部3b是導線延出部3的一部分，成為補強圍繞部的構造。並且，在垂直部3b設有半圓狀的貫通孔4，在貫通孔4中是被充填樹脂1c，因此具有提高內導線與樹脂成形體的緊密結合性之效果。
圖2是表示本發明的半導體裝置的第一實施例的平面圖。
圖2是由上面來看圖1所示的半導體裝置的圖。矩形的樹脂成形體1是在周圍具有圍繞部1b，在其內側露出矩形的底面部1a。在底面部1a的中心附近是經由黏著劑5來固定黏著半導體晶片6，形成於矩形的半導體晶片6的4個角落之電極是分別經由接線7來連接至內導線2e，2f，2g，2h。內導線2e，2f，2g，2h是通行於樹脂成形體1之中而成為外導線2a，2b，2c，2d來露出至樹脂成形體1之外。在內導線2e，2f，2g，2h是設有十字狀的導線延出部3，該十字狀的導線延出部3是以部分地內導線變粗之方式形成。導線延出部3是在導線的兩側面以不同的大小設置，在一側的側面是形成有L字形的導線延出部3。圖2是造設於水平部3a的貫通孔4中充填樹脂1c，提高貫通孔4的上下的樹脂與內導線的緊密結合，內導線會被堅固地固定於樹脂成形體。在水平部3a的前端垂直上升的垂直部3b會以完全埋入圍繞部1b的狀態形成，雖未圖示，但在此也設有貫通孔4。並且，在內導線的其他側面也設有導線延出部3，但在此是只形成有被埋 入底面部1a，配置於水平方向的水平部3a。
在圖2中記載有A-A線及B-B線，沿著A-A線的剖面圖為圖1，B-B線的剖面圖為圖3。唯，不是完全的剖面，而是也附加存在於該剖面深度或前面的構成。例如，圖1的垂直部3b或貫通孔4是在A-A剖面的深度方向可見者，但為了加強理解而附加圖示。因此，亦可為將樹脂成型體形成透明的正面圖。
如前述般，圖3是沿著圖2的B-B線的剖面圖。亦可謂與圖1同樣將樹脂成型體形成透明的側面圖。
可知導線延出部3為被折彎的形狀，從直線狀的水平部3a到垂直部3b彎曲。彎曲部3c是具有剖面視圓弧狀的形狀，其內徑的曲率半徑是設為導線延出部3的板厚的一半以上。因此，外徑的曲率半徑是導線延出部3的板厚的1.5倍以上。藉由設為如此的彎曲形狀，彎曲部3c的變形會變少，圍繞部的機械的強度會提高。
在此，貫通孔4是從水平部3a連通到圓弧狀的彎曲部3c，垂直部3b而開孔。藉由如此形成，不僅水平方向或垂直方向，對於來自斜方向的應力等各種的方向也可成為強的構造。另外，圖記載的外導線2a，2c是比B-B剖面更紙面前面方向可見者。
在圖1~3中，被圍繞部包圍的中空部的上方是保持開口，但為了提高作為半導體裝置的可靠度，亦可在此中空部上面附蓋，或在中空部封入樹脂。
以上說明之本發明的半導體裝置，因為具有被埋入樹 脂成形體中且設置貫通孔之L字形的導線延出部，所以可補強薄的圍繞部，且對於來自各種方向的應力可為堅固的構造。又，有關內導線的脫落方面也具有高的耐導線拔去性。藉由以上的效果，可使半導體裝置形成小型化．薄型化。而且，當水分從暴露於外部的樹脂成型部與導線架之間隙浸入時，彎曲成90度的部分可實現暫時性積存在樹脂成型部內浸入而來的水分之任務，因此可使水分延緩到達中空部內，具有使水分浸入減少的效果。
圖4是表示本發明的半導體裝置的第二實施例的剖面圖。
與第一實施例的不同點是在半導體晶片6與底面部1a之間設置晶片焊墊(die pad)。在樹脂成形體的底面部1a的上部，將晶片焊墊8埋入成其表面會露出。在晶片焊墊8的表面是經由黏著劑5來固定黏著半導體晶片6。在晶片焊墊8的中心附近是設有晶片焊墊貫通孔9，在孔內充填樹脂，晶片焊墊8與底面部1a的固定黏著會成為堅固者。
圖5是表示本發明的半導體裝置的第二實施例的平面圖。
圖5是由上面來看圖4所示的半導體裝置的圖。在本實施例中，晶片焊墊8是經由吊導線來與內導線2f連接，因此可經由內導線來將在半導體晶片6所產生的熱往外部放出。
圖6是圖5的B-B線的剖面圖。
可知導線延出部3為被折彎的形狀，從水平部3a到垂直部3b彎曲。在此，貫通孔4是從水平部3a連通到圓弧狀的彎曲部，垂直部3b而開孔。藉由如此形成，不僅水平方向或垂直方向，對於來自斜方向的應力等各種的方向也可成為強的構造。另外，圖記載的外導線2a，2c是比B-B剖面更紙面前面方向可見者。
在圖4~6中，被圍繞部包圍的中空部的上方是保持開口，但為了提高作為半導體裝置的可靠度，亦可在此中空部上面附蓋，或在中空部封入樹脂。
以上說明之本發明的半導體裝置，因為具有被埋入樹脂成形體中且設置貫通孔之L字形的導線延出部，所以可補強薄的圍繞部，且對於來自各種方向的應力可為堅固的構造。又，有關內導線的脫落方面也具有高的耐導線拔去性。藉由以上的效果，可使半導體裝置形成小型化．薄型化。而且，當水分從暴露於外部的樹脂成型部與導線架之間隙浸入時，彎曲成90度的部分可實現暫時性積存浸入樹脂成型部內的水分之任務，因此可使水分延緩到達中空部內，具有使水分浸入減少的效果。而且，因為晶片焊墊與導線連接，所以也可作為高放熱封裝利用。
圖7是表示本發明的半導體裝置的第三實施例的剖面圖。
與第二實施例的不同點是將樹脂成形體的底面部1a弄薄而使晶片焊墊8的背面露出。在如此的構成之下，由熱傳導性佳的銅等所構成的晶片焊墊8會以大面積來直接 接合配線基板等的其他零件，可將從半導體晶片6產生的熱立即放出至外部。在第二實施例中，如圖5所示般，經由吊導線來連接晶片焊墊8與內導線2f，但在本實施例中是即使不以吊導線連接還可取得充分的放熱性。
圖8是表示本發明的貫通孔的形狀的平面圖。
連通至水平部3a，彎曲部3c及垂直部3b的貫通孔4可為各種的形狀。在(a)是圖示圓形，在(b)是圖示橢圓形，在(c)是圖示角圓弧長方形，在(d)是圖示複數的縫隙。以貫通孔的中心作為彎曲中心，垂直部3b對於水平部3a彎曲成90度，但在其間有彎曲部3c，在此也設有連通的貫通孔4。
圖9是表示本發明的貫通孔的周緣形狀的圖。(a)是剖面圖，(b)是平面圖。
在貫通孔4的一側的周緣是形成有由與導線同材料構成的突起4a，此在與樹脂成形體的緊密結合具有效果。貫通孔4是可藉由沖孔法或雷射溶融法等來形成，依沖孔毛邊或溶融殘渣而形成大小或形狀不同的各種突起4a。藉由大小或形狀不同的突起4a的存在，與樹脂成形體的密合成為良好者。
[產業上的利用可能性]
由於可提供一種可靠度高的半導體裝置，因此有助於供應給以電視或家電製品，攜帶型終端機為首，考慮到環境更嚴厲的車載或屋外用途的使用之半導體裝置搭載機 器。
1‧‧‧樹脂成形體
1a‧‧‧樹脂成形體的底面部
1b‧‧‧樹脂成形體的圍繞部
1c‧‧‧樹脂充填部
2a，2b‧‧‧外導線
2e，2f‧‧‧內導線
3‧‧‧導線延出部
3b‧‧‧導線延出部的垂直部
4‧‧‧導線延出部的貫通孔
5‧‧‧黏著劑
6‧‧‧半導體晶片
7‧‧‧接線
10‧‧‧中空部
11‧‧‧半導體裝置

Claims (8)

  1. 一種半導體裝置，其特徵係具有：半導體晶片；樹脂成形體，其係由中空部，圍繞部及底面部所構成，該中空部係具有安裝前述半導體晶片的內底面，該圍繞部係形成包圍前述中空部，該底面部係形成於前述圍繞部及前述中空部之下；內導線，其係由露出於前述中空部的領域及埋入前述樹脂成形體的領域所構成；及外導線，其係自前述內導線連接，從前述樹脂成形體露出，被埋入前述樹脂成形體的前述內導線係具有由水平部，彎曲部及垂直部所構成的L字形的導線延出部，在前述導線延出部係設有貫通孔。
  2. 如申請專利範圍第1項之半導體裝置，其中，前述貫通孔係連通於前述L字形的導線延出部的水平部，彎曲部及垂直部而設。
  3. 如申請專利範圍第2項之半導體裝置，其中，在前述貫通孔的周緣係具有突起。
  4. 如申請專利範圍第1~3項中的任一項所記載之半導體裝置，其中，前述貫通孔係由複數的孔所構成，任一的孔皆連通於前述L字形的導線延出部的水平部，彎曲部及垂直部而設。
  5. 如申請專利範圍第1~3項中的任一項所記載之半 導體裝置，其中，更具有晶片焊墊，其係由與前述內導線相同的材料所構成，埋入前述樹脂成形體的底面部，露出表面，在前述晶片焊墊上固定黏著有前述半導體晶片。
  6. 如申請專利範圍第4項之半導體裝置，其中，更具有晶片焊墊，其係由與前述內導線相同的材料所構成，埋入前述樹脂成形體的底面部，露出表面，在前述晶片焊墊上固定黏著有前述半導體晶片。
  7. 如申請專利範圍第5項之半導體裝置，其中，前述晶片焊墊係於中心具有晶片焊墊貫通孔，前述樹脂成形體的樹脂係充填前述晶片焊墊貫通孔。
  8. 如申請專利範圍第5項之半導體裝置，其中，從前述樹脂成形體露出與前述晶片焊墊之載置前述半導體晶片的面相反的背面。
TW103121884A 2013-07-02 2014-06-25 半導體裝置 TWI613782B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-139144 2013-07-02
JP2013139144A JP6204088B2 (ja) 2013-07-02 2013-07-02 半導体装置

Publications (2)

Publication Number Publication Date
TW201513288A true TW201513288A (zh) 2015-04-01
TWI613782B TWI613782B (zh) 2018-02-01

Family

ID=52132237

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103121884A TWI613782B (zh) 2013-07-02 2014-06-25 半導體裝置

Country Status (5)

Country Link
US (1) US9362195B2 (zh)
JP (1) JP6204088B2 (zh)
KR (1) KR102252362B1 (zh)
CN (1) CN104282634B (zh)
TW (1) TWI613782B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2948709B1 (en) * 2013-01-25 2016-10-05 Koninklijke Philips N.V. Lighting assembly and method for manufacturing a lighting assembly
US20140208689A1 (en) 2013-01-25 2014-07-31 Renee Joyal Hypodermic syringe assist apparatus and method
JP2016018979A (ja) * 2014-07-11 2016-02-01 株式会社デンソー モールドパッケージ
CN108493169A (zh) * 2018-05-31 2018-09-04 江苏长电科技股份有限公司 一种无基岛框架封装结构及其工艺方法
WO2020115830A1 (ja) * 2018-12-05 2020-06-11 三菱電機株式会社 半導体装置及びアンテナ装置
WO2024037720A1 (en) * 2022-08-18 2024-02-22 Hitachi Energy Ltd Semiconductor power module and method for manufacturing a semiconductor power module

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0318048A (ja) * 1989-06-14 1991-01-25 Matsushita Electron Corp 半導体装置
US6339191B1 (en) * 1994-03-11 2002-01-15 Silicon Bandwidth Inc. Prefabricated semiconductor chip carrier
JPH088384A (ja) * 1994-06-17 1996-01-12 Nippon Steel Corp 半導体装置及びその製造方法
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
JP3614738B2 (ja) * 1999-11-18 2005-01-26 株式会社三井ハイテック 樹脂封止型半導体装置
JP3736366B2 (ja) * 2001-02-26 2006-01-18 日亜化学工業株式会社 表面実装型発光素子およびそれを用いた発光装置
JP4066608B2 (ja) 2001-03-16 2008-03-26 日亜化学工業株式会社 パッケージ成形体及びその製造方法
JP2005114476A (ja) * 2003-10-06 2005-04-28 Toyoda Mach Works Ltd 圧力センサ
JP2005317661A (ja) * 2004-04-27 2005-11-10 Sharp Corp 半導体発光装置およびその製造方法
KR100735325B1 (ko) * 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
US7495320B2 (en) * 2006-04-27 2009-02-24 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for providing a power bus in a wirebond leadframe package
WO2008111504A1 (ja) * 2007-03-12 2008-09-18 Nichia Corporation 高出力発光装置及びそれに用いるパッケージ
JP4205135B2 (ja) * 2007-03-13 2009-01-07 シャープ株式会社 半導体発光装置、半導体発光装置用多連リードフレーム
JP2009054634A (ja) * 2007-08-23 2009-03-12 Toshiba Corp 半導体装置
JP2009094118A (ja) * 2007-10-04 2009-04-30 Panasonic Corp リードフレーム、それを備える電子部品及びその製造方法
US8268644B2 (en) * 2008-03-25 2012-09-18 Kabushiki Kaisha Toshiba Light emitting device, and method and apparatus for manufacturing same
US8008758B1 (en) * 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
KR20100104590A (ko) * 2009-03-18 2010-09-29 삼성전자주식회사 리드 프레임 및 이를 갖는 반도체 패키지
JP2011071265A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 発光装置

Also Published As

Publication number Publication date
KR102252362B1 (ko) 2021-05-14
CN104282634A (zh) 2015-01-14
TWI613782B (zh) 2018-02-01
US20150008568A1 (en) 2015-01-08
KR20150004282A (ko) 2015-01-12
US9362195B2 (en) 2016-06-07
JP2015012276A (ja) 2015-01-19
CN104282634B (zh) 2018-03-30
JP6204088B2 (ja) 2017-09-27

Similar Documents

Publication Publication Date Title
TWI613782B (zh) 半導體裝置
TWI654729B (zh) 半導體裝置及其製造方法
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR101070814B1 (ko) 반도체패키지 및 그 제조방법
JP2007335423A (ja) 半導体装置
US7732937B2 (en) Semiconductor package with mold lock vent
US7928547B2 (en) Optical semiconductor device
CN107799476B (zh) 具有挡止件的封装基板及感测器封装结构
US20040217451A1 (en) Semiconductor packaging structure
KR101070799B1 (ko) 반도체패키지 및 그 제조방법
JP6257503B2 (ja) 圧力検知装置
JP6909630B2 (ja) 半導体装置
EP2545584B1 (en) Package having spaced apart heat sink
JP2010103380A (ja) 半導体装置
US9638596B2 (en) Cavity-down pressure sensor device
KR101640126B1 (ko) 반도체 패키지 제조방법
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
JP5574667B2 (ja) パッケージ、半導体装置、それらの製造方法及び機器
CN113838839B (zh) 感测组件封装结构及其封装方法
JP5003451B2 (ja) 樹脂モールドパッケージタイプの電子装置およびその製造方法
JP2015032705A (ja) モールドパッケージ
CN202282343U (zh) 半导体封装件
TWI308380B (zh)
KR100457421B1 (ko) 반도체패키지
JP2009206343A (ja) リードフレーム、これを用いた半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees