JP2014072429A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014072429A
JP2014072429A JP2012218249A JP2012218249A JP2014072429A JP 2014072429 A JP2014072429 A JP 2014072429A JP 2012218249 A JP2012218249 A JP 2012218249A JP 2012218249 A JP2012218249 A JP 2012218249A JP 2014072429 A JP2014072429 A JP 2014072429A
Authority
JP
Japan
Prior art keywords
layer
buffer layer
semiconductor device
lattice
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012218249A
Other languages
English (en)
Inventor
Tetsuro Ishiguro
哲郎 石黒
Atsushi Yamada
敦史 山田
Tetsukazu Nakamura
哲一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012218249A priority Critical patent/JP2014072429A/ja
Priority to US13/952,827 priority patent/US9269799B2/en
Priority to TW102127094A priority patent/TWI518901B/zh
Priority to CN201310349467.2A priority patent/CN103715246B/zh
Publication of JP2014072429A publication Critical patent/JP2014072429A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】窒化物半導体を用いた電界効果トランジスタ等の半導体装置において、基板−ゲート方向におけるリーク電流を抑制する。
【解決手段】基板の上に形成されたバッファ層と、前記バッファ層の上に形成された歪超格子バッファ層と、前記歪超格子バッファ層の上に半導体材料により形成された電子走行層と、前記電子走行層の上に半導体材料により形成された電子供給層と、を有し、前記歪超格子バッファ層は、ＡｌＮを含む第１の格子層とＧａＮを含む第２の格子層とを交互に積層することにより形成されており、前記歪超格子バッファ層には、Ｆｅ、Ｍｇ、Ｃのうちから選ばれる１または２以上の不純物元素がドープされていることを特徴とする半導体装置により上記課題を解決する。
【選択図】 図１

Description

本発明は、半導体装置に関するものである。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ等または、これらの混晶である材料は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field-Effect Transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
窒化物半導体を用いたＨＥＭＴは、基板上に、窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）ヘテロ構造が形成されており、ＧａＮ層を電子走行層とするものである。尚、基板としては、サファイア、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）等の基板が用いられる。
窒化物半導体において、ＧａＮは、高い飽和電子速度や広いバンドギャップを有しており、高い耐圧特性を得ることができるため、優れた電気的特性を有している。また、ＧａＮは、結晶構造がウルツ鉱型であるため、ｃ軸に平行な＜０００１＞方向に極性を有しており、更に、ＡｌＧａＮ／ＧａＮのヘテロ構造を形成した場合には、ＡｌＧａＮ層には、ＡｌＧａＮとＧａＮとの格子歪みによるピエゾ分極が励起される。このため、チャネルとなる界面近傍には、高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が生じる。よって、ＧａＮを用いたＨＥＭＴは、高周波・電力用デバイスとして有望とされている。
窒化物半導体を用いたＨＥＭＴにおいては、基板として安価で大型のシリコン基板を用いることにより、大幅な低コスト化を図ることが可能であり、窒化物半導体を用いたＨＥＭＴを低価格で供給することができる。このようなシリコン基板を用いる場合には、シリコン基板は導電性を有しているため、シリコン基板の上に、絶縁性の高い窒化物層を形成し、この窒化物膜の上に電子走行層等の窒化物半導体層が形成される。しかしながら、シリコンと窒化物との格子定数・熱膨張係数の違いにより、基板や窒化物半導体層において反りやクラックが発生しやすく、絶縁性の高い窒化物層を厚く成膜することは困難である。従って、基板−ゲート方向における電流リークが大きくなりやすく、縦方向における耐圧、即ち、基板の厚さ方向における十分な耐圧を確保することが困難であった。
ところで、反りやクラックの発生を抑制しつつ、シリコン基板の上に、窒化物層を厚く形成する方法としては、ＧａＮ系薄膜とＡｌＮ系薄膜とを交互に多周期にわたり形成したＳＬＳ（Strained Layer Superlattice：歪超格子）バッファがある（例えば、特許文献２、３）。ＳＬＳバッファ層では、歪超格子を形成しているＧａＮ系薄膜及びＡｌＮ系薄膜の膜厚を臨界膜厚以下で形成することにより、格子定数差による成膜中のクラックの発生を抑制することができ、窒化物層を厚く形成することができる。また、ＳＬＳバッファ層においては、ＳＬＳバッファ層の膜中に大きな圧縮歪みを内包させることにより、成膜後の降温過程において生じる窒化物層全体の強い圧縮歪みを相殺することができ、反りやクラックの発生を抑制することができる。このように、ＳＬＳバッファ層を形成することにより、バンドギャップが広く、絶縁性の高いＡｌＮを実効的に厚膜化させることができるため、縦方向における耐圧を向上させることができる。
特開２００２−３５９２５６号公報 特開２０１２−２３３１４号公報 特開２００７−６７０７７号公報
しかしながら、従来のＳＬＳバッファ層を形成しただけでは、リーク電流が発生し、所望の耐圧が得られない場合がある。
このため、半導体材料としてＧａＮ等の窒化物半導体を用いた電界効果トランジスタ等の半導体装置において、基板−ゲート方向におけるリーク電流を抑制することのできる半導体装置が求められている。
本実施の形態の一観点によれば、基板の上に形成されたバッファ層と、前記バッファ層の上に形成された歪超格子バッファ層と、前記歪超格子バッファ層の上に半導体材料により形成された電子走行層と、前記電子走行層の上に半導体材料により形成された電子供給層と、を有し、前記歪超格子バッファ層は、ＡｌＮを含む第１の格子層とＧａＮを含む第２の格子層とを交互に積層することにより形成されており、前記歪超格子バッファ層には、Ｆｅ、Ｍｇ、Ｃのうちから選ばれる１または２以上の不純物元素がドープされている。
また、本実施の形態の他の一観点によれば、基板の上に形成されたバッファ層と、前記バッファ層の上に形成された歪超格子バッファ層と、前記歪超格子バッファ層の上に半導体材料により形成された電子走行層と、前記電子走行層の上に半導体材料により形成された電子供給層と、を有し、前記歪超格子バッファ層は、ＡｌＮを含む第１の格子層とＧａＮを含む第２の格子層とを交互に積層することにより形成されており、前記第１の格子層または前記第２の格子層のいずれか一方には、Ｆｅ、Ｍｇ、Ｃのうちから選ばれる１または２以上の不純物元素がドープされていることを特徴とする。
開示の半導体装置によれば、半導体材料としてＧａＮ等の窒化物半導体を用いた電界効果トランジスタ等の半導体装置において、基板−ゲート方向におけるリーク電流を抑制することのできる半導体装置を得ることができる。
第１の実施の形態における半導体装置の構造図 ＳＬＳバッファ層の構造図 第１の実施の形態における半導体装置のＳＬＳバッファ層の説明図 基板−ゲート方向におけるリーク電流特性図 図４に示されるリーク電流特性を測定するために作製したものの説明図 第１の実施の形態における半導体装置の製造方法の工程図 第１の実施の形態における他の半導体装置の構造図 第２の実施の形態における半導体装置のＳＬＳバッファ層の説明図 第３の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第３の実施の形態における電源装置の回路図 第３の実施の形態における高出力増幅器の構造図
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
（半導体装置）
次に、第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、ＡｌＧａＮ／ＧａＮシングルへテロ構造のＨＥＭＴである。
図１に示されるように、本実施の形態における半導体装置は、基板１０上に、核形成層１１、バッファ層２０、ＳＬＳバッファ層３０、電子走行層４１、電子供給層４２、キャップ層４３等の窒化物層が順次形成されている。また、キャップ層４３上には、ゲート電極５１、ソース電極５２及びドレイン電極５３が形成されている。
基板１０は、Ｓｉ、ＳｉＣ、サファイア、ＧａＮ等の基板を用いることができるが、本実施の形態においては、Ｓｉ（１１１）基板が用いられている。核形成層１１、バッファ層２０、ＳＬＳバッファ層３０、電子走行層４１、電子供給層４２、キャップ層４３等は、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）またはＭＢＥ（Molecular Beam Epitaxy）により形成されている。本実施の形態においては、核形成層１１、バッファ層２０、ＳＬＳバッファ層３０、電子走行層４１、電子供給層４２、キャップ層４３等は、ＭＯＶＰＥにより形成されている。
核形成層１１は、厚さが約２００ｎｍのＡｌＮにより形成されている。
バッファ層２０は、Ａｌ０．５Ｇａ０．５Ｎにより、形成されており、厚さは、５００〜１０００ｎｍとなるように形成されている。尚、本実施の形態においては、バッファ層２０は、約５００ｎｍの厚さで形成されている。図１においては、バッファ層２０が一層であって、単一の組成の場合を示しているが、バッファ層２０は、Ａｌの組成比の異なる複数の層により形成してもよい。この場合、核形成層１１が形成されている側の層よりも、ＳＬＳバッファ層３０が形成されている側の層のＡｌの組成比が低くなるように形成する。
例えば、バッファ層２０をＡｌ組成比の異なる３層、即ち、核形成層１１の上に順に、第１のバッファ層、第２のバッファ層、第３のバッファ層となるように形成してもよい。この場合、第１のバッファ層２１の組成がＡｌＸＧａ１−ＸＮであり、第２のバッファ層２２の組成がＡｌＹＧａ１−ＹＮであり、第３のバッファ層２３の組成がＡｌＺＧａ１−ＺＮである場合に、１＞Ｘ＞Ｙ＞Ｚ＞０の関係となるように形成する。具体的には、第１のバッファ層をＡｌ０．８Ｇａ０．２Ｎにより形成し、第２のバッファ層をＡｌ０．６Ｇａ０．４Ｎにより形成し、第３のバッファ層をＡｌ０．４Ｇａ０．６Ｎにより形成する。このように、第１のバッファ層、第２のバッファ層、第３のバッファ層は、基板１０から離れるに伴い、順にＡｌの組成比が減少するように形成する。本実施の形態においては、Ａｌの組成比とは、ＡｌＧａＮにおいてＡｌ原子とＧａ原子の和に対するＡｌ原子の比率を意味するものであり、上記におけるＸ、Ｙ、Ｚの値はＡｌの組成比に相当する。
ＳＬＳバッファ層３０は、図２に示されるように、第１の格子層３１となるＡｌＮ層と第２の格子層３２となるＧａＮ層とを交互に積層することにより形成されている。尚、ＡｌＮの格子定数は、ａ軸３．１１Å、ｃ軸４．９８Åであり、ＧａＮの格子定数は、ａ軸３．１６Å、ｃ軸５．１６Åであり、格子定数が異なっている。
本実施の形態においては、第１の格子層３１は、厚さが０．５ｎｍ以上、１０ｎｍ以下となるように形成されており、第２の格子層３２は、厚さが１０ｎｍ以上、４０ｎｍ以下となるように形成されている。また、第１の格子層３１に厚さに対する第２の格子層３２の厚さの比率は、４以上、２０以下となるように形成されている。ここで、ＳＬＳバッファ層３０におけるＡｌの実効組成比とは、ＳＬＳバッファ層３０に含まれるＡｌの組成比、即ち、Ａｌの数とＧａの数の和に対するＡｌの数であるものとする。尚、本実施の形態においては、便宜上、第１の格子層３１の厚さと第２の格子層３２の厚さとの和に対する第１の格子層３１の厚さの比率をＰとした場合、ＳＬＳバッファ層３０における実効組成はＡｌＰＧａ１−ＰＮであるものとして記載する場合がある。
本実施の形態においては、ＳＬＳバッファ層３０は、第１の格子層３１となるＡｌＮ層を５ｎｍ、第２の格子層３２となるＧａＮ層を１０ｎｍ交互に１００周期積層することにより形成されている。これにより、ＳＬＳバッファ層３０の厚さは１５００ｎｍとなるように形成されるため、ＳＬＳバッファ層３０に含まれるＡｌＮ層の積算された厚さは５００ｎｍとなる。この場合、ＳＬＳバッファ層３０における実効組成はＡｌ０．３３Ｇａ０．６７Ｎとなり、ＳＬＳバッファ層３０におけるＡｌの実効組成比は約０．３３となる。
尚、ＳＬＳバッファ層３０が薄すぎると絶縁性の高い窒化物層が積算された厚さが薄くなり、ＳＬＳバッファ層３０が厚すぎると成膜後の降温の際においてＳＬＳバッファ層３０における膜収縮により、基板１０が割れるおそれがある。従って、ＳＬＳバッファ層３０の厚さは、１０００ｎｍ以上、３０００ｎｍ以下であることが好ましい。
本実施の形態においては、バッファ層２０におけるＡｌの組成比は、ＳＬＳバッファ層３０におけるＡｌの実効組成比以上となるように形成されている。即ち、上記の場合では、バッファ層２０におけるＡｌの組成比は、０．３３以上となるように形成されている。
また、バッファ層２０を複数のＡｌの組成比の異なる層により形成した場合には、ＳＬＳバッファ層３０と接する最上層におけるＡｌの組成比がＳＬＳバッファ層３０におけるＡｌの実効組成比以上となるように形成する。例えば、上述したように、バッファ層２０を複数のＡｌの組成比の異なる３層により形成した場合には、第３のバッファ層におけるＡｌの組成比は、ＳＬＳバッファ層３０におけるＡｌの実効組成比以上となるように形成する。即ち、Ｚ≧Ｐ＞０となるように形成する。
また、第１の格子層３１及び第２の格子層３２は、相互に組成の異なるＡｌＧａＮにより形成されているものであってもよい。この際、第１の格子層３１の組成がＡｌＲＧａ１−ＲＮであり、第２の格子層３２の組成がＡｌＳＧａ１−ＳＮである場合、Ｒ＞Ｓの関係となるように形成する。
本実施の形態においては、ＳＬＳバッファ層３０においてキャリアの発生を抑制し、高抵抗化させるため、ＳＬＳバッファ層３０に不純物元素としてＦｅ、Ｍｇ、Ｃ等がドープされている。具体的には、図３に示されるように、ＳＬＳバッファ層３０には、ＳＬＳバッファ層３０の全体に不純物元素がドープされている。このようにＳＬＳ層３０にドープされるＦｅ、Ｍｇ、Ｃ等の不純物元素の濃度は、チャネル近傍へ拡散を考慮した場合、１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３が好ましい。尚、本実施の形態においては、ＳＬＳ層３０には、不純物元素としてＦｅが、１×１０１９ｃｍ−３の濃度でドープされている。
電子走行層４１は、厚さが５００〜１０００ｎｍのＧａＮにより形成されており、電子供給層４２は、厚さが約２０ｎｍのＡｌＧａＮにより形成されている。これにより、電子走行層４１と電子供給層４２との界面近傍における電子走行層４１には、２ＤＥＧ４１ａが形成される。尚、電子供給層４２は、格子不整合による結晶性の低下を避けるため、Ａｌの組成比が０．３以下のＡｌＧａＮにより形成されている。また、キャップ層４３は、厚さが約５ｎｍのｎ−ＧａＮにより形成されている。
キャップ層４３の上には、ゲート電極５１、ソース電極５２、ドレイン電極５３が形成されている。
本実施の形態においては、ＳＬＳバッファ層３０にＦｅ等の不純物元素をドープすることにより、ＳＬＳバッファ層３０を高抵抗化させることができるため、基板−ゲート方向におけるリーク電流を抑制することができる。
（半導体装置等の特性）
次に、図４に基づき本実施の形態における半導体装置のリーク電流について説明する。図４には、本実施の形態における窒化物層が形成されたもののリーク電流特性４Ａと、従来の窒化物層が形成されてもののリーク電流特性４Ｂとを示す。
本実施の形態における窒化物層が形成されたもののリーク電流特性４Ａとは、図５（ａ）に示されるように、ＳＬＳバッファ層３０にＦｅ等の不純物元素がドープされているもののリーク電流特性である。具体的には、基板１０上に、核形成層１１、バッファ層２０、ＳＬＳバッファ層３０、電子走行層４１を積層形成し、基板１０の裏面に電極１１１、電子走行層４１に電極１１２を接触させて測定したものである。尚、基板１０はシリコン基板を用いており、核形成層１１は厚さ２００ｎｍのＡｌＮにより形成されており、バッファ層２０は厚さ５００ｎｍのＡｌ０．３Ｇａ０．７Ｎにより形成されている。ＳＬＳバッファ層３０は、第１の格子層３１となる厚さが２ｎｍのＡｌＮ層と第２の格子層３２となる厚さが２０ｎｍのＧａＮ層とを交互に９０周期積層することにより形成されており、これによりＳＬＳバッファ層３０における厚さは約２０００ｎｍとなる。ＳＬＳバッファ層３０には、不純物元素としてＦｅが、３×１０１９ｃｍ−３の濃度でドープされている。電子走行層４１は、厚さが１２００ｎｍのＧａＮにより形成されている。このように形成されたものの基板１０の裏面に電極１１１を接触させ、電子走行層４１の上に電極１１２を接触させて、電極１１１と電極１１２の間に電圧を印加して、リーク電流の測定を行った。この結果を図４におけるリーク電流特性４Ａに示す。
従来の窒化物層が形成されてもののリーク電流特性４Ｂとは、図５（ｂ）に示されるように、Ｆｅ等の不純物元素がドープされていないＳＬＳバッファ層９３０が形成されているもののリーク電流特性である。具体的には、基板１０上に、核形成層１１、バッファ層２０、ＳＬＳバッファ層９３０、電子走行層４１を積層形成し、基板１０の裏面に電極１１１、電子走行層４１に電極１１２を接触させて測定したものである。尚、ＳＬＳバッファ層９３０は、Ｆｅ等の不純物元素がドープされていないことを除き、ＳＬＳバッファ層３０と同様の厚さ及び組成により形成されている。このように形成されたものの基板１０の裏面に電極１１１を接触させ、電子走行層４１の上に電極１１２を接触させて、電極１１１と電極１１２の間に電圧を印加して、リーク電流の測定を行った。この結果を図４におけるリーク電流特性４Ｂに示す。
図４に示されるように、本実施の形態における窒化物層が形成されたもののリーク電流特性４Ａは、従来の窒化物層が形成されてもののリーク電流特性４Ｂよりも、同じ印加電圧におけるリーク電流は低くなっている。従って、本実施の形態における半導体装置は、従来のものに比べて、基板−ゲート方向におけるリーク電流を抑制することができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図６に基づき説明する。
最初に、図６（ａ）に示すように、基板１０上に、核形成層１１、バッファ層２０、ＳＬＳバッファ層３０、電子走行層４１、電子供給層４２、キャップ層４３を順次積層形成する。具体的には、まず、基板１０を水素雰囲気中で数分間熱処理を行う。この後、基板１０の上に、核形成層１１、バッファ層２０、ＳＬＳバッファ層３０、電子走行層４１、電子供給層４２、キャップ層４３をＭＯＶＰＥによるエピタキシャル成長により形成する。これにより、電子走行層４１において、電子走行層４１と電子供給層４２との界面近傍には、２ＤＥＧ４１ａが形成される。
このＭＯＶＰＥによるエピタキシャル成長においては、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、不純物元素としてＦｅをドープする場合には、Ｆｅの原料ガスとしてＣｐ２Ｆｅ（シクロペンタジエニル鉄、通常、フェロセン）が用いられる。また、不純物元素としてＭｇをドープする場合には、原料ガスにはＣｐ２Ｍｇ（シクロペンタンジエニルマグネシウム）が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置のチャンバに供給される。
基板１０は、サファイア、Ｓｉ、ＳｉＣ等の材料を用いることができるが、本実施の形態においては、例えば、シリコン（Ｓｉ）基板が用いられている。
核形成層１１は、厚さが１００〜２００ｎｍのＡｌＮにより形成されている。
バッファ層２０は、厚さが約５００ｎｍのＡｌ０．５Ｇａ０．５Ｎにより形成されている。
ＳＬＳバッファ層３０は、第１の格子層３１となる厚さが５ｎｍのＡｌＮ層と第２の格子層３２となる厚さが１０ｎｍのＧａＮ層とを交互に１００周期積層することにより形成されている。ＳＬＳバッファ層３０は、不純物元素としてＦｅ、Ｍｇ、Ｃ等が１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３の濃度でドープされている。尚、本実施の形態においては、ＳＬＳ層３０には、不純物元素としてＦｅが、１×１０１９ｃｍ−３の濃度でドープされている。
この場合、不純物元素として、ＦｅやＭｇをドープする場合には、これらの不純物元素の原料ガスとなるものをバブリングにより気化させ、ＴＭＧまたはＴＭＡ、ＮＨ３とともにＭＯＶＰＥ装置のチャンバ内に供給する。また、不純物元素としてＣをドープする場合には、ＴＭＧやＴＭＡのIII族の原料ガスの供給量に対するＮＨ３のＶ族の原料ガスの供給量の比（Ｖ／III比）を調整することにより、ドープされるＣの濃度を調整することができる。具体的には、Ｖ／III比を低くすることにより、即ち、相対的にIII族の原料ガスの供給量を増やすことにより、Ｃの濃度を高くすることができる。
電子走行層４１は、ＧａＮにより形成されており、転位等に起因する電子濃度や移動度の低下を避けるためには、所定の厚さ以上で形成されていることが好ましいことから、厚さが５００〜１０００ｎｍとなるように形成されている。電子走行層４１は、例えば、ＭＯＶＰＥ装置のチャンバ内の圧力が６０ｋＰａ以上、Ｖ／III比が１００００以上となる条件でエピタキシャル成長させることにより、不純物濃度の少ない品質の高いＧａＮ膜を形成することができる。
電子供給層４２は、厚さが約２０ｎｍのＡｌＧａＮにより形成されている。尚、電子供給層４２は、格子不整合による結晶性低下を避けるため、Ａｌの組成比が０．３以下のＡｌＧａＮにより形成されている。
キャップ層４３は、厚さが約５ｎｍのｎ−ＧａＮにより形成されている。
次に、図６（ｂ）に示すように、キャップ層４３の上に、ゲート電極５１、ソース電極５２及びドレイン電極５３を形成する。
具体的には、最初に、キャップ層４３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極５２及びドレイン電極５３が形成される領域に開口を有するレジストパターンを形成する。この後、Ｔｉ／Ａｌ（膜厚、Ｔｉ：１００ｎｍ、Ａｌ：３００ｎｍ）により形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させて、レジストパターンの上に形成された金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残った金属積層膜によりソース電極５２及びドレイン電極５３が形成される。この後、約６００℃の温度で、ラピッドサーマルアニール（ＲＴＡ）を行うことによりオーミックコンタクトさせる。
更に、この後、再び、キャップ層４３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極５１が形成される領域に開口を有するレジストパターンを形成する。この後、Ｎｉ／Ａｕ（膜厚、Ｎｉ：５０ｎｍ、Ａｕ：３００ｎｍ）により形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させて、レジストパターンの上に形成された金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残った金属積層膜によりゲート電極５１が形成される。
これにより、本実施の形態における半導体装置を作製することができる。
また、本実施の形態は、図７（ａ）に示されるように、ゲート電極５１直下におけるキャップ層４３及び電子供給層４２の一部を除去することによりリセス６１を形成し、形成されたリセス６１内にゲート電極５１を形成したものであってもよい。これにより、ゲート電極５１直下における２ＤＥＧ４１ａを消失させることができ、ノーマリーオフにすることができる。また、図７（ｂ）に示されるように、キャップ層４３とゲート電極５１との間にｐ−ＧａＮ層６２を形成することにより、ゲート電極５１直下における２ＤＥＧ４１ａを消失させてノーマリーオフとしたものであってもよい。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態における半導体装置は、第１の実施の形態における半導体装置のＳＬＳバッファ層３０において、第１の格子層３１または第２の格子層３２のいずれか一方に不純物元素をドープしたものである。
具体的には、本実施の形態では、図８に示されるように、ＳＬＳバッファ層３０における第２の格子層３２となるＧａＮ層には、Ｆｅ、Ｍｇ、Ｃ等の不純物元素がドープされており、第１の格子層３１となるＡｌＮ層には、これらの不純物元素がドープされていない。一般的に、第１の格子層３１と第２の格子層３２とのバンド不連続によるキャリアである電子の発生は、バンドギャップの狭いＧａＮ層となる第２の格子層３２の界面近傍において生じる。従って、第２の格子層３２にＦｅ、Ｍｇ、Ｃ等の不純物元素をドープすることにより、結晶性の低下をできるだけ抑えて、効率的に高抵抗化することができる。尚、不純物元素のドープは、第２の格子層３２の全体に、不純物元素としてＦｅ、Ｍｇ、Ｃ等をドープする方法、または、第２の格子層３２における第１の格子層３１との界面近傍の領域に、不純物元素としてＦｅ、Ｍｇ、Ｃ等をドープする方法が好ましい。
このように第２の格子層３２にドープされるＦｅ、Ｍｇ、Ｃ等の不純物元素の濃度は、１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３が好ましい。尚、本実施の形態においては、第２の格子層３２には、不純物元素としてＦｅが、１×１０１９ｃｍ−３の濃度でドープされている。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第１または第２の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図９に基づき説明する。尚、図９は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１または第２の実施の形態に示されているものとは、異なっている。
最初に、第１または第２の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１または第２の実施の形態における半導体装置に相当するものである。
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１または第２の実施の形態における半導体装置のゲート電極５１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１または第２の実施の形態における半導体装置のソース電極５２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１または第２の実施の形態における半導体装置のドレイン電極５３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１または第２の実施の形態における半導体装置を用いた電源装置及び高周波増幅器である。
最初に、図１０に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１０に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１０に示す例では３つ）４６８を備えている。図１０に示す例では、第１または第２の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
次に、図１１に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１１に示す例では、パワーアンプ４７３は、第１または第２の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１１に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に形成されたバッファ層と、
前記バッファ層の上に形成された歪超格子バッファ層と、
前記歪超格子バッファ層の上に半導体材料により形成された電子走行層と、
前記電子走行層の上に半導体材料により形成された電子供給層と、
を有し、
前記歪超格子バッファ層は、ＡｌＮを含む第１の格子層とＧａＮを含む第２の格子層とを交互に積層することにより形成されており、
前記歪超格子バッファ層には、Ｆｅ、Ｍｇ、Ｃのうちから選ばれる１または２以上の不純物元素がドープされていることを特徴とする半導体装置。
（付記２）
基板の上に形成されたバッファ層と、
前記バッファ層の上に形成された歪超格子バッファ層と、
前記歪超格子バッファ層の上に半導体材料により形成された電子走行層と、
前記電子走行層の上に半導体材料により形成された電子供給層と、
を有し、
前記歪超格子バッファ層は、ＡｌＮを含む第１の格子層とＧａＮを含む第２の格子層とを交互に積層することにより形成されており、
前記第１の格子層または前記第２の格子層のいずれか一方には、Ｆｅ、Ｍｇ、Ｃのうちから選ばれる１または２以上の不純物元素がドープされていることを特徴とする半導体装置。
（付記３）
前記不純物元素は、前記第２の格子層にドープされていることを特徴とする付記２に記載の半導体装置。
（付記４）
前記不純物元素の濃度は、１×１０１８ｃｍ−３以上、１×１０２０ｃｍ−３以下であることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記第１の格子層における組成をＡｌＲＧａ１−ＲＮとし、第２の格子層における組成をＡｌＳＧａ１−ＳＮとした場合、Ｒ＞Ｓであることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記第１の格子層はＡｌＮにより形成されており、前記第２の格子層はＧａＮにより形成されていることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記７）
前記第１の格子層の厚さは、０．５ｎｍ以上、１０ｎｍ以下であって、
前記第２の格子層の厚さは、１０ｎｍ以上、４０ｎｍ以下であることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記第１の格子層の厚さに対する前記第２の格子層の厚さの比が、４以上、２０以下であることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記歪超格子バッファ層の厚さは、１０００ｎｍ以上、３０００ｎｍ以下であることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記バッファ層は、ＡｌＧａＮにより形成されていることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１１）
前記バッファ層におけるＡｌの組成比は、前記歪超格子バッファ層におけるＡｌの実効組成比以上であることを特徴とする付記１０に記載の半導体装置。
（付記１２）
前記基板と前記バッファ層の間には、核形成層が形成されており、
前記核形成層は、ＡｌＮにより形成されているものであることを特徴とする付記１から１１のいずれかに記載の半導体装置。
（付記１３）
前記基板は、シリコン基板であることを特徴とする付記１から１２のいずれかに記載の半導体装置。
（付記１４）
前記バッファ層、前記歪超格子バッファ層、前記電子走行層及び前記電子供給層は、ＭＯＶＰＥにより形成されたものであることを特徴とする付記１から１３のいずれかに記載の半導体装置。
（付記１５）
前記電子走行層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から１４のいずれかに記載の半導体装置。
（付記１６）
前記電子供給層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記１から１５のいずれかに記載の半導体装置。
（付記１７）
前記電子供給層の上には、ゲート電極、ソース電極及びドレイン電極が形成されているものであることを特徴とする付記１から１６のいずれかに記載の半導体装置。
（付記１８）
前記電子供給層の上には、キャップ層が形成されており、
前記キャップ層は、ｎ−ＧａＮを含む材料により形成されていることを特徴とする付記１から１７のいずれかに記載の半導体装置。
（付記１９）
付記１から１８のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２０）
付記１から１８のいずれかに記載の半導体装置を有することを特徴とする増幅器。
１０ 基板
１１ 核形成層
２０ バッファ層
３０ ＳＬＳバッファ層（歪超格子バッファ層）
３１ 第１の格子層
３２ 第２の格子層
４１ 電子走行層
４１ａ ２ＤＥＧ
４２ 電子供給層
４３ キャップ層
５１ ゲート電極
５２ ソース電極
５３ ドレイン電極

Claims (10)

  1. 基板の上に形成されたバッファ層と、
    前記バッファ層の上に形成された歪超格子バッファ層と、
    前記歪超格子バッファ層の上に半導体材料により形成された電子走行層と、
    前記電子走行層の上に半導体材料により形成された電子供給層と、
    を有し、
    前記歪超格子バッファ層は、ＡｌＮを含む第１の格子層とＧａＮを含む第２の格子層とを交互に積層することにより形成されており、
    前記歪超格子バッファ層には、Ｆｅ、Ｍｇ、Ｃのうちから選ばれる１または２以上の不純物元素がドープされていることを特徴とする半導体装置。
  2. 基板の上に形成されたバッファ層と、
    前記バッファ層の上に形成された歪超格子バッファ層と、
    前記歪超格子バッファ層の上に半導体材料により形成された電子走行層と、
    前記電子走行層の上に半導体材料により形成された電子供給層と、
    を有し、
    前記歪超格子バッファ層は、ＡｌＮを含む第１の格子層とＧａＮを含む第２の格子層とを交互に積層することにより形成されており、
    前記第１の格子層または前記第２の格子層のいずれか一方には、Ｆｅ、Ｍｇ、Ｃのうちから選ばれる１または２以上の不純物元素がドープされていることを特徴とする半導体装置。
  3. 前記不純物元素は、前記第２の格子層にドープされていることを特徴とする請求項２に記載の半導体装置。
  4. 前記不純物元素の濃度は、１×１０１８ｃｍ−３以上、１×１０２０ｃｍ−３以下であることを特徴とする請求項１から３のいずれかに記載の半導体装置。
  5. 前記第１の格子層における組成をＡｌＲＧａ１−ＲＮとし、第２の格子層における組成をＡｌＳＧａ１−ＳＮとした場合、Ｒ＞Ｓであることを特徴とする請求項１から４のいずれかに記載の半導体装置。
  6. 前記第１の格子層の厚さは、０．５ｎｍ以上、１０ｎｍ以下であって、
    前記第２の格子層の厚さは、１０ｎｍ以上、４０ｎｍ以下であることを特徴とする請求項１から５のいずれかに記載の半導体装置。
  7. 前記歪超格子バッファ層の厚さは、１０００ｎｍ以上、３０００ｎｍ以下であることを特徴とする請求項１から６のいずれかに記載の半導体装置。
  8. 前記基板は、シリコン基板であることを特徴とする請求項１から７のいずれかに記載の半導体装置。
  9. 前記電子走行層は、ＧａＮを含む材料により形成されていることを特徴とする請求項１から８のいずれかに記載の半導体装置。
  10. 前記電子供給層の上には、ゲート電極、ソース電極及びドレイン電極が形成されているものであることを特徴とする請求項１から９のいずれかに記載の半導体装置。
JP2012218249A 2012-09-28 2012-09-28 半導体装置 Pending JP2014072429A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012218249A JP2014072429A (ja) 2012-09-28 2012-09-28 半導体装置
US13/952,827 US9269799B2 (en) 2012-09-28 2013-07-29 Semiconductor apparatus
TW102127094A TWI518901B (zh) 2012-09-28 2013-07-29 半導體設備
CN201310349467.2A CN103715246B (zh) 2012-09-28 2013-08-12 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012218249A JP2014072429A (ja) 2012-09-28 2012-09-28 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017105408A Division JP2017168862A (ja) 2017-05-29 2017-05-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2014072429A true JP2014072429A (ja) 2014-04-21

Family

ID=50384333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012218249A Pending JP2014072429A (ja) 2012-09-28 2012-09-28 半導体装置

Country Status (4)

Country Link
US (1) US9269799B2 (ja)
JP (1) JP2014072429A (ja)
CN (1) CN103715246B (ja)
TW (1) TWI518901B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179389A (ja) * 2013-03-13 2014-09-25 Renesas Electronics Corp 半導体装置
JP2016004948A (ja) * 2014-06-18 2016-01-12 株式会社東芝 半導体装置
JP2016039327A (ja) * 2014-08-08 2016-03-22 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
JP2016167517A (ja) * 2015-03-09 2016-09-15 エア・ウォーター株式会社 化合物半導体基板
JP2016174153A (ja) * 2015-03-17 2016-09-29 漢民科技股▲ふん▼有限公司 半導体装置、および、その製造方法
JP2017005248A (ja) * 2015-06-05 2017-01-05 環球晶圓股▲ふん▼有限公司 半導体装置
JP2018046207A (ja) * 2016-09-15 2018-03-22 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
US9093511B2 (en) * 2013-07-17 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having high breakdown voltage and method of making the same
JP2015053328A (ja) * 2013-09-05 2015-03-19 富士通株式会社 半導体装置
TW201601343A (zh) * 2014-06-30 2016-01-01 新世紀光電股份有限公司 半導體結構
US20160359004A1 (en) * 2015-06-03 2016-12-08 Veeco Instruments, Inc. Stress control for heteroepitaxy
CN105047695B (zh) * 2015-06-10 2018-09-25 上海新傲科技股份有限公司 用于高电子迁移率晶体管的高阻衬底以及生长方法
JP2017054955A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体装置
TWI703726B (zh) 2016-09-19 2020-09-01 新世紀光電股份有限公司 含氮半導體元件
JP7158272B2 (ja) * 2018-12-25 2022-10-21 エア・ウォーター株式会社 化合物半導体基板
CN113348537A (zh) * 2019-02-05 2021-09-03 三菱电机株式会社 半导体装置和半导体装置的制造方法
US11201217B2 (en) * 2019-07-24 2021-12-14 Coorstek Kk Nitride semiconductor substrate
JP2023542021A (ja) * 2020-09-30 2023-10-04 蘇州能訊高能半導体有限公司 半導体デバイスのエピタキシャル構造、その製造方法及び半導体デバイス
US20220328678A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN115000234B (zh) * 2022-06-27 2023-06-30 河北工业大学 基于极化掺杂的npn紫外探测器结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
JP2010123725A (ja) * 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2011082494A (ja) * 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板
JP2011119715A (ja) * 2009-11-04 2011-06-16 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物エピタキシャル積層基板
WO2011161975A1 (ja) * 2010-06-25 2011-12-29 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
JP2012009630A (ja) * 2010-06-24 2012-01-12 Panasonic Corp 窒化物半導体装置及び窒化物半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3372470B2 (ja) * 1998-01-20 2003-02-04 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
EP1744449A4 (en) * 2004-04-27 2009-03-18 Panasonic Corp AMPLIFIER, INFORMATION COMMUNICATION DEVICE AND AMPLIFICATION PROCESS
JP4333652B2 (ja) 2005-08-17 2009-09-16 沖電気工業株式会社 オーミック電極、オーミック電極の製造方法、電界効果型トランジスタ、電界効果型トランジスタの製造方法、および、半導体装置
JP2007067077A (ja) 2005-08-30 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子およびその製造方法
JP4681684B1 (ja) * 2009-08-24 2011-05-11 Ｄｏｗａエレクトロニクス株式会社 窒化物半導体素子およびその製造方法
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
JP5543866B2 (ja) 2010-07-16 2014-07-09 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
JP2010123725A (ja) * 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2011082494A (ja) * 2009-09-14 2011-04-21 Covalent Materials Corp 化合物半導体基板
JP2011119715A (ja) * 2009-11-04 2011-06-16 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物エピタキシャル積層基板
JP2012009630A (ja) * 2010-06-24 2012-01-12 Panasonic Corp 窒化物半導体装置及び窒化物半導体装置の製造方法
WO2011161975A1 (ja) * 2010-06-25 2011-12-29 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179389A (ja) * 2013-03-13 2014-09-25 Renesas Electronics Corp 半導体装置
US9536978B2 (en) 2013-03-13 2017-01-03 Renesas Electronics Corporation Semiconductor device
JP2016004948A (ja) * 2014-06-18 2016-01-12 株式会社東芝 半導体装置
CN105304783A (zh) * 2014-06-18 2016-02-03 株式会社东芝 半导体装置
JP2016039327A (ja) * 2014-08-08 2016-03-22 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
JP2016167517A (ja) * 2015-03-09 2016-09-15 エア・ウォーター株式会社 化合物半導体基板
WO2016143381A1 (ja) * 2015-03-09 2016-09-15 エア・ウォーター株式会社 化合物半導体基板
US10186421B2 (en) 2015-03-09 2019-01-22 Air Water Inc. Composite semiconductor substrate
JP2016174153A (ja) * 2015-03-17 2016-09-29 漢民科技股▲ふん▼有限公司 半導体装置、および、その製造方法
JP2017005248A (ja) * 2015-06-05 2017-01-05 環球晶圓股▲ふん▼有限公司 半導体装置
JP2018046207A (ja) * 2016-09-15 2018-03-22 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
US10833184B2 (en) 2016-09-15 2020-11-10 Sanken Electric Co., Ltd. Semiconductor device substrate, semiconductor device, and method for manufacturing semiconductor device substrate

Also Published As

Publication number Publication date
TW201413951A (zh) 2014-04-01
US9269799B2 (en) 2016-02-23
CN103715246A (zh) 2014-04-09
CN103715246B (zh) 2016-10-19
TWI518901B (zh) 2016-01-21
US20140091318A1 (en) 2014-04-03

Similar Documents

Publication Publication Date Title
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
US9184241B2 (en) Semiconductor apparatus
TWI518901B (zh) 半導體設備
JP5987288B2 (ja) 半導体装置
JP6119165B2 (ja) 半導体装置
JP6017248B2 (ja) 半導体装置の製造方法及び半導体装置
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
US9142638B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2015053328A (ja) 半導体装置
JP2014183125A (ja) 半導体装置
JP2015060987A (ja) 半導体装置及び半導体装置の製造方法
JP2013074069A (ja) 半導体装置及び半導体装置の製造方法
JP2015070064A (ja) 半導体装置及び半導体装置の製造方法
US10964805B2 (en) Compound semiconductor device
JP2014072428A (ja) 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
JP6398678B2 (ja) 半導体装置及び半導体装置の製造方法
JP6244769B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014072427A (ja) 半導体装置及び半導体装置の製造方法
JP2017139390A (ja) 半導体装置、電源装置及び増幅器
JP6376257B2 (ja) 半導体装置
JP2020072218A (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP2013247153A (ja) 半導体装置及び半導体装置の製造方法
JP2017168862A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170529

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170606

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170901