JP2007067077A - 窒化物半導体素子およびその製造方法 - Google Patents

窒化物半導体素子およびその製造方法 Download PDF

Info

Publication number
JP2007067077A
JP2007067077A JP2005249527A JP2005249527A JP2007067077A JP 2007067077 A JP2007067077 A JP 2007067077A JP 2005249527 A JP2005249527 A JP 2005249527A JP 2005249527 A JP2005249527 A JP 2005249527A JP 2007067077 A JP2007067077 A JP 2007067077A
Authority
JP
Japan
Prior art keywords
buffer layer
nitride semiconductor
layer
aln
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005249527A
Other languages
English (en)
Inventor
Tetsuya Akasaka
哲也 赤坂
Yasuyuki Kobayashi
康之 小林
Toshiki Makimoto
俊樹 牧本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2005249527A priority Critical patent/JP2007067077A/ja
Publication of JP2007067077A publication Critical patent/JP2007067077A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【課題】 従来の2つのバッファ層を持つAlN系超格子バッファ層を持つ窒化物半導体素子においては、シリコン基板上に、表面が平滑で、しかも、クラックのない窒化物半導体を得ることは困難であった。
【解決手段】 AlxGa1-xNから成る第1のバッファ層のAl組成xおよびAlyGa1-yNから成る第2のバッファ層のAl組成yを厳密に規定することにより、形成される窒化物半導体の表面の平坦性およびクラック発生の防止を両立する最適な条件を明らかにした。第1のバッファ層と第2のバッファ層との界面が平滑で、しかも、結晶性の良いAlN系超格子バッファ層を作製することができる。窒化物半導体を使用した信頼性の高い電子デバイス・光デバイス等を作成することができる。
【選択図】 図3

Description

本発明は、窒化物半導体素子およびその製造方法に関する。より詳細には、窒化物半導体と熱膨張係数の異なる基板上に作製した、表面が平滑でクラックのない高品質な窒化物半導体素子、および、その製造方法に関する。
窒化物半導体は、B、Al、Ga、もしくはIn等のIII 族元素のうちの少なくとも一つ以上の元素ならびにV族元素である窒素の化合物である。一般式は、AlabGacIn1-a-b-cN(0≦a≦1,0≦b≦1,0≦c≦1)により表される。窒化物半導体は、電界効果トランジスタ等の電子デバイス、または、可視光領域から紫外光領域の短波長帯における発光デバイスの活性材料として、近年盛んに研究および技術開発が行われている。一般的に、これらの窒化物半導体は、サファイア、窒化珪素、シリコン等の異種基板の上にヘテロエピタキシー技術を使用して作製される。特にシリコン基板は、大面積である、結晶性が良い、放熱性に優れる、へき開が容易である、プロセス技術が成熟している、さらに、低価格であるなどの多くの魅力的な特徴を備えている。
しかしながら、窒化物半導体およびシリコン基板では、格子定数や熱膨張係数が大きく異なる。このため、シリコン基板上に作製された窒化物半導体には、クラック(ミクロンサイズの幅の割れ)や貫通転位等の欠陥が多数存在するという問題があった。特に、窒化物半導体の熱膨張係数は、シリコン基板に比較して非常に大きい。このため、高温の結晶成長工程から室温にまで冷却する過程において、窒化物半導体に大きな引っ張り歪が生じ、高密度のクラックが発生することが大きな問題となっていた。
そこで、シリコン基板および窒化物半導体層の間にバッファ層を挿入し、上述したクラックや貫通転位を低減することが通例となっている。このようなバッファ層の例として、AlNから成る第1のバッファ層およびGaNから成る第2のバッファ層を交互に複数積層した超格子状の多層膜(以下、AlN系格子バッファ層とする)が提案されている(非特許文献1)。
H. Ishikawa et al., Physical Status Solidi, vol. 0 (2003) pp. 2177-2180.
上記の非特許文献1においては、バッファ層の第1のバッファ層としてはAlNを用い、第2のバッファ層としてGaN を用いることが開示されている。しかしながら、上記の非特許文献1においては、形成される窒化物半導体の表面の平坦性およびクラック発生の防止を両立する最適な条件については、十分に開示されていない。
図1は、従来技術による窒化物半導体素子の断面図である。この本窒化物半導体素子において、AlN系超格子バッファ層の組成は、第1のバッファ層はAlxGa1-xNとし、第2のバッファ層はAlyGa1-yNと表す。図1に示すように、(111)の主方位面を有する3インチ径のシリコン基板11上に、AlN(すなわち、x=1)から成り5nmの厚さを持つ第1のバッファ層12aが形成されている。さらに、第1のバッファ層の上にはGaN(すなわち、y=0)から成り20nmの厚さを持つ第2のバッファ層12bが形成されている。第1のバッファ層および第2のバッファ層を各々20層ずつ交互に積層して、AlN系超格子バッファ層12が構成される。さらに、このバッファ層12の上に、1μmの厚さのGaNから成る窒化物半導体層13を成長させた。
図2は、上述の窒化物半導体素子の高分解能X線回折装置(HR−XRD)によるθ−2θスキャンチャートを示す。当業者にはよく知られているように、このスキャンチャートによって、バッファ層12における超格子層の界面状態を把握することが出来る。バッファ層12内の各界面が原子層レベルで平滑な超格子である場合には、サテライトピークが観測される。図2においては、0次ピークのみしか観察されず、サテライトピークはほとんど見られない(後述する図5と比較することにより理解される)。すなわち、AlN系超格子バッファ層12内における第1のバッファ層12a(AlN)および第2のバッファ層12b(GaN)の界面が荒れていることが分かった。一方、GaNから成る窒化物半導体層13の表面を原子間力顕微鏡(AFM)で観察したところ、確かにクラックは全くなかったが、平均二乗根(RMS)粗さは15nmもあった。
次に、上述の図1と同じ構成において、バッファ層12である第1のバッファ層および第2のバッファ層の組成をそれぞれ変化させた。すなわち、(111)の主方位面を有する3インチ径のシリコン基板11上に、5nmの厚さのAlN(すなわち、x=1)から成る第1のバッファ層12aを形成し、さらに20nmの厚さのAl0.7Ga0.3N(すなわち、y=0.7)から成る第2のバッファ層12bを形成した。この第1のバッファ層および第2のバッファ層を、各々20層ずつ交互に積層してAlN系超格子バッファ層12を構成した。さらに、このバッファ層12の上に1μmの厚さのGaNから成る窒化物半導体層13を成長させた。この窒化物半導体層13の表面を原子間力顕微鏡(AFM)で観察したところ、平均二乗根(RMS)粗さは0.25nmであり、原子層レベルにおいて平滑であった。ところが、この窒化物半導体層13表面には高密度のクラックが発生していた。
以上述べたように、シリコン基板上に、表面が平滑で、しかも、クラックのない窒化物半導体を得るためには、AlN系超格子バッファ層において、AlxGa1-xNから成る第1のバッファ層のAl組成xおよびAlyGa1-yNから成る第2のバッファ層のAl組成yが大きな影響を与えるにも関わらず、その詳細は明らかではなかった。
本発明においては、これら第1のバッファ層および第2のバッファ層のAl組成xおよびyに関して、その値を厳密に規定することにより、窒化物半導体のクラック発生を抑えながら、バッファ層の超格子の界面および窒化物半導体の表面を原子層レベルで平坦化することが可能であることを見出した。逆に、xおよびyの値によっては、超格子の界面や窒化物半導体の表面が荒れたり、窒化物半導体にクラックが発生したりしてしまうことも分かった。
本発明は、このような目的を達成するために、請求項1に記載の発明は、基板と、前記基板上に形成され、AlxGa1-xN(0.5≦x≦1)から成る第1のバッファ層と、AlyGa1-yN(0.01≦y≦0.2)から成る第2のバッファ層とを交互に各々複数層を積層して形成されたAlN系超格子バッファ層と、前記AlN系超格子バッファ層上に形成された窒化物半導体層とを備えたことを特徴とする。
請求項2に記載の発明は、請求項1に記載の発明であって、前記基板の熱膨張係数は、前記窒化物半導体層の熱膨張係数より小さいことを特徴とする。
請求項3に記載の発明は、請求項1または請求項2に記載の発明であって、前記第1のバッファ層の厚さは0.5nm以上100nm以下であり、前記第2のバッファ層の厚さは2nm以上80nm以下であることを特徴とする。
請求項4に記載の発明は、請求項1から請求項3のいずれかに記載の発明であって、前記窒化物半導体層の格子定数は、前記AlN系超格子バッファ層の格子定数よりも大きいことを特徴とする。
請求項5に記載の発明は、基板と、前記基板上に形成されたAlN系超格子バッファ層と、前記AlN系超格子バッファ層の上に形成された窒化物半導体層とからなる窒化物半導体素子の製造方法であって、前記基板上に、AlxGa1-xN(0.5≦x≦1)の組成を持つ第1のバッファ層を形成するステップと、前記第1のバッファ層の上に、AlyGa1-yN(0.01≦y≦0.2)の組成を持つ第2のバッファ層を形成するステップと、前記第1のバッファ層を形成するステップと前記第2のバッファ層を形成するステップを交互に繰り返して前記AlN系超格子バッファ層を形成するステップとを備えたことを特徴とする。
以上に記述したように、本発明によれば、窒化物半導体と格子定数や熱膨張係数が大きく異なる基板、特に窒化物半導体よりも熱膨張係数が小さい基板上に、表面が原子層レベルで平滑で、しかも、クラックのない窒化物半導体を形成することができる。また、本発明によれば、界面が平滑で、しかも、結晶性の良いAlN系超格子バッファ層を作製することができる。窒化物半導体を使用した信頼性の高い電子デバイス・光デバイス等を作成することができる。
以下、図面を参照しながら本発明の実施の形態を詳細に説明する。
[実施例1]
図3は、本発明にかかる窒化物半導体素子の断面図を示す。この窒化物半導体素子においては、直径が3インチで、(111)から±5度以内の主方位面を持つシリコン基板31上に、AlN系超格子バッファ層12が形成されている。このバッファ層32は、厚さが5nmのAlNから成る第1のバッファ層32aおよび厚さが20nmのAl0.04Ga0.96Nから成る第2のバッファ層32bを、各々交互に20層積ずつ積層して構成されている。さらに、このバッファ層32の上に、厚さが1μmのGaNから成る窒化物半導体層33を形成した。
図4は、上述の窒化物半導体層の表面の原子間力顕微鏡(AFM)による像を示す。観察した表面は極めて滑らかで、単原子層からなるしま模様状のステップが明瞭に観察され、RMS粗さは0.1nmであった。また、光学顕微鏡により窒化物半導体層33の表面を観察したところ、直径3インチのシリコン基板の全面にわたってクラックは存在しなかった。
図5は、この窒化物半導体層33のHR−XRDによるθ−2θスキャンチャートを示す。窒化物半導体33のGaNから発生する鋭いピークと共に、AlN系超格子バッファ層32から発生する5〜6次までにわたるサテライトピークが明瞭に観察されている。これは、第1のバッファ層32aおよび第2のバッファ層32bの結晶性が高く、しかもこの2つの層の界面が非常に平坦であることを示している。第2のバッファ層32bをGaNではなく、Alを4%含むAl0.04Ga0.96Nとすることにより、AlNから成る第1のバッファ層32aに対する第2のバッファ層の濡れ性が良くなったために、このような界面の平坦性を向上させる効果を得ることができる。
[実施例2]
本実施例においては、図3と同様な構造の窒化物半導体素子において、AlyGa1-yNから成る第2のバッファ層32bのAl組成yを様々に変化させた。そして、GaNから成る窒化物半導体層33の表面のRMS粗さをAFMによって、また、クラックの密度を光学顕微鏡によって、それぞれ評価をした。
図6は、窒化物半導体層の表面のRMS粗さと第2のバッファ層のAl組成yとの関係を示す。yの値が0.01以上の場合おいて、RMS粗さは0.3nm以下となっており、原子層レベルで滑らかな窒化物半導体33の表面が得られていることが分かる。実施例1において記述したように、第2のバッファ層32bが十分な組成(0.01以上)のAlを含むことによって、第1のバッファ層32aおよび第2のバッファ層32bの間の濡れ性がよくなり、お互いの界面が平滑になっている。その平滑さがそのままバッファ層32の上の窒化物半導体層33に受け継がれ、原子層レベルで滑らかな窒化物半導体層33の表面が得られる。
図7は、窒化物半導体層表面のクラック密度と第2のバッファ層のAl組成yとの関係を示す。yの値が0から0.2の範囲の場合、3インチ径の全面積にわたって窒化物半導体層表面には、クラックは存在しなかった。ところが、yの値が0.2よりも大きくなると、クラック密度は急激に大きくなった。この理由は、第1のバッファ層32aの格子定数と第2のバッファ層32bの格子定数の差が小さくなり過ぎて、GaNから成る窒化物半導体層33およびシリコン基板31の間の熱膨張係数差による歪を、効果的に分散することができなくなるためである。
以上述べたように、原子層レベルで、平坦で、しかも、クラックのない窒化物半導体層を得るためには、第2のバッファ層32bのAlyGa1-yNのAl組成yが、少なくとも0.01≦y≦0.2の範囲にあることが望ましい。
なお、GaNから成る窒化物半導体33は、AlN系超格子バッファ層32よりも格子定数が大きい。この場合、窒化物半導体層33の成長中には、この窒化物半導体層内に圧縮歪が生じる。成長工程を終了した後の冷却過程においては、前述したようにシリコン基板との間の熱膨張係数差により、GaN窒化物半導体には引っ張り歪が生じる。成長中に生じた前述の圧縮歪はこの引っ張り歪の一部を相殺し、クラック発生を抑止するように作用する。同様な歪の相殺効果は、格子定数がAlN系超格子バッファ層32よりも大きくなるような組成範囲を持つAlabGacIn1-a-b-cNを窒化物半導体層33として用いる場合でも得られる。この場合も、図6、図7に示したような、表面のRMS粗さおよびクラック密度と、第2のバッファ層32bのAl組成yとの関係が得られた。
また、第1のバッファ層32aと第2のバッファ層32bの厚さについて考えると、薄すぎる場合には熱膨張係数差に起因する歪のエネルギーをAlN系超格子バッファ層32中で効果的に分散することが出来ず、クラックが発生してしまう。逆に、厚過ぎる場合には成長中に格子緩和が起こり、貫通転位が増える結果となってしまう。詳細な検討を行った結果、第1のバッファ層32aの厚さは0.5nm以上100nm以下、第2のバッファ層32bの厚さは2nm以上80nm以下であることが望ましいことが分かった。上記の厚さの範囲内では、窒化物半導体33の表面にはクラックは全くなく、貫通転位密度は6×107cm-2以下であった。したがって、窒化物半導体を用いた電子素子や発光素子の高品質な構成材料として使用することができる。
[実施例3]
次に、本実施例においては、図3と同様な構成の窒化物半導体素子において、第1のバッファ層のAlの組成xについて検討する。直径が3インチで、(111)から±5度以内の主方位面を持つシリコン基板31上に、AlN系超格子バッファ層32が形成された。バッファ層32は、厚さが5nmのAlxGa1-xNから成る第1のバッファ層32aおよび厚さが20nmのAl0.01Ga0.99Nから成る第2のバッファ層32bを、各々20層ずつ交互に積層し構成した。さらに、バッファ層32に上に、厚さが1μmのGaNから成る窒化物半導体層33を形成した。本実施例においては、第1のバッファ層32aのAl組成xを様々に変化させた。
図8は、窒化物半導体層の表面のRMS粗さおよび第1のバッファ層32aのAl組成xの関係を示す。xの値に関係なく、RMS粗さが0.3nm以下となっており、原子層レベルで滑らかなGaN窒化物半導体層33の表面が得られている。すなわち、Al0.01Ga0.99Nから成る第2のバッファ層32bのAl組成は0.01であり、実施例2において述べた0.01≦y≦0.2の好適な範囲内にあるため、第1のバッファ層32aのAlxGa1-xNのAl組成xに関係なく、平滑な表面が得られる。
図9は、窒化物半導体層の表面のクラック密度および第1のバッファ層32aのAl組成xの関係を示す。xの値が0.5から1の範囲において、3インチ径のシリコン基板全面積にわたってクラックは存在しなかった。ところが、xの値が0.5よりも小さくなると、クラック密度が急激に大きくなっている。この理由は、実施例2と同様に、xの値が0.5よりも小さくなると、第1のバッファ層32aの格子定数および第2のバッファ層32bの格子定数の差が小さくなり過ぎて、窒化物半導体層33およびシリコン基板31の間の熱膨張係数差による歪を、効果的に分散することができなくなるためである。
以上述べたように、原子層レベルで平坦であり、しかも、クラックのない窒化物半導体を得るために、第1のバッファ層32aのAlxGa1-xNのAl組成xは、少なくとも0.5≦x≦1の範囲にあることが望ましい。
なお、実施例2の場合と同様に、窒化物半導体層33として、AlN系超格子バッファ層32よりも格子定数が大きな窒化物半導体AlabGacIn1-a-b-cNを用いた場合でも、図9に示したように、表面のRMS粗さおよびクラック密度と、第1のバッファ層32aのAlxGa1-xNのAl組成xとの関係が得られた。また、第1のバッファ層32aの厚さが0.5nm以上100nm以下、および、第2のバッファ層32bの厚さが2nm以上80nm以下の範囲にあることが望ましい。
実施例1から実施例3においては基板としてシリコンを用いたが、これに限るものではない。基板と窒化物半導体層との熱膨張係数に差異がある場合に、本発明の構成による窒化物半導体素子により、表面が原子層レベルで平滑であり、しかも、クラックのない窒化物半導体素子を形成することができる。特に、窒化物半導体よりも熱膨張係数が小さい基板、例えば、炭化珪素(SiC)等を用いた場合に、本発明の効果は高い。
[窒化物半導体素子の製造方法]
以下、本発明の窒化物半導体素子の製造方法の一例を記述する。本発明においては、一般の結晶成長装置、すなわち、液層成長装置や気相成長装置を用いることができる。結晶品質、薄膜の膜厚制御性、大量生産性、または、大面積化への適応性等を考えると、有機金属気相成長法(Metal Organic Chemical Vapor Deposition:MOCVD)を用いることにより、本発明の効果を特に発揮できる。製造方法は以下の手順の通りである。
1.直径が3インチで、(111)から±5度以内に主方位面を持つシリコン基板を、アセトンやアルコール類のような有機溶媒中で超音波洗浄した後、MOCVD装置の反応炉内に設置する。
2.基板温度を1000〜1200℃に上げ、キャリアガスとして少なくとも水素を流しながら基板をクリーニングする。この工程において、シリコン基板の自然酸化膜が除去され、清浄なシリコンの表面が得られる。
3.引続き、基板温度を700〜1200℃に変化させ、原料ガスであるアンモニア、トリメチルガリウム(TMG)、および、トリメチルアルミニウム(TMA)を適量流し、第1のバッファ層であるAlxGa1-xN(0.5≦x≦1)を0.5nm以上100nm以下の厚さで堆積させる。なお、第1のバッファ層がAlN(すなわち、x=1)でない場合、シリコンの表面がTMGと反応しないように、5〜100nmの厚さのAlNをまず成長させてから、第1のバッファ層を堆積させるとさらに好ましい結果が得られる。
4.引続き、アンモニア、TMGおよびTMAの流量を適宜変化させ、第2のバッファ層であるAlyGa1-yN(0.01≦y≦0.2)を2nm以上80nm以下の厚さで堆積させる。
5.同様にして、第1のバッファ層と第2のバッファ層を交互に10〜100層積層し、AlN系超格子バッファ層を形成する。
6.最後に、原料ガスとして、アンモニア、TMA、TMG、トリエチルボロン、および、トリメチルインジウム等を反応炉内に流して、窒化物半導体AlabGacIn1-a-b-cNを成長させる。この時、すべての原料ガスの流量を適宜調整して、窒化物半導体AlabGacIn1-a-b-cNの格子定数が前記AlN系超格子バッファ層の格子定数よりも大きくなるように、各III族元素の組成a、b、cを調整する。
以上、詳細に述べたように、本発明によれば、窒化物半導体と格子定数や熱膨張係数が大きく異なる基板、特に窒化物半導体よりも熱膨張係数が小さい基板上に、表面が原子層レベルで平滑で、しかも、クラックのない窒化物半導体を形成することができる。また、本発明によれば、界面が平滑で、しかも、結晶性の良いAlN系超格子バッファ層を作製することができる。窒化物半導体を使用した信頼性の高い電子デバイス・光デバイス等を作成することができる。
従来の窒化物半導体素子の断面図である。 従来の窒化物半導体素子のHR−XRDによるθ−2θスキャンチャートである。 実施例1にかかる窒化物半導体素子の断面図である。 実施例1のGaN窒化物半導体層の表面のAFM像である。 実施例1にかかる窒化物半導体素子のHR−XRDによるθ−2θスキャンチャートである。 窒化物半導体層の表面のRMS粗さおよび第2のバッファ層のAl組成yの関係を示す図である。 窒化物半導体層の表面のクラック密度および第2のバッファ層のAl組成yの関係を示す図である。 窒化物半導体層の表面のRMS粗さおよび第1のバッファ層のAl組成xの関係を示す図である。 窒化物半導体層の表面のクラック密度および第2のバッファ層のAl組成xの関係を示す図である。
符号の説明
11、31 シリコン基板
12、32 AlN系超格子バッファ層
12a、32a 第1のバッファ層
12b、32b 第2のバッファ層
13、33 窒化物半導体層

Claims (5)

  1. 基板と、
    前記基板上に形成され、AlxGa1-xN(0.5≦x≦1)から成る第1のバッファ層と、AlyGa1-yN(0.01≦y≦0.2)から成る第2のバッファ層とを交互に各々複数層を積層して形成されたAlN系超格子バッファ層と、
    前記AlN系超格子バッファ層上に形成された窒化物半導体層と、
    を備えたことを特徴とする窒化物半導体素子。
  2. 前記基板の熱膨張係数は、前記窒化物半導体層の熱膨張係数より小さいことを特徴とする請求項1に記載の窒化物半導体素子。
  3. 前記第1のバッファ層の厚さは0.5nm以上100nm以下であり、前記第2のバッファ層の厚さは2nm以上80nm以下であることを特徴とする請求項1または請求項2に記載の窒化物半導体素子。
  4. 前記窒化物半導体層の格子定数は、前記AlN系超格子バッファ層の格子定数よりも大きいことを特徴とする請求項1乃至請求項3に記載の窒化物半導体。
  5. 基板と、前記基板上に形成されたAlN系超格子バッファ層と、前記AlN系超格子バッファ層の上に形成された窒化物半導体層とからなる窒化物半導体素子の製造方法であって、
    前記基板上に、AlxGa1-xN(0.5≦x≦1)の組成を持つ第1のバッファ層を形成するステップと、
    前記第1のバッファ層の上に、AlyGa1-yN(0.01≦y≦0.2)の組成を持つ第2のバッファ層を形成するステップと、
    前記第1のバッファ層を形成するステップおよび前記第2のバッファ層を形成するステップを交互に繰り返して前記AlN系超格子バッファ層を形成するステップと、
    を備えたことを特徴とする窒化物半導体素子の製造方法。
JP2005249527A 2005-08-30 2005-08-30 窒化物半導体素子およびその製造方法 Pending JP2007067077A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005249527A JP2007067077A (ja) 2005-08-30 2005-08-30 窒化物半導体素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005249527A JP2007067077A (ja) 2005-08-30 2005-08-30 窒化物半導体素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007067077A true JP2007067077A (ja) 2007-03-15

Family

ID=37928939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005249527A Pending JP2007067077A (ja) 2005-08-30 2005-08-30 窒化物半導体素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007067077A (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010183050A (ja) * 2009-02-04 2010-08-19 Jiaotong Univ 非極性iii族窒化物層を有する多層構造及びその製造方法
JP2010232377A (ja) * 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体素子
JP2010232322A (ja) * 2009-03-26 2010-10-14 Covalent Materials Corp 化合物半導体基板
DE102010045196A1 (de) 2009-09-14 2011-03-24 Covalent Materials Corp. Verbindungshalbleitersubstrat
WO2011055543A1 (ja) 2009-11-04 2011-05-12 Dowaエレクトロニクス株式会社 Iii族窒化物エピタキシャル積層基板
JP2011100772A (ja) * 2009-11-04 2011-05-19 Dowa Electronics Materials Co Ltd Iii族窒化物積層基板
US8344356B2 (en) 2007-12-27 2013-01-01 Dowa Electronics Materials Co., Ltd. Semiconductor material, method of making the same, and semiconductor device
JP2013033887A (ja) * 2011-08-03 2013-02-14 Covalent Materials Corp 窒化物半導体基板の製造方法
JP2013128103A (ja) * 2011-11-17 2013-06-27 Sanken Electric Co Ltd 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2014022685A (ja) * 2012-07-23 2014-02-03 Nagoya Institute Of Technology 半導体積層構造およびこれを用いた半導体素子
US8742396B2 (en) 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same
US8785943B2 (en) 2011-09-08 2014-07-22 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
US9111839B2 (en) 2012-01-16 2015-08-18 Sharp Kabushiki Kaisha Epitaxial wafer for heterojunction type field effect transistor
US9184241B2 (en) 2012-09-28 2015-11-10 Fujitsu Limited Semiconductor apparatus
CN105261681A (zh) * 2015-09-08 2016-01-20 安徽三安光电有限公司 一种半导体元件及其制备方法
US9269799B2 (en) 2012-09-28 2016-02-23 Fujitsu Limited Semiconductor apparatus
US9287369B2 (en) 2012-03-08 2016-03-15 Kabushiki Kaisha Toshiba Nitride semiconductor element and nitride semiconductor wafer
US9312341B2 (en) 2013-03-29 2016-04-12 Fujitsu Limited Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same
WO2016137220A1 (ko) * 2015-02-25 2016-09-01 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
WO2016166949A1 (ja) * 2015-04-16 2016-10-20 株式会社デンソー 半導体ウエハ及び半導体装置
US9660133B2 (en) 2013-09-23 2017-05-23 Sensor Electronic Technology, Inc. Group III nitride heterostructure for optoelectronic device
KR101853640B1 (ko) * 2011-08-24 2018-06-20 엘지이노텍 주식회사 반도체 소자
US10727303B2 (en) 2011-07-11 2020-07-28 Dowa Electronics Materials Co., Ltd. Group III nitride epitaxial substrate and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2003077835A (ja) * 2001-09-06 2003-03-14 Ngk Insulators Ltd Iii族窒化物素子及びiii族窒化物エピタキシャル基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2003077835A (ja) * 2001-09-06 2003-03-14 Ngk Insulators Ltd Iii族窒化物素子及びiii族窒化物エピタキシャル基板

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344356B2 (en) 2007-12-27 2013-01-01 Dowa Electronics Materials Co., Ltd. Semiconductor material, method of making the same, and semiconductor device
JP2010183050A (ja) * 2009-02-04 2010-08-19 Jiaotong Univ 非極性iii族窒化物層を有する多層構造及びその製造方法
JP2010232377A (ja) * 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体素子
JP2010232322A (ja) * 2009-03-26 2010-10-14 Covalent Materials Corp 化合物半導体基板
US8247796B2 (en) 2009-03-26 2012-08-21 Sumitomo Electric Device Innovations, Inc. Semiconductor device
US8212288B2 (en) 2009-09-14 2012-07-03 Covalent Materials Corporation Compound semiconductor substrate comprising a multilayer buffer layer
DE102010045196A1 (de) 2009-09-14 2011-03-24 Covalent Materials Corp. Verbindungshalbleitersubstrat
US8847203B2 (en) 2009-11-04 2014-09-30 Dowa Electronics Materials Co, Ltd. Group III nitride epitaxial laminate substrate
JP2011100772A (ja) * 2009-11-04 2011-05-19 Dowa Electronics Materials Co Ltd Iii族窒化物積層基板
JP2011119715A (ja) * 2009-11-04 2011-06-16 Dowa Electronics Materials Co Ltd Iii族窒化物エピタキシャル積層基板
KR101358633B1 (ko) 2009-11-04 2014-02-04 도와 일렉트로닉스 가부시키가이샤 Ⅲ족 질화물 에피택셜 적층 기판
WO2011055543A1 (ja) 2009-11-04 2011-05-12 Dowaエレクトロニクス株式会社 Iii族窒化物エピタキシャル積層基板
US10727303B2 (en) 2011-07-11 2020-07-28 Dowa Electronics Materials Co., Ltd. Group III nitride epitaxial substrate and method for manufacturing the same
JP2013033887A (ja) * 2011-08-03 2013-02-14 Covalent Materials Corp 窒化物半導体基板の製造方法
KR101853640B1 (ko) * 2011-08-24 2018-06-20 엘지이노텍 주식회사 반도체 소자
US8785943B2 (en) 2011-09-08 2014-07-22 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
JP2013128103A (ja) * 2011-11-17 2013-06-27 Sanken Electric Co Ltd 窒化物半導体装置及び窒化物半導体装置の製造方法
US8742396B2 (en) 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same
US9111839B2 (en) 2012-01-16 2015-08-18 Sharp Kabushiki Kaisha Epitaxial wafer for heterojunction type field effect transistor
US9508804B2 (en) 2012-03-08 2016-11-29 Kabushiki Kaisha Toshiba Nitride semiconductor element and nitride semiconductor wafer
US9287369B2 (en) 2012-03-08 2016-03-15 Kabushiki Kaisha Toshiba Nitride semiconductor element and nitride semiconductor wafer
JP2014022685A (ja) * 2012-07-23 2014-02-03 Nagoya Institute Of Technology 半導体積層構造およびこれを用いた半導体素子
US9269799B2 (en) 2012-09-28 2016-02-23 Fujitsu Limited Semiconductor apparatus
US9184241B2 (en) 2012-09-28 2015-11-10 Fujitsu Limited Semiconductor apparatus
US9312341B2 (en) 2013-03-29 2016-04-12 Fujitsu Limited Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same
US9660133B2 (en) 2013-09-23 2017-05-23 Sensor Electronic Technology, Inc. Group III nitride heterostructure for optoelectronic device
US10535793B2 (en) 2013-09-23 2020-01-14 Sensor Electronic Technology, Inc. Group III nitride heterostructure for optoelectronic device
USRE48943E1 (en) 2013-09-23 2022-02-22 Sensor Electronic Technology, Inc. Group III nitride heterostructure for optoelectronic device
WO2016137220A1 (ko) * 2015-02-25 2016-09-01 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
US10381509B2 (en) 2015-02-25 2019-08-13 Lg Innotek Co., Ltd. Light emitting device and light unit having same
WO2016166949A1 (ja) * 2015-04-16 2016-10-20 株式会社デンソー 半導体ウエハ及び半導体装置
CN105261681A (zh) * 2015-09-08 2016-01-20 安徽三安光电有限公司 一种半导体元件及其制备方法

Similar Documents

Publication Publication Date Title
JP2007067077A (ja) 窒化物半導体素子およびその製造方法
JP5631034B2 (ja) 窒化物半導体エピタキシャル基板
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP5276852B2 (ja) Iii族窒化物半導体エピタキシャル基板の製造方法
TWI497757B (zh) 用於成長矽上氮化鎵之含硼緩衝層
JP5319810B2 (ja) 窒化物半導体層の製造方法
JP5133927B2 (ja) 化合物半導体基板
JP5473445B2 (ja) エピタキシャルウェハ
JP2009158804A (ja) 半導体材料、半導体材料の製造方法及び半導体素子
JP4670055B2 (ja) 半導体基板及び半導体装置
JPWO2007023911A1 (ja) 半導体基板製造方法
JP5892014B2 (ja) 窒化物半導体装置及びその作製条件特定方法
JP5159858B2 (ja) 窒化ガリウム系化合物半導体基板とその製造方法
JP2011187654A (ja) Iii族窒化物半導体からなるhemt、およびその製造方法
JP6404655B2 (ja) AlNテンプレート基板およびその製造方法
JP2002299267A (ja) 半導体基板の製造方法
JP5080429B2 (ja) 窒化物半導体多層構造体及びその製造方法
JP2005518092A (ja) 適切な基板上における炭化ケイ素又は第iii族元素窒化物の層の製造方法
WO2017164036A1 (ja) Iii族窒化物積層体の製造方法
JP2005203418A (ja) 窒化物系化合物半導体基板及びその製造方法
JP4084539B2 (ja) Iii族窒化物系化合物半導体の結晶成長基板の製造方法
JP4545389B2 (ja) エピタキシャル基板およびiii族窒化物層群の転位低減方法
JP7396614B2 (ja) 半導体基板及びその製造方法
JP4689526B2 (ja) Iii族窒化物半導体自立基板の製造方法
JP4507810B2 (ja) 窒化物半導体基板の製造方法及び窒化物半導体基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070816

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100511

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100511

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111216