JP2014072427A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2014072427A
JP2014072427A JP2012218247A JP2012218247A JP2014072427A JP 2014072427 A JP2014072427 A JP 2014072427A JP 2012218247 A JP2012218247 A JP 2012218247A JP 2012218247 A JP2012218247 A JP 2012218247A JP 2014072427 A JP2014072427 A JP 2014072427A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
semiconductor
semiconductor device
electron supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012218247A
Other languages
English (en)
Inventor
Tetsukazu Nakamura
哲一 中村
Atsushi Yamada
敦史 山田
Tetsuro Ishiguro
哲郎 石黒
Junji Kotani
淳二 小谷
Kenji Imanishi
健治 今西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Semiconductor Ltd filed Critical Fujitsu Ltd
Priority to JP2012218247A priority Critical patent/JP2014072427A/ja
Priority to US13/968,843 priority patent/US20140091320A1/en
Priority to TW102129647A priority patent/TW201413954A/zh
Priority to KR1020130101637A priority patent/KR101473577B1/ko
Priority to CN201310378765.4A priority patent/CN103715248A/zh
Publication of JP2014072427A publication Critical patent/JP2014072427A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】オン抵抗が低く、ノーマリーオフとなる半導体装置を提供する。
【解決手段】基板１１の上に形成された第１の半導体層２１と、前記第１の半導体層の上に形成された第２の半導体層２２と、前記第２の半導体層の上に形成された第３の半導体層２３及び第４の半導体層２４と、前記第３の半導体層の上に形成されたゲート電極３１と、前記第４の半導体層に接して形成されたソース電極３２及びドレイン電極３３と、を有し、前記第３の半導体層は、ｐ型となる半導体材料により、前記ゲート電極の直下となる領域に形成されており、前記第４の半導体層は、前記第２の半導体層よりも、シリコンの濃度が高いことを特徴とする半導体装置により上記課題を解決する。
【選択図】図１

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮまたは、これらの混晶からなる材料等は、高い飽和電子速度や広いバンドギャップを有しており、高耐圧・高出力電子デバイスとしての検討がなされている。このような高耐圧・高出力電子デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field effect transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている。
窒化物半導体を用いたＨＥＭＴとしては、ＧａＮにより電子走行層、ＡｌＧａＮにより電子供給層を形成した構造のものがある。この構造のＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因して生じる歪み、所謂ピエゾ分極により高濃度の２次元電子ガス（２ＤＥＧ：２ dimensional electron gas）が生じるため、高効率・高出力な半導体装置を得ることができる。
ところで、ＧａＮにより電子走行層、ＡｌＧａＮにより電子供給層が形成されている構造のＨＥＭＴにおいては、電子走行層において高濃度の２ＤＥＧが発生することから、ノーマリーオフにすることが困難であるという問題点を有していた。このため、この問題点を解決するため、ゲート電極と電子供給層との間に、ｐ−ＧａＮ層を形成して、ゲート電極直下における２ＤＥＧの発生を抑制することにより、ノーマリーオフにする方法が開示されている（例えば、特許文献１）。
特開２００７−１９３０９号公報
ところで、電子供給層とゲート電極との間に形成されるｐ−ＧａＮ層は、一般的には、電子供給層の上に全面にｐ−ＧａＮ層を形成し、この後、ゲート電極が形成される領域を除く領域のｐ−ＧａＮ層をドライエッチングにより除去することにより形成される。しかしながら、ドライエッチングにおいては、エッチングにおける面内分布が生じるため、ｐ−ＧａＮ層をすべて除去した場合、電子供給層の一部まで除去されてしまう場合がある。このように、電子供給層の一部が除去され電子供給層が薄くなると、２ＤＥＧの密度が低くなるため、オン抵抗が高くなってしまう。尚、このドライエッチングは、例えば、塩素成分を含むガスを用いたＲＩＥ（Reactive Ion Etching）等により行われる。
よって、ノーマリーオフとなるものであって、オン抵抗の低い半導体装置及び半導体装置の製造方法が求められている。
本実施の形態の一観点によれば、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、前記第２の半導体層の上に形成された第３の半導体層及び第４の半導体層と、前記第３の半導体層の上に形成されたゲート電極と、前記第４の半導体層に接して形成されたソース電極及びドレイン電極と、を有し、前記第３の半導体層は、ｐ型となる半導体材料により、前記ゲート電極の直下となる領域に形成されており、前記第４の半導体層は、前記第２の半導体層よりも、シリコンの濃度が高いことを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に、第１の半導体層、第２の半導体層、第３の半導体層を順次積層形成する工程と、前記第３の半導体層において、ゲート電極が形成される領域を除く領域の前記第３の半導体層を除去する工程と、前記第３の半導体層が除去されている前記第２の半導体層の上に、第４の半導体層を形成する工程と、前記第３の半導体層の上に、前記ゲート電極を形成する工程と、前記第４の半導体層に接し、ソース電極及びドレイン電極を形成する工程と、を有し、前記第３の半導体層は、ｐ型となる不純物元素がドープされた半導体材料により形成されており、前記第４の半導体層を形成する際に、不純物元素としてシリコンがドープされるものであることを特徴とする。
開示の半導体装置及び半導体装置の製造方法によれば、ノーマリーオフとなるものであって、オン抵抗の低い半導体装置を得ることができる。
第１の実施の形態における半導体装置の構造図 第１の実施の形態における半導体装置の製造工程図（１） 第１の実施の形態における半導体装置の製造工程図（２） 半導体装置の特性を説明するために作製した試料の構造図（１） 第１の実施の形態における半導体装置の窒化物半導体層においてＳＩＭＳにより得られた濃度分布図 半導体装置の特性を説明するために作製した試料の構造図（２） シリコンがドープされていない窒化物半導体層においてＳＩＭＳにより得られた濃度分布図 第２の実施の形態における半導体装置の構造図 第３の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第３の実施の形態における電源装置の回路図 第３の実施の形態における高出力増幅器の構造図
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
（半導体装置）
第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図１に示される構造のＨＥＭＴである。
具体的には、半導体等からなる基板１１上に、核形成層１２、バッファ層１３、電子走行層２１、電子供給層２２が形成されている。これにより、電子走行層２１と電子供給層２２の界面近傍における電子走行層２１には、２ＤＥＧ２１ａが発生する。また、電子供給層２２の上において、ゲート電極３１が形成される領域には、ｐ−ＧａＮ層２３が形成されており、ゲート電極３１が形成される領域を除く領域には、再成長電子供給層２４が形成されている。また、再成長電子供給層２４の上には、ソース電極３２及びドレイン電極３３が形成されており、ゲート電極３１は、ｐ−ＧａＮ層２３の上に形成されている。尚、本願においては、電子走行層２１を第１の半導体層と、電子供給層２２を第２の半導体層と、ｐ−ＧａＮ層２３を第３の半導体層と、再成長電子供給層２４を第４の半導体層と記載する場合がある。
基板１１にはシリコン基板が用いられており、電子走行層２１はＧａＮ層により形成されており、電子供給層２２はＡｌＧａＮ層により形成されており、再成長電子供給層２４はＡｌＧａＮ層により形成されている。尚、本実施の形態においては、後述するように、再成長電子供給層２４には、電子供給層２２よりも多くシリコンがドープされている。
本実施の形態における半導体装置は、ゲート電極３１が形成される領域においては、電子供給層２２が薄く形成されており、また、ｐ−ＧａＮ層２３が形成されているため、ゲート電極３１直下における２ＤＥＧ２１ａを消失させることができる。これにより、ノーマリーオフにすることができる。また、ゲート電極３１が形成される領域を除く領域においては、電子供給層２２の上に再成長電子供給層２４が形成されており、実質的に、電子供給層が厚く形成されている。よって、ゲート電極３１の直下を除く領域においては、２ＤＥＧ２１ａの密度を高くすることができ、これにより、オン抵抗を低くすることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について説明する。
最初に、図２（ａ）に示されるように、基板１１の上に、核形成層１２、バッファ層１３、電子走行層２１、電子供給層２２、ｐ−ＧａＮ膜２３ｔをＭＯＶＰＥ（Metal-Organic Vapor Phase Epitaxy）によるエピタキシャル成長により順次積層形成する。
具体的には、核形成層１２は、Ａｌを含む有機金属材料であるトリメチルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ３）を原料ガスとして供給し、基板温度１０００℃、成長圧力２０ｋＰａの条件で、ＡｌＮを厚さ約２００ｎｍ成長させることにより形成する。
バッファ層１３は、Ｇａを含む有機金属材料であるトリメチルガリウム（ＴＭＧ）、ＴＭＡ、ＮＨ３を原料ガスとして供給し、基板温度１０００℃、成長圧力４０ｋＰａの条件で、ＡｌＧａＮを厚さ約５００ｎｍ成長させることにより形成する。尚、本実施の形態においては、バッファ層１３は、組成比の異なる３層により形成されており、核形成層１２が形成されている側から順に、Ａｌ０．８Ｇａ０．２Ｎ層、Ａｌ０．５Ｇａ０．５Ｎ層、Ａｌ０．２Ｇａ０．８Ｎ層となるように形成されている。このような組成比の異なる層により形成されるバッファ層１３は、ＴＭＧとＴＭＡの供給量の比を変えることにより形成することができる。
電子走行層２１は、ＴＭＧとＮＨ３を原料ガスとして供給し、基板温度１０００℃、成長圧力６０ｋＰａの条件で、ＧａＮを厚さ約１０００ｎｍ成長させることにより形成する。
電子供給層２２は、ＴＭＧ、ＴＭＡ、ＮＨ３を原料ガスとして供給し、基板温度１０００℃、成長圧力４０ｋＰａの条件で、Ａｌ０．２Ｇａ０．８Ｎを厚さ約１０ｎｍ成長させることにより形成する。
ｐ−ＧａＮ膜２３ｔは、ＴＭＧとＮＨ３を原料ガスとして供給し、基板温度１０００℃、成長圧力６０ｋＰａの条件で、ＧａＮを厚さ約５０ｎｍ成長させることにより形成する。尚、ｐ−ＧａＮ膜２３ｔを形成する際には、原料ガスとともに、シクロペンタンジエニルマグネシウム（ＣＰ２Ｍｇ）を供給することにより、ｐ型となる不純物元素であるＭｇをドープする。この際、ドープされるＭｇの濃度は、約４×１０１９ｃｍ−３である。
次に、図２（ｂ）に示されるように、ゲート電極３１の直下となる領域にｐ−ＧａＮ層２３を形成する。具体的には、ｐ−ＧａＮ膜２３ｔの上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ｐ−ＧａＮ層２３が形成される領域に、不図示のレジストパターンを形成する。この後、ＲＩＥ等によるドライエッチングにより、レジストパターンの形成されていない領域のｐ−ＧａＮ膜２３ｔを除去し、電子供給層２２を露出させることにより、ゲート電極３１が形成される領域に、ｐ−ＧａＮ層２３を形成する。この後、レジストパターンは有機溶剤等により除去する。
次に、図３（ａ）に示すように、電子供給層２２の上に、ＭＯＶＰＥにより再成長電子供給層２４を形成する。再成長電子供給層２４は、ＴＭＧ、ＴＭＡ、ＮＨ３を原料ガスとして供給し、基板温度９２０℃、成長圧力４０ｋＰａの条件で、Ａｌ０．２Ｇａ０．８Ｎを厚さ約１０ｎｍ成長させることにより形成する。尚、再成長電子供給層２４を形成する際には、ＴＭＧ、ＴＭＡ、ＮＨ３とともに、シラン（ＳｉＨ４）を供給することによりＳｉをドープする。この際、ドープされるＳｉの濃度は、２×１０１７ｃｍ−３以上、１×１０１９ｃｍ−３以下である。また、電子供給層２２におけるＡｌの組成比と、再成長電子供給層２４における組成比とは、結晶性の観点等から、同じであることが好ましいが、異なっていてもよい。
また、本実施の形態においては、再成長電子供給層２４は、電子供給層２２を形成する際の温度よりも低い温度で形成されている。これは、再成長電子供給層２４を形成する際の温度が高いと、ｐ−ＧａＮ層２３において欠陥が生じてしまい、ノーマリーオフとならなくなるからである。このため、再成長電子供給層２４は、ｐ−ＧａＮ層２３にダメージを与えない温度、即ち、９００℃以上、１０００℃未満の温度で形成されていることが好ましい。尚、低温でＡｌＧａＮ層を形成した場合、ＡｌＧａＮ層に含まれるＣの濃度は高くなるが、本実施の形態においては、再成長電子供給層２４にはＳｉがドープされているため、Ｃの濃度が高くなることによる影響を防ぐことができる。即ち、ＡｌＧａＮ層において、Ｃはアクセプタとして機能するが、ドナーとして機能するＳｉをドープすることにより、Ｃのアクセプタとしての機能を相殺することができる。よって、本実施の形態においては、再成長電子供給層２４におけるＳｉの濃度は、電子供給層２２におけるＳｉの濃度よりも高くなるように形成されている。
次に、図３（ｂ）に示すように、ｐ−ＧａＮ層２３の上にゲート電極３１を形成し、再成長電子供給層２４の上にソース電極３２及びドレイン電極３３を形成する。これにより、本実施の形態における半導体装置を作製することができる。尚、ゲート電極３１は、Ｎｉ／Ａｕによる金属積層膜により形成されており、ソース電極３２及びドレイン電極３３は、Ｔｉ／Ａｌによる金属積層膜により形成されている。本実施の形態においては、半導体装置を製造する際、ゲート電極の直下における電子供給層２２はドライエッチングが行われていないため、この領域においては、電子供給層２２はドライエッチングによるダメージを受けていない。
（半導体装置の特性）
上述した本実施の形態における半導体装置の製造方法により半導体装置を作製したところ、良好なノーマリーオフ特性を示すことが確認された。また、上記の工程により図２（ａ）に示されるｐ−ＧａＮ膜２３ｔまで形成した後、ドライエッチングによりｐ−ＧａＮ膜２３ｔをすべて除去し、この後、電子供給層２２の上に、再成長電子供給層２４を形成することにより図４に示される構造の試料を作製した。このように作製された試料におけるシート抵抗を測定したところ、シート抵抗は４２４Ω／□であった。尚、この試料は、本実施の形態における半導体装置であるＨＥＭＴにおいて、ゲート電極３１が形成されていない領域の構造と同様の構造のものである。図５には、このように作製された試料のＳＩＭＳ（Secondary Ion Mass Spectrometry）による測定結果を示す。図５に示されるように、再成長電子供給層２４は、電子供給層２２よりも低い温度で形成されているため、再成長電子供給層２４に含まれるＣの濃度は、電子供給層２２に含まれるＣの濃度よりも高くなっている。また、電子供給層２２におけるＳｉの濃度は、略１×１０１７／ｃｍ３以下であるのに対し、再成長電子供給層２４におけるＳｉの濃度は、平均で１×１０１８／ｃｍ３以上であり、電子供給層２２よりもＳｉが多く含まれている。このように、再成長電子供給層２４では、電子供給層２２よりもＣが多く含まれているが、これに対応して、Ｃのアクセプタとしての機能を相殺するＳｉも多く含まれている。よって、電子走行層２１において、２ＤＥＧが減少することはなく、シート抵抗も比較的低いシート抵抗の値が得られる。
次に、比較のため本実施の形態とは異なり、Ｓｉをドープすることなく基板温度１０００℃で再成長電子供給層に相当するＡｌＧａＮ層を形成した場合と、基板温度９２０℃で再成長電子供給層に相当するＡｌＧａＮ層を形成した場合について説明する。
最初に、Ｓｉをドープすることなく基板温度１０００℃で再成長電子供給層に相当するＡｌＧａＮ層を形成した場合について説明する。この場合に形成される再成長電子供給層に相当する層は、ＴＭＧ、ＴＭＡ、ＮＨ３を原料ガスとして供給し、基板温度１０００℃、成長圧力４０ｋＰａの条件で、ＡｌＧａＮ層を厚さ約１０ｎｍ成長させることにより形成する。この再成長電子供給層に相当する層が形成されている半導体装置は、ノーマリーオフ特性を示さなかった。これは、再成長電子供給層に相当する層となるＡｌＧａＮ層を形成する温度が高いため、ｐ−ＧａＮ層２３がダメージを受けてしまい、ゲート電極の直下において、２ＤＥＧの発生を抑制することができなくなっているものと考えられる。また、この再成長電子供給層に相当する層を用いて、上記と同様の工程により図６に示される試料を作製した。具体的には、上記の工程により図２（ａ）に示されるｐ−ＧａＮ膜２３ｔまで形成した後、ドライエッチングによりｐ−ＧａＮ膜２３ｔをすべて除去し、更に、電子供給層２２の上に、上述した再成長電子供給層に相当する層９２４を形成した試料を作製した。このように作製された試料のシート抵抗を測定したところ、シート抵抗は４５６Ω／□であった。図７には、このように作製された試料のＳＩＭＳによる測定結果を示す。図７に示されるように、再成長電子供給層に相当する層９２４は、電子供給層２２と同じ温度で形成されているため、再成長電子供給層に相当する層９２４に含まれるＣの濃度は、電子供給層２２に含まれるＣの濃度と略同じである。また、電子供給層２２におけるＳｉの濃度と、再成長電子供給層に相当する層９２４におけるＳｉの濃度は、ともに略１×１０１７／ｃｍ３であり略同程度である。このように、再成長電子供給層に相当する層９２４に含まれているＣの濃度は、電子供給層２２と同程度であり比較的低濃度である。よって、Ｓｉをドープしなくとも電子走行層２１における２ＤＥＧが減少することはなく、比較的低いシート抵抗の値が得られる。尚、図７において、基板側でＳｉ及びＣの濃度が高くなっているのは、外部からのよる影響によるものである。
次に、Ｓｉをドープすることなく基板温度９２０℃で再成長電子供給層に相当するＡｌＧａＮ層を形成した場合について説明する。この場合に形成される再成長電子供給層に相当する層は、ＴＭＧ、ＴＭＡ、ＮＨ３を原料ガスとして供給し、基板温度９２０℃、成長圧力４０ｋＰａの条件で、ＡｌＧａＮ層を厚さ約１０ｎｍ成長させることにより形成する。この再成長電子供給層に相当する層が形成されている半導体装置は、良好なノーマリーオフ特性を示すことが確認された。これは、再成長電子供給層に相当する層となるＡｌＧａＮ層を形成する際の温度が低いため、ｐ−ＧａＮ層２３がダメージを受けておらず、ゲート電極直下における２ＤＥＧの消失が維持されているためと考えられる。また、このＡｌＧａＮ層を用いて、上記と同様の工程により図４または図６に示される試料と同様のものを作製した。具体的には、また、上記の工程により図２（ａ）に示されるｐ−ＧａＮ膜２３ｔまで形成した後、ドライエッチングによりｐ−ＧａＮ膜２３ｔをすべて除去し、更に、電子走行層２２の上に、再成長電子供給層に相当する層を形成した試料を作製した。このように作製された試料のシート抵抗を測定したところ、シート抵抗は６２８Ω／□であった。これは、ＡｌＧａＮ層を形成する際の基板温度が９２０℃と低温であるため、形成されたＡｌＧａＮ層にはＣが多く含まれており、また、相殺するＳｉも存在しないため、電子走行層における２ＤＥＧが減少したためと考えられる。
このように、本実施の形態における半導体装置においては、ノーマリーオフにすることができ、かつ、オン抵抗を低くすることができる。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、再成長電子供給層をＩｎＡｌＮにより形成した半導体装置である。具体的には、図８に示されるように、電子供給層２２の上に、ＩｎＡｌＮにより再成長電子供給層１２４が形成されている。この再成長電子供給層１２４にドープされているＳｉの濃度は、電子供給層２２におけるＳｉの濃度よりも高い。例えば、電子供給層２２におけるＳｉの濃度は、略１×１０１７／ｃｍ３以下であるのに対し、再成長電子供給層１２４におけるＳｉの濃度は、平均で１×１０１８／ｃｍ３以上であり、電子供給層２２よりもＳｉが多く含まれている。
本実施の形態における半導体装置の製造方法においては、再成長電子供給層１２４を形成する際、基板温度は７００℃であり、ＴＭＩ（トリメチルインジウム）、ＴＭＡ、ＮＨ３を原料ガスとしてＭＯＶＰＥにより形成する。このように再成長電子供給層１２４は、厚さが約１０ｎｍのＩｎ０．１７Ａｌ０．８３Ｎ層により形成されている。尚、再成長電子供給層１２４を形成する際には、原料ガスとともに、シラン（ＳｉＨ４）を供給することによりＳｉをドープする。この際、ドープされるＳｉの濃度は、２×１０１７ｃｍ−３以上、１×１０１９ｃｍ−３以下である。尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第１または第２の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図９に基づき説明する。尚、図９は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１または第２の実施の形態に示されているものとは、異なっている。
最初に、第１または第２の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。
次に、ゲート電極４４１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４４２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４４３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態におけるゲート電極４４１はゲート電極パッドであり、第１または第２の実施の形態におけるゲート電極３１と接続されている。同様に、ソース電極４４２はソース電極パッドでありソース電極３２と接続されており、ドレイン電極４４３はドレイン電極パッドでありドレイン電極３３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
また、本実施の形態における電源装置及び高周波増幅器は、第１または第２の実施の形態における半導体装置のいずれかを用いた電源装置及び高周波増幅器である。
図１０に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１０に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１０に示す例では３つ）４６８を備えている。図１０に示す例では、第１または第２の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
次に、図１１に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１１に示す例では、パワーアンプ４７３は、第１または第２の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１１に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成された第３の半導体層及び第４の半導体層と、
前記第３の半導体層の上に形成されたゲート電極と、
前記第４の半導体層に接して形成されたソース電極及びドレイン電極と、
を有し、
前記第３の半導体層は、ｐ型となる半導体材料により、前記ゲート電極の直下となる領域に形成されており、
前記第４の半導体層は、前記第２の半導体層よりも、シリコンの濃度が高いことを特徴とする半導体装置。
（付記２）
前記第４の半導体層には、２×１０１７ｃｍ−３以上、１×１０１９ｃｍ−３以下の濃度のシリコンがドープされていることを特徴とする付記１に記載の半導体装置。
（付記３）
前記第１の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記第３の半導体層は、ＧａＮを含む材料にｐ型となる不純物元素がドープされていることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記ｐ型となる不純物元素は、Ｍｇであることを特徴とする付記５に記載の半導体装置。
（付記６）
前記第２の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記第４の半導体層は、ＡｌＧａＮを含む材料、または、ＩｎＡｌＮを含む材料により形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記第４の半導体層は、ＡｌＧａＮを含む材料により形成されており、
前記第２の半導体層におけるＡｌの組成比と、前記第４の半導体層におけるＡｌの組成比とは、略等しいことを特徴とする付記６に記載の半導体装置。
（付記９）
前記基板は、シリコン基板であることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記基板と前記第１の半導体層との間には、ＡｌＧａＮを含む材料によりバッファ層が形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１２）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする増幅器。
（付記１３）
基板の上に、第１の半導体層、第２の半導体層、第３の半導体層を順次積層形成する工程と、
前記第３の半導体層において、ゲート電極が形成される領域を除く領域の前記第３の半導体層を除去する工程と、
前記第３の半導体層が除去されている前記第２の半導体層の上に、第４の半導体層を形成する工程と、
前記第３の半導体層の上に、前記ゲート電極を形成する工程と、
前記第４の半導体層に接し、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記第３の半導体層は、ｐ型となる不純物元素がドープされた半導体材料により形成されており、
前記第４の半導体層を形成する際に、不純物元素としてシリコンがドープされるものであることを特徴とする半導体装置の製造方法。
（付記１４）
前記第４の半導体層は、前記第２の半導体層よりも、シリコンの濃度が高いことを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１５）
前記第１の半導体層、前記第２の半導体層、前記第３の半導体層及び前記第４の半導体層は、ＭＯＶＰＥにより形成されるものであることを特徴とする付記１３または１４に記載の半導体装置の製造方法。
（付記１６）
前記第４の半導体層を形成する際の前記基板の温度は、前記第２の半導体層を形成する際の基板温度よりも低いことを特徴とする付記１３から１５のいずれかに記載の半導体装置の製造方法。
（付記１７）
前記第２の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記１３から１６のいずれかに記載の半導体装置の製造方法。
（付記１８）
前記第４の半導体層は、ＡｌＧａＮを含む材料、または、ＩｎＡｌＮを含む材料により形成されていることを特徴とする付記１３から１７のいずれかに記載の半導体装置の製造方法。
（付記１９）
前記第４の半導体層を形成する際には、シランを供給するものであることを特徴とする付記１３から１８のいずれかに記載の半導体装置の製造方法。
（付記２０）
前記第１の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１３から１９のいずれかに記載の半導体装置の製造方法。
１１ 基板
１２ 核形成層
１３ バッファ層
２１ 電子走行層（第１の半導体層）
２１ａ ２ＤＥＧ
２２ 電子供給層（第２の半導体層）
２３ ｐ−ＧａＮ層（第３の半導体層）
２４ 再成長電子供給層（第４の半導体層）
３１ ゲート電極
３２ ソース電極
３３ ドレイン電極

Claims (10)

  1. 基板の上に形成された第１の半導体層と、
    前記第１の半導体層の上に形成された第２の半導体層と、
    前記第２の半導体層の上に形成された第３の半導体層及び第４の半導体層と、
    前記第３の半導体層の上に形成されたゲート電極と、
    前記第４の半導体層に接して形成されたソース電極及びドレイン電極と、
    を有し、
    前記第３の半導体層は、ｐ型となる半導体材料により、前記ゲート電極の直下となる領域に形成されており、
    前記第４の半導体層は、前記第２の半導体層よりも、シリコンの濃度が高いことを特徴とする半導体装置。
  2. 前記第４の半導体層には、２×１０１７ｃｍ−３以上、１×１０１９ｃｍ−３以下の濃度のシリコンがドープされていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第４の半導体層は、ＡｌＧａＮを含む材料、または、ＩｎＡｌＮを含む材料により形成されていることを特徴とする請求項１から３のいずれかに記載の半導体装置。
  5. 基板の上に、第１の半導体層、第２の半導体層、第３の半導体層を順次積層形成する工程と、
    前記第３の半導体層において、ゲート電極が形成される領域を除く領域の前記第３の半導体層を除去する工程と、
    前記第３の半導体層が除去されている前記第２の半導体層の上に、第４の半導体層を形成する工程と、
    前記第３の半導体層の上に、前記ゲート電極を形成する工程と、
    前記第４の半導体層に接し、ソース電極及びドレイン電極を形成する工程と、
    を有し、
    前記第３の半導体層は、ｐ型となる不純物元素がドープされた半導体材料により形成されており、
    前記第４の半導体層を形成する際に、不純物元素としてシリコンがドープされるものであることを特徴とする半導体装置の製造方法。
  6. 前記第４の半導体層は、前記第２の半導体層よりも、シリコンの濃度が高いことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記第１の半導体層、前記第２の半導体層、前記第３の半導体層及び前記第４の半導体層は、ＭＯＶＰＥにより形成されるものであることを特徴とする請求項５または６に記載の半導体装置の製造方法。
  8. 前記第４の半導体層を形成する際の前記基板の温度は、前記第２の半導体層を形成する際の基板温度よりも低いことを特徴とする請求項５から７のいずれかに記載の半導体装置の製造方法。
  9. 前記第２の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする請求項５から８のいずれかに記載の半導体装置の製造方法。
  10. 前記第４の半導体層は、ＡｌＧａＮを含む材料、または、ＩｎＡｌＮを含む材料により形成されていることを特徴とする請求項５から９のいずれかに記載の半導体装置の製造方法。
JP2012218247A 2012-09-28 2012-09-28 半導体装置及び半導体装置の製造方法 Pending JP2014072427A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012218247A JP2014072427A (ja) 2012-09-28 2012-09-28 半導体装置及び半導体装置の製造方法
US13/968,843 US20140091320A1 (en) 2012-09-28 2013-08-16 Semiconductor device and method for manufacturing a semiconductor device
TW102129647A TW201413954A (zh) 2012-09-28 2013-08-19 半導體裝置及用於製造半導體裝置的方法
KR1020130101637A KR101473577B1 (ko) 2012-09-28 2013-08-27 반도체 장치 및 반도체 장치의 제조 방법
CN201310378765.4A CN103715248A (zh) 2012-09-28 2013-08-27 半导体器件以及用于制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012218247A JP2014072427A (ja) 2012-09-28 2012-09-28 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014072427A true JP2014072427A (ja) 2014-04-21

Family

ID=50384335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012218247A Pending JP2014072427A (ja) 2012-09-28 2012-09-28 半導体装置及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20140091320A1 (ja)
JP (1) JP2014072427A (ja)
KR (1) KR101473577B1 (ja)
CN (1) CN103715248A (ja)
TW (1) TW201413954A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127110A (ja) * 2014-12-26 2016-07-11 富士通株式会社 化合物半導体装置及びその製造方法
JP2018101667A (ja) * 2016-12-19 2018-06-28 株式会社東芝 半導体装置及びその製造方法
JPWO2017073047A1 (ja) * 2015-10-27 2018-08-16 パナソニックＩｐマネジメント株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6604036B2 (ja) * 2015-06-03 2019-11-13 富士通株式会社 化合物半導体装置及びその製造方法
CN109300855A (zh) * 2018-10-17 2019-02-01 湘能华磊光电股份有限公司 提高生长质量的led外延生长方法
CN110061053A (zh) * 2019-01-15 2019-07-26 中山大学 一种增强型半导体晶体管及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4507285B2 (ja) * 1998-09-18 2010-07-21 ソニー株式会社 半導体装置及びその製造方法
US6797994B1 (en) * 2000-02-14 2004-09-28 Raytheon Company Double recessed transistor
WO2003071607A1 (fr) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. Transistor a effet de champ gan
JP4705481B2 (ja) * 2006-01-25 2011-06-22 パナソニック株式会社 窒化物半導体装置
JP2007220895A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
JP2008205221A (ja) * 2007-02-20 2008-09-04 Furukawa Electric Co Ltd:The 半導体素子
WO2008151138A1 (en) * 2007-06-01 2008-12-11 The Regents Of The University Of California P-gan/algan/aln/gan enhancement-mode field effect transistor
JP5564815B2 (ja) * 2009-03-31 2014-08-06 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
JP2011108712A (ja) 2009-11-13 2011-06-02 New Japan Radio Co Ltd 窒化物半導体装置
JP2011228428A (ja) 2010-04-19 2011-11-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置
KR102065115B1 (ko) * 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP6014984B2 (ja) * 2011-09-29 2016-10-26 富士通株式会社 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127110A (ja) * 2014-12-26 2016-07-11 富士通株式会社 化合物半導体装置及びその製造方法
JPWO2017073047A1 (ja) * 2015-10-27 2018-08-16 パナソニックＩｐマネジメント株式会社 半導体装置
JP2018101667A (ja) * 2016-12-19 2018-06-28 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20140042662A (ko) 2014-04-07
KR101473577B1 (ko) 2014-12-16
TW201413954A (zh) 2014-04-01
US20140091320A1 (en) 2014-04-03
CN103715248A (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
JP6161246B2 (ja) 半導体装置及び半導体装置の製造方法
US9269799B2 (en) Semiconductor apparatus
US9142638B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6017248B2 (ja) 半導体装置の製造方法及び半導体装置
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
US20140091314A1 (en) Semiconductor apparatus
JP2014183125A (ja) 半導体装置
JP2013074211A (ja) 半導体装置
JP2015053328A (ja) 半導体装置
JP2015060987A (ja) 半導体装置及び半導体装置の製造方法
JP2015070064A (ja) 半導体装置及び半導体装置の製造方法
KR101473577B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US10964805B2 (en) Compound semiconductor device
JP2013197315A (ja) 半導体装置及び半導体装置の製造方法
JP2017195299A (ja) 半導体装置及び半導体装置の製造方法
JP2014072428A (ja) 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
JP6216524B2 (ja) 半導体装置の製造方法及び半導体装置
JP6674087B2 (ja) 化合物半導体装置及びその製造方法
JP2020072218A (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP2017085006A (ja) 化合物半導体装置及びその製造方法
JP2017168862A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140702