JP2014042350A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014042350A
JP2014042350A JP2013238662A JP2013238662A JP2014042350A JP 2014042350 A JP2014042350 A JP 2014042350A JP 2013238662 A JP2013238662 A JP 2013238662A JP 2013238662 A JP2013238662 A JP 2013238662A JP 2014042350 A JP2014042350 A JP 2014042350A
Authority
JP
Japan
Prior art keywords
pattern
antenna
substrate
conductive material
anisotropic conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013238662A
Other languages
English (en)
Other versions
JP5707470B2 (ja
Inventor
Tomoyuki Aoki
智幸 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013238662A priority Critical patent/JP5707470B2/ja
Publication of JP2014042350A publication Critical patent/JP2014042350A/ja
Application granted granted Critical
Publication of JP5707470B2 publication Critical patent/JP5707470B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/26—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole with folded element or elements, the folded parts being spaced apart a small fraction of operating wavelength
    • H01Q9/27—Spiral antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】低抵抗で、歩留まりが高く、更に信頼性の高いアンテナを提供することを課題とする。
【解決手段】第１の基板と、第１のパターンと、第２の基板と、第２のパターンと、異方性導電材料とを有する。第１の基板は絶縁表面を有する。第１のパターンは第１の基板の絶縁表面（以下、第１の絶縁表面）上に導電材料でなる。第２の基板は、第１の基板の第１のパターンが形成された面に対向して設けられており、絶縁表面（以下、第２の絶縁表面）を有する。第２のパターンは、第２の基板において、第１の基板と対向する絶縁表面（第２の絶縁表面）に設けられており、導電材料でなる。異方性導電材料は第１のパターンと第２のパターンを電気的に接続する。第１のパターン上の全ての領域は異方性導電材料を介して第２のパターンと重なる。
【選択図】図１

Description

本発明はアンテナ及びその作製方法に関する。また、アンテナとアンテナに電気的に接
続された半導体集積回路とを有し、アンテナを介した無線通信によりデータが入力、出力
される半導体装置及びその作製方法に関する。更に、前記半導体装置と、無線通信によっ
てデータの入力、出力を行うリーダ／ライタとを有する無線通信システムに関する。
個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴を明確にし、
生産、管理等に役立てるといった個体認識技術が注目されている。その中でも、無線タグ
（ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグ、ＲＦＩＤ、Ｒ
ＦＩＤタグ、電子タグ、トランスポンダとも呼ばれる）等の無線通信によりデータの入力
、出力を行う半導体装置を用いたＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎ
ｔｉｆｉｃａｔｉｏｎ）技術が利用され始めている。無線通信によりデータの入力、出力
を行う半導体装置は、アンテナとアンテナに電気的に接続された半導体集積回路とを有す
る。
アンテナは、例えばプラスチック等のフイルム上に、導電性ペーストを用いたスクリー
ン印刷法によって形成することができる。スクリーン印刷法によって形成したアンテナ表
面にめっきを行ったアンテナが提案されてる（特許文献１参照）。また、複数の基板それ
ぞれにスクリーン印刷法によってコイル状のアンテナを形成し、複数の基板のコイル状の
アンテナを互いに重なるように配置し、且つ電気的に直列に接続する。こうして、巻き数
の多いコイル状のアンテナとする構成が提案されている（特許文献２参照）。
特開２０００−１１３１４７号公報 特開２００２−１８３６９６号公報
スクリーン印刷法で形成したアンテナは、膜厚を厚くすることが困難であり、抵抗を低
くすることが難しい。また、歩留まりを高めることが難しい。なお、アンテナ表面をメッ
キする方法では、工程が増えるためコストがかかる。また、メッキ法によって膜厚を厚く
するのにも限界がある。複数の基板のコイル状のアンテナを互いに重なるように配置し、
且つ電気的に直列に接続する構成では、アンテナの抵抗値を低減することは困難である。
それは、巻き数の多いコイル状のアンテナは得られるが、アンテナを構成する配線の断面
積を大きくする構成ではないためである。また、複数のコイル状のアンテナの１つでも断
線している場合にはアンテナとして正常に機能しない。
このように、従来のアンテナは、低抵抗とすること、及び歩留まりを高めることが難し
かった。そのため、当該アンテナを用い、無線通信によりデータの入力、出力を行う従来
の半導体装置は、通信距離を長くすること、コストを低くすること、及び信頼性を高める
ことが難しかった。
上記の実情に鑑み、低抵抗で、歩留まりの高いアンテナ及びその作製方法を提供するこ
とを課題とする。更に、当該アンテナを用いて、通信距離が長く、信頼性が高い半導体装
置及びその作製方法を提供することを課題とする。
本発明のアンテナは、第１の基板と、第１のパターンと、第２の基板と、第２のパター
ンと、異方性導電材料とを有する。第１の基板は絶縁表面を有する。第１のパターンは第
１の基板の絶縁表面（以下、第１の絶縁表面ともいう）上に形成されており、導電材料で
なる。第２の基板は、第１の基板の第１のパターンが形成された面に対向して設けられて
おり、絶縁表面（以下、第２の絶縁表面ともいう）を有する。第２のパターンは、第２の
基板において、第１の基板と対向する絶縁表面（第２の絶縁表面）に形成されており、導
電材料でなる。異方性導電材料は第１のパターンと第２のパターンの間に設けられ、第１
のパターンと第２のパターンを電気的に接続する。第１のパターンと第２のパターンは、
第１のパターンと第２のパターンの一方が断線した場合（一部が欠けた場合も含む）に、
他方及び異方性導電材料が当該断線した部分を電気的に接続するように配置される。例え
ば、第１のパターンと第２のパターンは、半導体集積回路等と接続するための電極以外の
任意の２点において、異方性導電材料を介して電気的に接続される。また例えば、第１の
パターンと第２のパターンは、同じ形であって、重なって配置されている。また例えば、
第１のパターン上の全ての領域は異方性導電材料を介して第２のパターンと重なる。なお
、第２のパターン上の全ての領域は異方性導電材料を介して第１のパターンと重なってい
てもよい。更に、異方性導電材料は、第１の絶縁表面の全体または第２の絶縁表面の全体
を覆うように配置されていてもよい。
また、本発明はアンテナに限定されず、任意の形状の配線に適用することもできる。
本発明は、上記構成のアンテナと、前記アンテナに電気的に接続された半導体集積回路
とを有し、アンテナを介した無線通信によってデータが入力、出力される半導体装置であ
ってもよい。なお、当該半導体集積回路は、第１の基板を貫通し第１のパターンに達する
コンタクトホール、または第２の基板を貫通し第２のパターンに達するコンタクトホール
において、アンテナと電気的に接続されていてもよい。
本発明は、当該半導体装置、及び半導体装置とデータの入力、出力を行うリーダ／ライ
タを有する無線通信システムであってもよい。
本発明のアンテナの作製方法は、第１の基板の絶縁表面（第１の絶縁表面）上に導電材
料でなる第１のパターンを形成する。第２の基板の絶縁表面（第２の絶縁表面）上に導電
材料でなる第２のパターンを形成する。第１のパターンの全体を覆うように異方性導電材
料を形成する。異方性導電材料を介して第１のパターンと第２のパターンが電気的に接続
され、且つ、第１のパターン上の全ての領域が第２のパターンと重なるように、第１の基
板と第２の基板とを貼りあわせる。なお、第２のパターンは、第１の基板の絶縁表面（第
１の絶縁表面）に垂直な方向からみた第１のパターンと線対称となるように、第２の基板
の絶縁表面（第２の絶縁表面）上に形成してもよい。即ち、第１の絶縁表面に垂直な方向
からみた第１のパターンと、第２の絶縁表面に垂直な方向からみた第２のパターンとが、
線対称となるように、第２のパターンを形成してもよい。更に、異方性導電材料は、第１
のパターンの全体を覆い、且つ第１の基板の絶縁表面の全体を覆うように形成されていて
もよい。
また、本発明はアンテナの作製方法に限定されず、任意の形状の配線の作製方法に適用
することもできる。
本発明の半導体装置の作製方法は、第１の基板の絶縁表面（第１の絶縁表面）上に導電
材料でなる第１のパターンを形成する。第２の基板の絶縁表面（第２の絶縁表面）上に導
電材料でなる第２のパターンを形成する。第１のパターンの全体を覆うように異方性導電
材料を形成する。異方性導電材料を介して第１のパターンと第２のパターンが電気的に接
続され、且つ、第１のパターン上の全ての領域が第２のパターンと重なるように、第１の
基板と第２の基板とを貼りあわせる。第１のパターンまたは第２のパターンと電気的に接
続されるように、半導体集積回路を設ける。なお、第２のパターンは、第１の基板の絶縁
表面（第１の絶縁表面）に垂直な方向からみた第１のパターンと線対称となるように、第
２の基板の絶縁表面（第２の絶縁表面）上に形成してもよい。即ち、第１の絶縁表面に垂
直な方向からみた第１のパターンと、第２の絶縁表面に垂直な方向からみた第２のパター
ンとが、線対称となるように、第２のパターンを形成してもよい。更に、異方性導電材料
は、第１のパターンの全体を覆い、且つ第１の基板の絶縁表面の全体を覆うように形成さ
れていてもよい。
本発明の半導体装置の作製方法は、第１の基板の絶縁表面（第１の絶縁表面）上に導電
材料でなる第１のパターンを形成する。第２の基板の絶縁表面（第２の絶縁表面）上に導
電材料でなる第２のパターンを形成する。第１の基板を貫通し第１のパターンに達するコ
ンタクトホール、または第２の基板を貫通し第２のパターンに達するコンタクトホールを
形成する。第１のパターンの全体を覆うように異方性導電材料を形成する。異方性導電材
料を介して第１のパターンと第２のパターンが電気的に接続され、且つ、第１のパターン
上の全ての領域が第２のパターンと重なるように、第１の基板と第２の基板とを貼りあわ
せる。前記コンタクトホールにおいて第１のパターンまたは第２のパターンと電気的に接
続されるように半導体集積回路を設ける。なお、第２のパターンは、第１の基板の絶縁表
面（第１の絶縁表面）に垂直な方向からみた第１のパターンと線対称となるように、第２
の基板の絶縁表面（第２の絶縁表面）上に形成してもよい。即ち、第１の絶縁表面に垂直
な方向からみた第１のパターンと、第２の絶縁表面に垂直な方向からみた第２のパターン
とが、線対称となるように、第２のパターンを形成してもよい。更に、異方性導電材料は
、第１のパターンの全体を覆い、且つ第１の基板の絶縁表面の全体を覆うように形成され
ていてもよい。
本発明のアンテナの作製方法及び本発明の半導体装置の作製方法では、第１のパターン
及び第２のパターンは、液滴吐出法や印刷法によって形成してもよい。液滴吐出法とは、
所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を示す。液滴
吐出法は、その方式によってはインクジェット法とも呼ばれる。印刷法とは、スクリーン
印刷法やオフセット印刷法を示す。
本発明のアンテナでは、第１のパターン上の全ての領域は異方性導電材料を介して第２
のパターンと重なる。そのため、実質的に、第１のパターンの膜厚と第２のパターンの膜
厚を合計した膜厚のアンテナとなる。こうして、実質的にアンテナの膜厚を厚くし、アン
テナの抵抗を小さくすることができる。また、第１のパターンが断線しても、当該断線を
第２のパターンによって電気的に接続することができるので、アンテナが断線する確率を
低減することができる。そのため、アンテナの歩留まりを向上させることができる。
また、第１のパターン上の全ての領域は異方性導電材料を介して第２のパターンと重な
り、且つ第２のパターン上の全ての領域は異方性導電材料を介して第１のパターンと重な
る構成とすることもできる。この構成では、同一形状のパターンが異方性導電材料を介し
て重なった構成となる。そのため、第１のパターンと第２のパターンの一方のパターンが
断線しても、当該断線を他方のパターンによって電気的に接続することができるので、ア
ンテナが断線する確率をより低減することができる。こうして、アンテナの歩留まりをよ
り向上させることができる。
更に、異方性導電材料は、第１の絶縁表面の全体または第２の絶縁表面の全体を覆うよ
うに配置された構成とすることもできる。こうして、第１の基板と第２の基板と異方性導
電材料とによって囲まれた領域にアンテナが設けられた構成とすることができる。そのた
め、アンテナは外部に露出しないので、外部の衝撃からアンテナを保護することができる
。また、アンテナが外気に曝されて腐食する等の変質を防止することができる。こうして
、アンテナの劣化を低減し、アンテナの信頼性を高めることができる。
本発明のアンテナは、低抵抗で、歩留まりを高く、且つ信頼性を高くすることができる
。そのため、当該アンテナと、アンテナに電気的に接続された半導体集積回路とを有し、
アンテナを介した無線通信によってデータが入力、出力される半導体装置に本発明を適用
することによって、半導体装置の通信距離を長くし、コストを低くし、更に信頼性を高め
ることができる。
また、半導体集積回路は、第１の基板を貫通し第１のパターンに達するコンタクトホー
ル、または第２の基板を貫通し第２のパターンに達するコンタクトホールにおいて、アン
テナと電気的に接続される構成とすることができる。こうして、アンテナの外部への露出
を小さく抑えて、アンテナと半導体集積回路を電気的に接続することができる。よって、
半導体装置の信頼性を更に高めることができる。
本発明の半導体装置は、通信距離を長くし、コストを低くし、更に信頼性を高めること
ができる。そのため、当該半導体装置を用いた無線通信システムに本発明を適用すること
によって、無線通信システムの適用範囲を広げることができる。
本発明のアンテナの作製方法において、異方性導電材料を介して第１のパターンと第２
のパターンが電気的に接続され、且つ、第１のパターン上の全ての領域が第２のパターン
と重なるように、第１の基板と第２の基板とを貼りあわせる。そのため、作製されたアン
テナは、実質的に、第１のパターンの膜厚と第２のパターンの膜厚を合計した膜厚のアン
テナとなる。こうして、実質的にアンテナの膜厚を厚くし、抵抗の小さいアンテナを作製
することができる。また、第１のパターンが断線しても、当該断線を第２のパターンによ
って電気的に接続することができるので、アンテナが断線する確率を低減することができ
る。そのため、アンテナの歩留まりを向上させることができる。
また、第２のパターンは、第１の基板の絶縁表面（第１の絶縁表面）に垂直な方向から
みた第１のパターンと線対称となるように、第２の基板の絶縁表面（第２の絶縁表面）上
に形成してもよい。こうして、同一形状のパターンが異方性導電材料を介して重なった構
成のアンテナを形成することができる。そのため、第１のパターンと第２のパターンの一
方のパターンが断線しても、当該断線を他方のパターンによって電気的に接続することが
できるので、アンテナが断線する確率をより低減することができる。こうして、アンテナ
の歩留まりをより向上させることができる。
更に、異方性導電材料は、第１のパターンの全体を覆い、且つ第１の基板の絶縁表面の
全体を覆うように形成してもよい。こうして、第１の基板と第２の基板と異方性導電材料
とによって囲まれた領域にアンテナを設けることができる。そのため、アンテナは外部に
露出しないので、外部の衝撃からアンテナを保護することができる。また、アンテナが外
気に曝されて腐食する等の変質を防止することができる。こうして、アンテナの劣化を低
減し、アンテナの信頼性を高めることができる。
特に、液滴吐出法や印刷法によって形成されたアンテナでは、膜厚を厚くして抵抗を低
くすること、歩留まりを高めることが難しかった。本発明のアンテナの作製方法では、液
滴吐出法や印刷法によって第１のパターン及び第２のパターンを形成した場合においても
、第１のパターンと第２のパターンをあわせてアンテナとして用いるので、アンテナの抵
抗を小さくすることができ、また、アンテナの歩留まりを向上させることができる。
本発明のアンテナの作製方法は、抵抗の小さいアンテナを作製することができ、歩留ま
りを高くすることができ、且つ信頼性を高くすることができる。そのため、当該アンテナ
に半導体集積回路を電気的に接続して形成され、アンテナを介した無線通信によってデー
タが入力、出力される半導体装置の作製方法に本発明を適用することによって、半導体装
置の通信距離を長くし、コストを低くし、更に信頼性を高めることができる。
また、半導体集積回路は、第１の基板を貫通し第１のパターンに達するコンタクトホー
ル、または第２の基板を貫通し第２のパターンに達するコンタクトホールを形成し、コン
タクトホールにおいて第１のパターンまたは第２のパターンと電気的に接続されるように
設けることができる。こうして、アンテナの外部への露出を小さく抑えて、アンテナと半
導体集積回路を電気的に接続することができる。よって、半導体装置の信頼性を更に高め
ることができる。
実施の形態１の構成を示す図。 実施の形態２の構成を示す図。 実施の形態３の構成を示す図。 実施の形態４の構成を示す図。 実施の形態４の構成を示す図。 実施例１の構成を示す図。 実施例２の構成を示す図。 実施例３の構成を示す図。 実施例２の構成を示す図。 実施例４の構成を示す図。 実施例８の構成を示す図。 実施例９の構成を示す図。 実施例５の構成を示す図。 実施の形態１の構成を示す図。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示
す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発
明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。また、本
発明において、接続されているとは電気的に接続されていることと同義である。したがっ
て、間に別の素子などが配置されていてもよい。
（実施の形態１）
本発明のアンテナの構成について説明する。アンテナの構成を図１に示す。図１（Ａ）
にアンテナの斜視図を示す。また、図１（Ｂ）に図１（Ａ）におけるａ乃至ａ′の断面図
を示す。図１（Ｃ）は、図１（Ｂ）中の領域１０９の拡大図である。なお、図１（Ａ）乃
至図１（Ｃ）において同じ部分は同じ符号を用いて示す。アンテナ１００は、第１の基板
１０１と、第１のパターン１０２と、第２の基板１０３と、第２のパターン１０４と、異
方性導電材料１０５とを有する。第１の基板１０１は第１の絶縁表面１０６を有する。第
１のパターンは第１の絶縁表面１０６上に形成されており、導電材料でなる。第２の基板
１０３は、第１の基板１０１の第１のパターン１０２が形成された面に対向して設けられ
ており、第２の絶縁表面１０７を有する。第２のパターン１０４は、第２の絶縁表面１０
７上に形成されており、導電材料でなる。異方性導電材料１０５は第１のパターン１０２
と第２のパターン１０４を電気的に接続する。第１のパターン１０２上の全ての領域は異
方性導電材料１０５を介して第２のパターン１０４と重なる。更に、第１の絶縁表面１０
６及び第２の絶縁表面１０７に垂直な方向から観察した場合に、第２のパターン上の全て
の領域は異方性導電材料を介して第１のパターンと重なる。異方性導電材料１０５は、第
１の絶縁表面１０６の全体及び第２の絶縁表面１０７の全体を覆うように配置される。
第１のパターン１０２を構成する導電材料と第２のパターン１０４を構成する導電材料
とは同じであってもよいし異なっていてもよい。第１のパターン１０２や第２のパターン
１０４の導電材料としては、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｚｎ、Ｓｎ、Ｎｉ、Ｃｒ、Ｆｅ、
Ｃｏ又はＴｉを含む材料を用いることができる。
第１の基板１０１及び第２の基板１０３は可撓性を有していてもよい。第１の基板１０
１及び第２の基板１０３はプラスチックからなっていてもよい。第１の基板１０１と第２
の基板１０３とは同じ材料からなっていてもよいし異なる材料からなっていてもよい。第
１の基板１０１や第２の基板１０３は、ポリエチレンテレフタレート、ポリエーテルスル
ホン、ポリエチレンナフタレート、ポリカーボネート、ナイロン、ポリエーテルエーテル
ケトン、ポリスルホン、ポリエーテルイミド、ポリアリレート、ポリブチレンテレフタレ
ート、又はポリイミドからなっていてもよい。
異方性導電材料１０５は、第１の絶縁表面１０６及び第２の絶縁表面１０７に垂直な方
向に対しては導電性をもち、平行な方向に対しては絶縁性をもっている。異方性導電材料
１０５としては、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃ
ｔｉｖｅ Ｐａｓｔｅ）を熱硬化させたものや異方性導電膜（ＡＣＦ：Ａｎｉｓｏｔｒｏ
ｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を熱硬化させたものを用いることができる。
異方性導電ペーストは、バインダ層と呼ばれる主成分が接着剤である層中に、導電性の表
面を有する粒子（以下、導電性の粒子という）が分散した構造を有している。異方性導電
膜は、熱硬化または熱可塑性の樹脂フィルムの中に導電性の表面を有する粒子（以下、導
電性の粒子という）が分散した構造を有している。図１において、異方性導電材料１０５
に含まれる導電性の粒子１０８を示した。したがって、異方性導電ペーストや異方性導電
膜を用いることにより第１のパターン１０２と第２のパターン１０４との導通を確保する
と同時に、第１の基板１０１と第２の基板１０３とを接着することができる。
異方性導電材料１０５として異方性導電ペーストや異方性導電膜を用いる場合には、異
方性導電材料１０５中の導電性の粒子１０８の粒径と、第１のパターン１０２及び第２の
パターン１０４の形状とは所定の関係を満たすように定めることができる。例えば、第１
のパターン１０２及び第２のパターン１０４がコイル状である場合を考える。第１のパタ
ーン１０２が短絡しないように、導電性の粒子１０８の粒径と第１のパターン１０２の配
線の間隔を定める必要がある。更に、第２のパターン１０４が短絡しないように、導電性
の粒子１０８の粒径と第２のパターン１０４の配線の間隔を定める必要がある。少なくと
も、第１のパターン１０２の配線の間隔及び第２のパターンの配線の間隔よりも導電性の
粒子１０８の粒径が小さくなるように、導電性の粒子１０８の粒径と各パターンを構成す
る配線の間隔を定める必要がある。
図１では、第１の絶縁表面１０６と第２の絶縁表面１０７とは、同じ形状の例を示した
がこれに限定されない。第１の絶縁表面１０６と第２の絶縁表面１０７は、一方が他方よ
りも大きくてもよい。異方性導電材料１０５は、第１の絶縁表面１０６の全体及び第２の
絶縁表面１０７の全体を覆うように配置された例を示したがこれに限定されない。異方性
導電材料１０５は、第１の絶縁表面１０６の全体または第２の絶縁表面１０７の全体を覆
うように配置されていてもよい。
また、図１では、第１のパターン１０２及び第２のパターン１０４を巻き数が３で方形
のコイル状とした例を示したがこれに限定されない。第１のパターン１０２及び第２のパ
ターン１０４は様々な形状とすることができる。第１のパターン１０２及び第２のパター
ン１０４は、巻き数が１のコイル状とすることもできるし、任意の巻き数のコイル状とす
ることもできる。また、第１のパターン１０２及び第２のパターン１０４は、三角形のコ
イル状、円形のコイル状、多角形のコイル状であってもよい。更に、図１（Ａ）では、コ
イル状の第１のパターン１０２及び第２のパターン１０４の角部全てが約９０°となる構
成を示したがこれに限定されない。三角形のコイル状、方形のコイル状または多角形のコ
イル状において、角部は丸みを帯びた形状であっても良いし、面取りした形状であっても
良い。また、第１のパターン１０２及び第２のパターン１０４は、コイル状に限定されず
、線状としてもよい。例えば、第１のパターン１０２及び第２のパターン１０４各々を、
一対の線状のパターンとすることによって、アンテナ１００をダイポール状のアンテナと
してもよい。
アンテナ１００をダイポール状のアンテナとした例を図１４に示す。なお、図１と同じ
部分は同じ符号を用いて示し、説明は省略する。
本発明のアンテナ１００は、第１のパターン１０２上の全ての領域が異方性導電材料１
０５を介して第２のパターン１０４と重なる。そのため、アンテナ１００は、実質的に、
第１のパターン１０２の膜厚と第２のパターン１０４の膜厚を合計した膜厚のアンテナと
なる。こうして、実質的にアンテナ１００の膜厚を厚くし、アンテナ１００の抵抗を小さ
くすることができる。
また、第１のパターン１０２上の全ての領域は異方性導電材料１０５を介して第２のパ
ターン１０４と重なり、且つ第２のパターン１０４上の全ての領域は異方性導電材料を介
して第１のパターン１０２と重なる構成となっている。即ち、第１のパターン１０２と第
２のパターン１０４は同一形状のパターンであり、異方性導電材料１０５を介して互いに
重なっている。そのため、第１のパターン１０２と第２のパターン１０４の一方のパター
ンが断線しても、当該断線を他方のパターンによって電気的に接続することができるので
、アンテナ１００全体が断線する確率を低減することができる。こうして、アンテナ１０
０の歩留まりを向上させることができる。
異方性導電材料１０５は、第１のパターン１０２の全体を覆い、且つ第１の基板１０１
の第１の絶縁表面１０６の全体を覆うように形成している。こうして、第１の基板１０１
と第２の基板１０３と異方性導電材料１０５とによって囲まれた領域にアンテナ１００を
設けることができる。アンテナ１００は外部に露出しないので、外部の衝撃からアンテナ
１００を保護することができる。また、アンテナ１００が外気に曝されて腐食する等の変
質を防止することができる。こうして、アンテナ１００の劣化を低減し、アンテナの信頼
性を高めることができる。
以上によって、低抵抗で、歩留まりが高く、且つ信頼性が高いアンテナが得られる。
（実施の形態２）
本発明のアンテナの作製方法について説明する。説明には図２を用いる。なお、図１と
同じ部分は同じ符号を用いて示し、説明は省略する。
図２（Ａ）に示すように、第１の基板１０１の第１の絶縁表面１０６上に導電材料でな
る第１のパターン１０２を形成する。第１のパターン１０２は、液滴吐出法や印刷法によ
って形成することができる。なお、第１のパターン１０２は、フォトリソグラフィーなど
を用いて導電膜をエッチング加工することによって形成してもよい。次いで、第１のパタ
ーン１０２の全体を覆うように異方性導電材料１０５を形成する。図２（Ａ）において、
異方性導電材料１０５中の導電性の粒子１０８は図示していない。図２（Ａ）では、第１
の絶縁表面１０６の全体を覆うように異方性導電材料１０５を形成する例を示した。なお
、図２（Ａ）において、ａ乃至ａ′の断面図を図２（Ｃ）に示す。
図２（Ｂ）に示すように、第２の基板１０３の第２の絶縁表面１０７上に導電材料でな
る第２のパターン１０４を形成する。なお、図２（Ｂ）において、ｂ乃至ｂ′の断面図を
図２（Ｄ）に示す。第２のパターン１０４は、第１の基板１０１の第１の絶縁表面１０６
に垂直な方向からみた第１のパターン１０２と線対称となるように、第２の基板１０３の
第２の絶縁表面１０７上に形成する。つまり、図２中ｃ乃至ｃ′の線を第１の絶縁表面１
０６に平行な方向に延びた直線であるとし、図２に示した形状の第１のパターン１０２と
第２のパターン１０４はｃ乃至ｃ′の線に対して対称な形状となっている。第２のパター
ン１０４は、液滴吐出法や印刷法によって形成することができる。なお、第２のパターン
１０４は、フォトリソグラフィーなどを用いて導電膜をエッチング加工することによって
形成してもよい。
その後、第１の絶縁表面１０６と第２の絶縁表面１０７が向かい合い、且つ、第１のパ
ターン１０２上の全ての領域が第２のパターン１０４と重なるように、第１の基板１０１
と第２の基板１０３とを重ね合わせる。そして、熱圧着することによって、異方性導電材
料１０５を介して第１のパターン１０２と第２のパターン１０４を電気的に接続すると同
時に、第１の基板１０１と第２の基板１０３とを貼りあわせる。こうして、図１（Ａ）に
示したようなアンテナ１００を作製することができる。
本発明のアンテナの作製方法では、第１のパターン１０２上の全ての領域は異方性導電
材料１０５を介して第２のパターン１０４と重なる。そのため、アンテナ１００は、実質
的に、第１のパターン１０２の膜厚と第２のパターン１０４の膜厚を合計した膜厚のアン
テナとなる。こうして、実質的にアンテナ１００の膜厚を厚くし、アンテナ１００の抵抗
を小さくすることができる。
また、第２のパターン１０４は、第１の絶縁表面１０６に垂直な方向からみた第１のパ
ターン１０２と線対称となるように、第２の絶縁表面１０７上に形成する。そのため、同
一形状のパターンが異方性導電材料１０５を介して重なった構成のアンテナ１００が得ら
れる。よって、第１のパターン１０２と第２のパターン１０４の一方のパターンが断線し
ても、当該断線を他方のパターンによって電気的に接続することができるので、アンテナ
１００全体が断線する確率を低減することができる。こうして、アンテナ１００の歩留ま
りを向上させることができる。
更に、異方性導電材料１０５は、第１のパターン１０２の全体を覆い、且つ第１の絶縁
表面１０６の全体を覆うように形成する。こうして、第１の基板１０１と第２の基板１０
３と異方性導電材料１０５とによって囲まれた領域にアンテナ１００を設けることができ
る。そのため、アンテナ１００は外部に露出しないので、外部の衝撃からアンテナを保護
することができる。また、アンテナ１００が外気に曝されて腐食する等の変質を防止する
ことができる。こうして、アンテナ１００の劣化を低減し、アンテナ１００の信頼性を高
めることができる。
特に、液滴吐出法や印刷法によって形成されたアンテナでは、膜厚を厚くして抵抗を低
くすること、歩留まりを高めることが難しかった。本発明のアンテナの作製方法では、液
滴吐出法や印刷法によって第１のパターン１０２及び第２のパターン１０４を形成した場
合においても、第１のパターン１０２と第２のパターン１０４を組み合わせてアンテナ１
００として用いるので、アンテナ１００の抵抗を小さくすることができ、また、アンテナ
の歩留まりを向上させることができる。
以上によって、低抵抗で、歩留まりが高く、且つ信頼性が高いアンテナが得られる。
本実施の形態は、実施の形態１と自由に組み合わせて実施することが可能である。
（実施の形態３）
本発明の半導体装置の構成について説明する。説明には図３を用いる。なお、図１及び
図２と同じ部分は同じ符号を用いて示し、説明は省略する。
図３（Ａ）に半導体装置の斜視図を示す。また、図３（Ｂ）及び図３（Ｃ）に図３（Ａ
）におけるａ乃至ａ′の断面図を示す。なお、図１（Ａ）乃至図１（Ｃ）において同じ部
分は同じ符号を用いて示す。半導体装置３００は、アンテナ１００とアンテナ１００に電
気的に接続された半導体集積回路１３３とを有する。半導体装置３００は、アンテナ１０
０によって無線信号を送信、受信し、データの入力、出力を行う。
図３（Ｂ）のように、第２の基板１０３を貫通し、第２のパターン１０４に達する一対
のコンタクトホール１３０を設ける。図３（Ｂ）の構成では、コンタクトホール１３０は
第２のパターン１０４を貫通しない。コンタクトホール１３０において、第２のパターン
１０４と接続するように電極１３１を設ける。電極１３１上に設けられた異方性導電材料
１３２によって、半導体集積回路１３３の一対の電極１３４と電極１３１は電気的に接続
される。図３において、異方性導電材料１３２に含まれる導電性の粒子１３５を示した。
こうして、半導体集積回路１３３の一対の電極１３４の一方はアンテナ１００の一端と電
気的に接続され、半導体集積回路１３３の一対の電極１３４の他方はアンテナ１００の他
端と電気的に接続される。なお、半導体集積回路１３３の一対の電極１３４と電極１３１
とは、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤によって電気的に接
続されていてもよいし、半田によって電気的に接続されていてもよい。
なお、図３（Ｃ）のように、一対のコンタクトホール１３０は、第２の基板１０３を貫
通し、第２のパターン１０４を貫通してもよい。また、一対のコンタクトホール１３０は
、第２の基板１０３を貫通し、第２のパターン１０４の一部を除去するように形成されて
いてもよい。
図３（Ｂ）のように、コンタクトホール１３０が第２のパターン１０４まで形成されて
いる構成（第２のパターン１０４を貫通しない構成）では、コンタクトホール１３０が形
成された部分においても第２のパターン１０４が存在する。そのため、コンタクトホール
１３０が形成された部分において、第１のパターン１０２と第２のパターン１０４をより
確実に電気的に接続することができる。一方、図３（Ｃ）のように、コンタクトホール１
３０が第２のパターン１０４を貫通する形状では、第２のパターン１０４と電極１３１と
の密着性を高めることができる。そのため、電極１３１と第２のパターン１０４をより確
実に電気的に接続することができる。なお、図３では、第２の基板１０３にコンタクトホ
ール１３０を形成する構成を示したがこれに限定されない。コンタクトホール１３０は、
第１の基板１０１を貫通し第１のパターン１０２に達する構成であってもよい。
本発明の半導体装置３００は、低抵抗で、歩留まりが高く、且つ信頼性が高いアンテナ
１００を用いるので、通信距離を長く、コストを低く、信頼性を高くすることができる。
更に、半導体集積回路１３３は、第１の基板１０１を貫通し第１のパターン１０２に達す
るコンタクトホール１３０、または第２の基板１０３を貫通し第２のパターン１０４に達
するコンタクトホール１３０において形成された電極１３１によって、アンテナ１００と
電気的に接続される。こうして、アンテナ１００の外部への露出を小さく抑えて、アンテ
ナ１００と半導体集積回路１３３を電気的に接続することができる。よって、半導体装置
３００の信頼性を更に高めることができる。
以上によって、通信距離が長く、低コストで、信頼性の高い半導体装置が得られる。
本実施の形態は、実施の形態１や実施の形態２と自由に組み合わせて実施することが可
能である。
（実施の形態４）
本発明の半導体装置の作製方法について説明する。説明には図４及び図５を用いる。な
お、図１乃至図３と同じ部分は同じ符号を用いて示し、説明は省略する。
図４（Ａ）に示すように、第１の基板１０１の第１の絶縁表面１０６上に導電材料でな
る第１のパターン１０２を形成する。更に、第１のパターン１０２の全体を覆うように異
方性導電材料１０５を形成する。図４（Ａ）において、異方性導電材料１０５中の導電性
の粒子１０８は図示していない。なお、図４（Ａ）において、ａ乃至ａ′の断面図を図４
（Ｃ）に示す。
図４（Ｂ）に示すように、第２の基板１０３の第２の絶縁表面１０７上に導電材料でな
る第２のパターン１０４を形成する。なお、図４（Ｂ）において、ｂ乃至ｂ′の断面図を
図４（Ｄ）に示す。第２のパターン１０４は、第１の基板１０１の第１の絶縁表面１０６
に垂直な方向からみた第１のパターン１０２と線対称となるように、第２の基板１０３の
第２の絶縁表面１０７上に形成する。つまり、第１のパターン１０２とと第２のパターン
１０４は、図４中ｃ乃至ｃ′の線に対して対称な形状となっている。図４（Ｄ）に示すよ
うに、第２の基板１０３を貫通し第２のパターン１０４に達する一対のコンタクトホール
１３０を形成する。コンタクトホール１３０の周辺部分４０１の拡大図を図４（Ｅ）に示
す。図４（Ｅ）では、コンタクトホール１３０は、第２の基板１０３を貫通し、第２のパ
ターン１０４まで達するように形成した。しかし、図４（Ｆ）のように、コンタクトホー
ル１３０は、第２の基板１０３を貫通し、第２のパターン１０４を貫通するように形成し
てもよいし、第２の基板１０３を貫通し、第２のパターン１０４の一部を除去するように
形成してもよい。コンタクトホール１３０はカッターやナイフ等を用いて機械的に形成し
てもよいし、レーザーを用いてもよい。第２の基板１０３を貫通し、第２のパターン１０
４を貫通するようにコンタクトホール１３０を形成する場合、カッターやナイフ等を用い
ることができる。第２の基板１０３を貫通し、第２のパターン１０４まで、または、第２
の基板１０３を貫通し、第２のパターン１０４の一部を除去するようにコンタクトホール
１３０を形成する場合、レーザーを用いることができる。
図５（Ａ）に示すように、第１の絶縁表面１０６と第２の絶縁表面１０７が向かい合い
、且つ、第１のパターン１０２上の全ての領域が第２のパターン１０４と重なるように、
第１の基板１０１と第２の基板１０３とを重ね合わせる。
次いで、図５（Ｂ）に示すように、熱圧着することによって、異方性導電材料１０５を
介して第１のパターン１０２と第２のパターン１０４を電気的に接続すると同時に、第１
の基板１０１と第２の基板１０３とを貼りあわせる。次いで、コンタクトホール１３０に
おいて第２のパターン１０４と接続するように一対の電極１３１を設ける。
次いで、図５（Ｃ）に示すように、半導体集積回路１３３が有する一対の電極１３４上
に異方性導電材料１３２を設ける。なお、異方性導電材料１３２は電極１３１上に設けて
もよい。
次いで、図５（Ｄ）に示すように、半導体集積回路１３３の一対の電極１３４と電極１
３１とが異方性導電材料１３２を介して重なるように配置する。
その後、図５（Ｅ）に示すように、熱圧着することによって、半導体集積回路１３３の
一対の電極１３４と電極１３１を電気的に接続する。こうして、半導体集積回路１３３の
一対の電極１３４の一方はアンテナ１００の一端と電気的に接続され、半導体集積回路１
３３の一対の電極１３４の他方はアンテナ１００の他端と電気的に接続される。なお、半
導体集積回路１３３の一対の電極１３４と電極１３１とは、銀ペースト、銅ペースト、カ
ーボンペースト等の導電性接着剤によって電気的に接続さしてもよいし、半田によって電
気的に接続してもよい。こうして、本発明の半導体装置３００が完成する。
本発明の半導体装置の作製方法は、低抵抗で、歩留まりが高く、且つ信頼性が高いアン
テナ１００が得られるので、半導体装置の通信距離を長く、コストを低く、信頼性を高く
することができる。更に、半導体集積回路１３３は、第２の基板１０３を貫通し第２のパ
ターン１０４に達するコンタクトホール１３０において形成された電極１３１によって、
アンテナ１００と電気的に接続される。こうして、アンテナ１００の外部への露出を小さ
く抑えて、アンテナ１００と半導体集積回路１３３を電気的に接続することができる。よ
って、半導体装置３００の信頼性を更に高めることができる。
以上によって、通信距離が長く、低コストで、信頼性の高い半導体装置が得られる。
本実施の形態は、実施の形態１乃至実施の形態３と自由に組み合わせて実施することが
可能である。
本発明のアンテナを実際に作製した例について説明する。説明には図６を用いる。なお
、図１乃至図５と同じ部分は同じ符号を用いて示し、説明は省略する。
図６（Ａ）に示すように、第１の基板１０１の第１の絶縁表面１０６上に導電材料でな
る第１のパターン１０２を形成した。また、第２の基板１０３の第２の絶縁表面１０７上
に導電材料でなる第２のパターン１０４を形成した。第２のパターン１０４は、第１の基
板１０１の第１の絶縁表面１０６に垂直な方向からみた第１のパターン１０２と線対称と
なるように、第２の基板１０３の第２の絶縁表面１０７上に形成した。つまり、図６中ｃ
乃至ｃ′の線に対して対称な形状となっている。
第１の基板１０１及び第２の基板１０３としてポリエチレンナフタレートからなる厚さ
５０μｍのフィルムを用いた。第１のパターン１０２及び第２のパターン１０４はスクリ
ーン印刷法によって形成した。第１のパターン１０２及び第２のパターン１０４は、約７
６ｍｍ（外周）×約４５ｍｍ（外周）（約６１ｍｍ（内周）×約２９ｍｍ（内周））の方
形のコイル状とした。配線の幅を約８００μｍ、配線の間隔を約３００μｍ（アンテナに
半導体集積回路を電気的に接続するためのコンタクトホール周辺以外の部分での間隔）、
巻き数を７とした。スクリーン印刷法では、所望のパターンの開口を有する版をマスクと
して金属粒子を含むペーストを所望の表面上に配置し、その後、熱焼成を行うことで所望
のパターンを形成する。本実施例では、Ａｇの金属粒子を含むペーストを用いたスクリー
ン印刷法によって第１のパターン１０２を形成した。この際、Ａｇの金属粒子を含むペー
ストとして、住友電気工業株式会社製のＡＧＥＰ２０１Ｘを用いた。また、熱焼成は１６
０℃で３０分行った。
次いで、図６（Ｂ）に示すように、第１のパターン１０２の全体を覆い、且つ第１の絶
縁表面１０６の全体を覆うように異方性導電材料１０５として異方性導電ペーストを形成
した。異方性導電ペーストとしては、株式会社スリーボンド製の３３７３Ｃを用いた。
なお、本実施例では、第１の基板１０１と第２の基板１０３を重ねる前に、アンテナに
半導体集積回路を電気的に接続するためのコンタクトホール１３０を形成した。図６（Ｂ
）において、コンタクトホールの周辺部分１６０の拡大図を図６（Ｃ）に示す。アンテナ
に半導体集積回路を電気的に接続するためのコンタクトホール１３０は、第２の基板１０
３を貫通し第２のパターン１０４も貫通するように形成した。コンタクトホール１３０は
カッターを用いて機械的に開けた。
図６において、コンタクトホール周辺部分１６０では、コイル状の第１のパターン１０
２及び第２のパターン１０４の配線の間隔が狭くなっている。これは、半導体集積回路の
一対の電極（図５中、電極１３４に相当）の間隔に対して、アンテナ１００の一対の電極
（図５中、電極１３１に相当）の間隔をあわせるためである。半導体集積回路の一対の電
極とアンテナ１００の一対の電極とを異方性導電材料によって電気的に接続する場合には
、このように各電極の位置をあわせる必要がある。なお、コンタクトホール周辺部分１６
０において、コイル状の第１のパターン１０２及び第２のパターン１０４の配線の間隔を
狭くせず、半導体集積回路の一対の電極に電気的に接続される配線を設け、当該配線を引
き回して、半導体集積回路の一対の電極とアンテナ１００の一対の電極とを電気的に接続
してもよい。
その後、第１の絶縁表面１０６と第２の絶縁表面１０７が向かい合い、且つ、第１のパ
ターン１０２上の全ての領域が第２のパターン１０４と重なるように、第１の基板１０１
と第２の基板１０３とを重ね合わせた。そして、異方性導電ペーストが１６０℃になるよ
うな状態で１６０ＭＰａの圧力を２０秒間加えた。こうして、異方性導電材料１０５を介
して第１のパターン１０２と第２のパターン１０４を電気的に接続すると同時に、第１の
基板１０１と第２の基板１０３とを貼りあわせた。
以上の工程によって、図６（Ｄ）に示したようなアンテナ１００を作製した。
作製したアンテナ１００の抵抗を測定し結果、約８．２Ωであった。一方、第１のパタ
ーン１０２の抵抗を測定した結果、約２１Ωであり、第２のパターン１０４の抵抗を測定
した結果、約１７Ωであった。以上の結果から、アンテナ１００の抵抗を小さくすること
ができた。
アンテナ１００は、同一形状のパターンが異方性導電材料１０５を介して重なった構成
となっているので、第１のパターン１０２と第２のパターン１０４の一方のパターンが断
線しても、当該断線を他方のパターンによって電気的に接続することができる。こうして
、アンテナ１００全体が断線する確率をより低減し、アンテナ１００の歩留まりをより向
上させることができる。
異方性導電材料１０５は、第１のパターン１０２の全体を覆い且つ第１の絶縁表面１０
６の全体を覆うように形成されているので、第１の基板１０１と第２の基板１０３と異方
性導電材料１０５とによって囲まれた領域にアンテナ１００を設けることができる。その
ため、アンテナ１００は外部に露出しないので、外部の衝撃からアンテナを保護すること
ができる。また、アンテナ１００が外気に曝されて腐食する等の変質を防止することがで
きる。こうして、アンテナ１００の劣化を低減し、アンテナ１００の信頼性を高めること
ができる。
以上によって、低抵抗で、歩留まりが高く、且つ信頼性が高いアンテナが得られた。
本実施例は、実施の形態１乃至実施の形態４と自由に組み合わせて実施することが可能
である。
本発明の半導体装置が有する半導体集積回路１３３の具体的構成の一例及びその作製方
法について説明する。説明には図７及び図９を用いる。なお、図１乃至図６と同じ部分は
同じ符号を用いて示す。
半導体集積回路１３３は、複数の薄膜トランジスタを有する素子群６０１を有する。図
では、素子群６０１としてＮチャネル型トランジスタとＰチャネル型トランジスタとを代
表で示す。基板６００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ
酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、
半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の合成樹脂か
らなる可撓性を有する基板を用いても良い。基板の表面を、ＣＭＰ（Ｃｈｅｍｉｃａｌ
Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などの研磨により平坦化しておいても良
い。また、ガラス基板、石英基板や、半導体基板を研磨して薄くした基板を用いてもよい
。例えば、単結晶シリコンの結晶軸〈１００〉または〈１１０〉近傍に垂直な表面を有す
る単結晶シリコン基板において、当該基板の厚さを０．１μｍより厚く２０μｍ以下、代
表的には１μｍ以上５μｍ以下の厚さに研磨したものを用いることができる。
基板６００上に設けられている下地層６６１としては、酸化珪素や、窒化珪素または窒
化酸化珪素などの絶縁膜を用いることができる。下地層６６１によって、基板６００に含
まれるＮａなどのアルカリ金属やアルカリ土類金属が半導体層６６２に拡散し薄膜トラン
ジスタの特性に悪影響をおよぼすのを防ぐことができる。図７では、下地層６６１を単層
の構造としているが、２層あるいはそれ以上の複数層で形成してもよい。なお、石英基板
など不純物の拡散がさして問題とならない場合は、下地層６６１を必ずしも設ける必要は
ない。
なお、高密度プラズマによって基板６００の表面を直接処理してもよい。高密度プラズ
マは、高周波、例えば２．４５ＧＨｚを使うことによって生成される。なお、高密度プラ
ズマとしては電子密度が１０１１〜１０１３／ｃｍ３かつ電子温度が２ｅＶ以下、イオン
エネルギーが５ｅＶ以下であるものを用いる。このように低電子温度が特徴である高密度
プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比べプラズマダ
メージが少なく欠陥が少ない膜を形成することができる。プラズマの生成はラジアルスロ
ットアンテナを用いた高周波励起のプラズマ処理装置を用いることができる。高周波を発
生するアンテナから基板６００までの距離を２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ
）とする。
窒化性雰囲気、例えば、窒素（Ｎ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なく
とも一つを含む）雰囲気下、または窒素と水素（Ｈ）と希ガス雰囲気下、またはアンモニ
ア（ＮＨ３）と希ガス雰囲気下において、上記高密度プラズマ処理を行うことによって、
基板６００表面を窒化することができる。基板６００としてガラスや石英、シリコンウエ
ハ等を用いた場合、基板６００の表面に形成された窒化物層は窒化珪素を主成分とするの
で、基板６００側から拡散してくる不純物のブロッキング層として利用することができる
。この窒化物層の上に酸化珪素膜または酸窒化珪素膜をプラズマＣＶＤ法で形成して下地
層６６１としても良い。
また、酸化珪素や酸窒化珪素などからなる下地層６６１の表面に対し同様な高密度プラ
ズマ処理を行うことにより、その表面及び表面から１〜１０ｎｍの深さを窒化処理をする
ことができる。このきわめて薄い窒化珪素の層は、ブロッキング層として機能し、且つそ
の上に形成する半導体層６６２へ与える応力の影響が少ないので好ましい。
下地層６６１上に半導体層６６２を形成する。半導体層６６２としては、島状の結晶性
半導体膜や非晶質半導体膜を用いることができる。また、有機半導体膜を用いてもよい。
結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、
レーザ結晶化法、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）又はファーネス
アニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用い
ることができる。半導体層６６２は、チャネル形成領域６６２ａと、導電型を付与する不
純物元素が添加された一対の不純物領域６６２ｂとを有する。なお、チャネル形成領域６
６２ａと一対の不純物領域６６２ｂとの間に、不純物領域６６２ｂよりも低濃度で前記不
純物元素が添加された低濃度不純物領域６６２ｃを有する構成を示したがこれに限定され
ない。低濃度不純物領域６６２ｃを設けない構成であってもよい。また、一対の不純物領
域６６２ｂの上面の一部（特に、配線６６６と接する部分）または全面にシリサイドが形
成された構造としてもよい。
なお、半導体層６６２と同時に形成される配線は、基板６００の上面に垂直な方向から
見た場合に角部が丸くなるよう引き回すのが好ましい。上記配線の引き回し方法について
図９に模式的に示す。半導体層と同時に形成される配線を配線３０１１で示す。図９（Ａ
）は従来の配線の引き回し方法である。図９（Ｂ）は本発明の配線の引き回し方法である
。従来の角部１２０１ａに対して角部１２０２ａは丸くなっている。角部を丸くすること
によって、ゴミ等が配線の角部に残るのを防止することができる。こうして、半導体装置
のゴミによる不良を低減し歩留まりを高めることができる。
薄膜トランジスタのチャネル形成領域６６２ａにおいて、導電型を付与する不純物元素
が添加されていてもよい。こうして、薄膜トランジスタのしきい値電圧を制御することが
できる。
半導体層６６２上に第１の絶縁層６６３を形成する。第１の絶縁層６６３としては、酸
化珪素、窒化珪素または窒化酸化珪素等を用い、単層または複数の膜を積層させて形成す
ることができる。この場合において、第１の絶縁層６６３の表面を酸化雰囲気又は窒化雰
囲気で高密度プラズマによって処理し、酸化又は窒化処理して緻密化しても良い。高密度
プラズマは、前述と同様に、高周波、例えば２．４５ＧＨｚを使うことによって生成され
る。なお、高密度プラズマとしては電子密度が１０１１〜１０１３／ｃｍ３かつ電子温度
が２ｅＶ以下、イオンエネルギーが５ｅＶ以下であるものを用いる。プラズマの生成はラ
ジアルスロットアンテナを用いた高周波励起のプラズマ処理装置を用いることができる。
また、高密度プラズマを発生させる装置において、高周波を発生するアンテナから基板６
００までの距離を２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ）とする。
なお、第１の絶縁層６６３を成膜する前に、半導体層６６２の表面に対して上記高密度
プラズマ処理を行って、半導体層の表面を酸化又は窒化処理してもよい。このとき、基板
６００の温度を３００〜４５０℃とし、酸化雰囲気又は窒化雰囲気で処理することにより
、その上に堆積する第１の絶縁層６６３と良好な界面を形成することができる。
窒化雰囲気としては、窒素（Ｎ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくと
も一つを含む）雰囲気下、または窒素と水素（Ｈ）と希ガス雰囲気下、またはアンモニア
（ＮＨ３）と希ガス雰囲気を用いることができる。酸化雰囲気としては、酸素（Ｏ）と希
ガス雰囲気下、または酸素と水素（Ｈ）と希ガス雰囲気下、または一酸化二窒素（Ｎ２Ｏ
）と希ガス雰囲気を用いることができる。
第１の絶縁層６６３上にゲート電極６６４を形成する。ゲート電極６６４としては、Ｔ
ａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた一種の元素または該元素を複
数含む合金、若しくは該元素の化合物を用いることができる。またこれらの元素、合金、
化合物からなる単層または積層構造を用いることができる。図では、２層構造のゲート電
極６６４を示した。なお、ゲート電極６６４やゲート電極６６４と同時に形成される配線
は、基板６００の上面に垂直な方向から見た場合に角部が丸くなるよう引き回すのが好ま
しい。引き回しの方法は図９（Ｂ）に示した方法と同様とすることができる。ゲート電極
６６４やゲート電極６６４と同時に形成される配線を配線３０１２で示す。角部１２０１
ｂに対して角部１２０２ｂの様に角部を丸くすることによって、ゴミ等が配線の角部に残
るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まり
を高めることができる。
薄膜トランジスタは、半導体層６６２と、ゲート電極６６４と、半導体層６６２とゲー
ト電極６６４との間のゲート絶縁膜として機能する第１の絶縁層６６３とによって構成さ
れる。本実施例では、薄膜トランジスタをトップゲート型のトランジスタとして示したが
、半導体層の下方にゲート電極を有するボトムゲート型のトランジスタであっても良いし
、半導体層の上下にゲート電極を有するデュアルゲート型のトランジスタであっても良い
。
ゲート電極６６４の側面に接するように絶縁膜（図７中、サイドウォール６６７ａと表
記）が設けられている。サイドウォール６６７ａを形成した後、半導体層６６２に対して
導電型を付与する不純物元素を添加することによって、自己整合的に低濃度不純物領域６
６２ｃを形成することができる。また、一対の不純物領域６６２ｂにシリサイドが形成さ
れた構造をサイドウォール６６７ａを用いて自己整合的に形成してもよい。なお、サイド
ウォール６６７ａを設ける構成を示したが、これに限定されず、サイドウォールを設けな
くてもよい。
ゲート電極６６４及びサイドウォール６６７ａ上に第２の絶縁層６６７を形成する。第
２の絶縁層６６７は窒化珪素膜などイオン性不純物をブロッキングするバリア性の絶縁膜
であることが望ましい。第２の絶縁層６６７は窒化珪素または酸窒化珪素で形成する。こ
の第２の絶縁層６６７は、半導体層６６２の汚染を防ぐ保護膜としての機能を有している
。第２の絶縁層６６７を堆積した後に、水素ガスを導入して前述のような高密度プラズマ
処理をすることで、第２の絶縁層６６７の水素化を行っても良い。または、アンモニア（
ＮＨ３）ガスを導入して、第２の絶縁層６６７の窒化と水素化を行っても良い。または、
酸素、一酸化二窒素（Ｎ２Ｏ）ガスなどと水素ガスを導入して、第２の絶縁層６６７の酸
化窒化処理と水素化処理を行っても良い。この方法により、窒化処理、酸化処置若しくは
酸化窒化処理を行うことにより第２の絶縁層６６７の表面を緻密化することができる。こ
うして第２の絶縁層６６７の保護膜としての機能を強化することができる。第２の絶縁層
６６７に導入された水素は、その後４００〜４５０℃の熱処理をすることにより放出され
て、半導体層６６２の水素化をすることができる。なお当該水素化処理は、第１の絶縁層
６６３を用いた水素化処理と組み合わせてもよい。
第２の絶縁層６６７上に第３の絶縁層６６５を形成する。第３の絶縁層６６５としては
、無機絶縁膜や有機絶縁膜の単層または積層構造を用いることができる。無機絶縁膜とし
ては、ＣＶＤ法により形成された酸化珪素膜や、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）
法により形成された酸化珪素膜などを用いることができ、有機絶縁膜としてはポリイミド
、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、
ネガ型感光性有機樹脂等の膜を用いることができる。
また、第３の絶縁層６６５として、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構
成される材料を用いることもできる。この材料の置換基として、少なくとも水素を含む有
機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を
用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用
いてもよい。
第３の絶縁層６６５上に配線６６６を形成する。配線６６６としては、Ａｌ、Ｎｉ、Ｗ
、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、Ｍｎから選ばれた一種の元素または該元素を複
数含む合金を用いることができる。またこれらの元素、合金からなる単層または積層構造
を用いることができる。図では、単層構造の例を示した。なお、配線６６６は、基板６０
０の上面に垂直な方向から見た場合に角部が丸くなるよう引き回すのが好ましい。引き回
しの方法は図９（Ｂ）に示した方法と同様とすることができる。配線６６６を配線３０１
３で示す。角部１２０１ｃに対して角部１２０２ｃの様に角部を丸くすることによって、
ゴミ等が配線の角部に残るのを防止することができる。こうして、半導体装置のゴミによ
る不良を低減し歩留まりを高めることができる。配線３０１３は、コンタクトホール３０
１４によって配線３０１１と接続される。図７（Ａ）乃至図７（Ｂ）に示した構成では、
配線６６６は、薄膜トランジスタのソースやドレインと接続される配線となる。
配線６６６上に第４の絶縁層６６９を形成する。第４の絶縁層６６９としては、無機絶
縁膜や有機絶縁膜の単層または積層構造を用いることができる。無機絶縁膜としては、Ｃ
ＶＤ法により形成された酸化珪素膜や、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法により
形成された酸化珪素膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリア
ミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、ネガ型感
光性有機樹脂等の膜を用いることができる。
また、第４の絶縁層６６９として、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構
成される材料を用いることもできる。この材料の置換基として、少なくとも水素を含む有
機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を
用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用
いてもよい。
第４の絶縁層６６９上に電極１３４を形成する。電極１３４としては、Ａｌ、Ｎｉ、Ｗ
、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、Ｍｎから選ばれた一種の元素または該元素を複
数含む合金を用いることができる。またこれらの元素、合金からなる単層または積層構造
を用いることができる。図では、単層構造の例を示した。
図７で示した構成において、半導体集積回路１３３をフィルムで覆うことによって封止
してもよい。該フイルムの表面は、二酸化珪素（シリカ）の粉末により、コーティングさ
れていてもよい。コーティングにより、高温で高湿度の環境下においても防水性を保つこ
とができる。つまり、耐湿性の機能を持たせることができる。また、該フイルムの表面に
帯電防止の機能を持たせてもよい。また、該フイルムの表面は、炭素を主成分とする材料
（例えば、ダイヤモンドライクカーボン）によりコーティングされていてもよい。コーテ
ィングにより強度が増し、半導体装置の劣化や破壊を抑制することができる。また、フィ
ルムは、基材の材料（例えば樹脂）と、二酸化珪素や導電性材料や炭素を主成分とする材
料とを混ぜ合わせた材料により形成してもよい。また、界面活性剤をフィルムの表面に塗
る、もしくは界面活性剤をフィルムに直接練り込むことで帯電防止の機能を持たせること
ができる。
半導体集積回路１３３とアンテナ１００とを電気的に接続する構成は、実施の形態３及
び実施の形態４で示した構成と同様であるので、説明は省略する。
上記構成の本発明の半導体装置は、低抵抗で、歩留まりを高く、且つ信頼性が高いアン
テナ１００を用いるので、通信距離を長く、コストを低く、信頼性を高くすることができ
る。
本実施例は、上記の実施の形態、実施例１と自由に組み合わせて実施することができる
。
本発明の半導体装置が有する半導体集積回路１３３の具体的構成の一例及びその作製方
法について、実施例２で示し構成とは別の構成を説明する。実施例２において図７に示し
た構成の半導体装置では、素子群６０１は基板６００上に形成されたものをそのまま使用
した。しかし、基板６００上に形成した素子群６０１を基板６００から剥離し、当該素子
群６０１をフレキシブル基板に貼り合わせてもよい。本実施例では、素子群６０１を基板
６００から剥離しフレキシブル基板上に設ける方法について、図８を用いて説明する。
図８（Ａ）に示すように、基板６００上に絶縁層７１１、剥離層７１２、絶縁層７１３
を形成する。基板６００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケ
イ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また
、半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の合成樹脂
からなる可撓性を有する基板を用いても良い。基板の表面を、ＣＭＰ法などの研磨により
平坦化しておいても良い。絶縁層７１１及び絶縁層７１３としては、気相成長法（ＣＶＤ
法）やスパッタリング法により形成した、珪素の酸化物、珪素の窒化物、窒素を含む珪素
の酸化物、酸素を含む珪素の窒化物等を用いることができる。剥離層７１２としては、ス
パッタリング法等により、Ｗ、Ｍｏ、Ｔｉ、Ｔａ、Ｎｂ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ
、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｓｉ等から選ばれた元素または該元素を主成分とする合金若
しくは化合物材料を含む層を、単層で又は積層して形成する。なお、珪素を含む層は、非
晶質、微結晶、多結晶のいずれでも良い。
剥離層７１２が単層構造の場合、好ましくは、Ｗ、Ｍｏ、ＷとＭｏの混合物、Ｗの酸化
物、Ｗの酸化窒化物、Ｍｏの酸化物、Ｍｏの酸化窒化物、ＷとＭｏの混合物の酸化物、Ｗ
とＭｏの混合物の酸化窒化物のいずれかを含む層を用いることができる。
剥離層７１２が２層の積層構造の場合、好ましくは、１層目として、Ｗ、Ｍｏ、ＷとＭ
ｏの混合物のいずれかを含む層を用い、２層目として、Ｗの酸化物、Ｗの酸化窒化物、Ｍ
ｏの酸化物、Ｍｏの酸化窒化物、ＷとＭｏの混合物の酸化物、ＷとＭｏの混合物の酸化窒
化物のいずれかを含む層を用いることができる。これらの酸化物や酸化窒化物は、１層目
の表面を酸素プラズマ処理、またはＮ２Ｏプラズマ処理することによって形成することが
できる。
次いで、図８（Ｂ）に示すように、絶縁層７１３上に半導体層６６２を形成して素子群
６０１を形成する。素子群６０１の形成方法については、図７を用いて説明した方法と同
様であるので説明は省略する。素子群６０１を形成した後、素子群６０１を覆う絶縁層７
１４を形成する。絶縁層７１４としては、アクリル樹脂及びポリイミド樹脂等の絶縁性の
樹脂を用いることができる。絶縁層７１４は第４の絶縁層６６９に相当する。図８（Ｂ）
では示していないが、アンテナ１００と素子群６０１の電気的接続をとるために、当該絶
縁層７１４において配線６６６の一部が露呈するような開口部を設けておく。
次に、図８（Ｃ）に示すように、少なくとも剥離層７１２の一部が露呈するような開口
部７１５を形成する。開口部７１５は、レーザービームを照射することによって形成する
ことができる。レーザーは、紫外領域である１５０〜３８０ｎｍの波長の固体レーザーを
用いることができる。
次に、図８（Ｄ）に示すように、接着層７１６によって絶縁層７１４上に基板７１７を
貼り付ける。
次に、図８（Ｅ）に示すように、基板６００から素子群６０１を剥離させる。基板６０
０から素子群６０１を剥離させる方法は、（Ａ）応力を加えることによって物理的に剥離
する方法、（Ｂ）剥離層をエッチング剤により除去する方法、（Ｃ）剥離層をエッチング
剤により部分的に除去し、その後物理的に剥離する方法のいずれを用いてもよい。
図８（Ｅ）では、剥離層７１２と絶縁層７１３との界面で剥離されているが、これに限
らず、剥離層７１２と絶縁層７１１との界面で剥離されても良いし、剥離層７１２自身が
２つに分かれても良い。
次いで、図８（Ｆ）のように、さらにフレキシブル基板７０１を接着剤によって素子群
６０１に貼り合わせる。フレキシブル基板７０１は、可撓性を有し、例えば、ポリカーボ
ネート、ポリアリレート、ポリエーテルスルフォン等のプラスチック基板を用いることが
できる。また、剥離した素子群６０１のフレキシブル基板７０１への貼り付けは、市販の
接着剤を用いればよく、例えば、エポキシ樹脂系接着剤を用いればよい。
次いで、図８（Ｇ）のように、素子群６０１をフレキシブル基板７０１に貼り付けた後
、基板７１７を除去する。例えば、接着層７１６として加熱処理により接着力が低下する
層を用い、加熱処理を行うことによって素子群６０１を基板７１７から剥離させることが
できる。こうしてフレキシブル基板７０１上に素子群６０１を設けることができる。
こうして、素子群６０１をフレキシブル基板に設けることによって、厚さが薄く、軽く
、落下しても割れにくい半導体装置が得られる。安価なフレキシブル基板を用いると、安
価な半導体集積回路１３３を提供することができる。
半導体集積回路１３３とアンテナ１００とを電気的に接続する手法は、実施の形態３及
び実施の形態４で示した手法と同様であるので、説明は省略する。
図８（Ｇ）で示した構成において、半導体集積回路１３３をフィルムで覆うことによっ
て封止してもよい。該フイルムの表面は、二酸化珪素（シリカ）の粉末により、コーティ
ングされていてもよい。コーティングにより、高温で高湿度の環境下においても防水性を
保つことができる。つまり、耐湿性の機能を持たせることができる。また、該フイルムの
表面に帯電防止の機能を持たせてもよい。また、該フイルムの表面は、炭素を主成分とす
る材料（例えば、ダイヤモンドライクカーボン）によりコーティングされていてもよい。
コーティングにより強度が増し、半導体装置の劣化や破壊を抑制することができる。また
、フィルムは、基材の材料（例えば樹脂）と、二酸化珪素や導電性材料や炭素を主成分と
する材料とを混ぜ合わせた材料により形成してもよい。また、フィルムに界面活性剤を表
面に塗る、もしくは界面活性剤を直接練り込むことで帯電防止の機能を持たせることがで
きる。
本発明の半導体装置は、低抵抗で、歩留まりを高く、且つ信頼性が高いアンテナ１００
を用いるので、通信距離を長く、コストを低く、信頼性を高くすることができる。
本実施例は、上記の実施の形態、実施例１、実施例２と自由に組み合わせて実施するこ
とができる。
本発明の半導体装置が有する半導体集積回路１３３の具体的構成の一例及びその作製方
法について、実施例２や実施例３で示し構成とは別の構成を説明する。説明には図１０を
用いる。なお、図１乃至図８と同じ部分は同じ符号を用いて示す。実施例２や実施例３に
おいて、薄膜トランジスタを用いて素子群６０１を形成した構成を示した。本実施例は、
シリコンウエハー等の半導体基板に形成されたトランジスタ（単結晶トランジスタ）を用
いて素子群６０１を形成した例である。
図１０（Ａ）は、図７（Ａ）に示した構成における薄膜トランジスタを単結晶トランジ
スタに置き換えた例である。図１０（Ｂ）は、図７（Ｂ）に示した構成における薄膜トラ
ンジスタを単結晶トランジスタに置き換えた例である。
半導体基板７４０に導電型を付与する不純物元素を添加することによって、チャネル形
成領域６６２ａと一対の不純物領域６６２ｂと、不純物領域６６２ｂよりも低濃度で前記
不純物元素が添加された低濃度不純物領域６６２ｃを形成する。また、絶縁層７４１を設
けることによって複数の素子間を絶縁している。なお、図１０では低濃度不純物領域６６
２ｃを有する構成を示したがこれに限定されず低濃度不純物領域６６２ｃを設けない構成
であってもよい。半導体基板７４０としては、例えば、単結晶シリコンの結晶軸〈１００
〉または〈１１０〉近傍と垂直な表面を有する単結晶シリコン基板において、当該基板の
厚さを０．１μｍより厚く２０μｍ以下、代表的には１μｍ以上５μｍ以下の厚さに研磨
したものを用いることができる。
本発明の半導体装置は、低抵抗で、歩留まりを高く、且つ信頼性が高いアンテナ１００
を用いるので、通信距離を長く、コストを低く、信頼性を高くすることができる。
本実施例は、上記の実施の形態、実施例１乃至実施例３と自由に組み合わせて実施する
ことができる。
本実施例では、本発明のアンテナを用い、アンテナを介した無線通信によりデータが入
出力される半導体装置（以下、ＲＦＩＤとも呼ぶ）について説明する。また、ＲＦＩＤを
用いた無線通信システムについて説明する。
図１３（Ａ）に、ＲＦＩＤ３０００と、ＲＦＩＤ３０００と無線通信によってデータの
交信を行うリーダ／ライタ（図１３中、Ｒ／Ｗ２２０１と表記）とを有する無線通信シス
テムの構成を示す。ＲＦＩＤ３０００は、アンテナ２２０２と、アンテナ２２０２と信号
の入出力を行う回路部２２０３とを有する。アンテナ２２０２として本発明のアンテナ１
００を用いることができる。Ｒ／Ｗ２２０１は、アンテナ２２０６と、アンテナ２２０６
と信号の入出力を行う回路部２２０７とを有する。ＲＦＩＤ３０００とＲ／Ｗ２２０１と
は、アンテナ２２０２とアンテナ２２０６とによって、変調された搬送波（無線信号とも
いう）を送受信することによりデータの入出力を行う。回路部２２０３は、アナログ部２
２０４及びデジタル部２２０５を有する。アナログ部２２０４は、アンテナ２２０２と信
号の入出力を行う。デジタル部２２０５は、アナログ部２２０４と信号の入出力を行う。
図１３（Ｂ）に、アナログ部２２０４及びデジタル部２２０５の構成を示す。アナログ
部２２０４は、共振容量２５０１と、帯域フィルタ２５０２と、電源回路２５０３と、復
調回路２５０６と、変調回路２５０７とを有する。共振容量２５０１は、アンテナ２２０
２が所定の周波数の信号を受信し易くするように設けられている。デジタル部２２０５は
、コード抽出回路２３０１と、コード判定回路２３０２と、巡回冗長検査回路（図１３中
、ＣＲＣ回路２３０３と表記）と、メモリ回路２３０５と、制御回路２３０４とを有する
。
ＲＦＩＤ３０００がデータを受信する場合について説明する。アンテナ２２０２から入
力された変調された搬送波は、帯域フィルタ２５０２によってノイズを除去され、電源回
路２５０３及び復調回路２５０６に入力される。電源回路２５０３は、整流回路及び保持
容量を有する。帯域フィルタ２５０２を介して入力された変調された搬送波は、整流回路
によって整流され、更に保持容量によって平滑化される。こうして、電源回路２５０３は
直流電圧を生成する。電源回路２５０３において生成された直流電圧は電源電圧として、
ＲＦＩＤ３０００が有する回路部２２０３内の各回路に供給される。なお、電源回路２５
０３から出力される電源電圧は、定電圧回路（レギュレータ）を介して回路部２２０３内
の各回路に供給されてもよい。帯域フィルタ２５０２を介して入力された変調された搬送
波は、復調回路２５０６によって復調され、復調された信号はデジタル部２２０５に入力
される。アナログ部２２０４から入力された信号、即ち、変調された搬送波を復調回路２
５０６によって復調した信号は、コード抽出回路２３０１に入力され、信号の有するコー
ドが抽出される。コード抽出回路２３０１の出力は、コード判定回路２３０２に入力され
、抽出されたコードが解析される。解析されたコードは、ＣＲＣ回路２３０３に入力され
、送信エラーを識別するための演算処理が行われる。こうして、ＣＲＣ回路２３０３は受
信データに誤りがあるか否かを制御回路２３０４に出力する。なお、復調回路２５０６の
出力を用いて信号に同期した所定の周波数のクロックを生成する位相同期回路を有してい
てもよい。位相同期回路としては、フェーズ・ロックド・ループ回路（Ｐｈａｓｅ Ｌｏ
ｃｋｅｄ Ｌｏｏｐ回路：ＰＬＬ回路）を用いることができる。
次いで、ＲＦＩＤ３０００がデータを送信する場合について説明する。メモリ回路２３
０５は、コード判定回路２３０２から入力される信号に応じて、記憶された固有識別子（
ＵＩＤ）を制御回路２３０４に出力する。メモリ回路は、メモリと、当該メモリからのデ
ータの読み出しを制御するメモリコントローラとを有する。メモリとして、マスクＲＯＭ
を用いることができる。ＣＲＣ回路２３０３は、送信データに対応するＣＲＣ符号を計算
し、制御回路２３０４に出力する。制御回路２３０４は送信データにＣＲＣ符号を付加す
る。また、制御回路２３０４は、送信データにＣＲＣ符号が付加されたデータを符号化す
る。更に、制御回路２３０４は、符号化された情報を、所定の変調方式に対応して搬送波
を変調するための信号に変換する。制御回路２３０４の出力は、アナログ部２２０４の変
調回路２５０７に入力される。変調回路２５０７は、入力された信号に応じて搬送波を負
荷変調し、アンテナ２２０２に出力する。
本実施の形態は、実施の形態、実施例１乃至実施例４と自由に組み合わせて実施するこ
とが可能である。
本実施例では、本発明の半導体装置の半導体集積回路１３３が有するメモリ（図１３中
、メモリ回路２３０５の有するメモリに相当）の作製方法について説明する。メモリとし
てマスクＲＯＭを用いる例を説明する。
マスクＲＯＭは複数のトランジスタで形成され、マスクＲＯＭを構成するトランジスタ
は、フォトリソグラフィを用いて形成される。その際、トランジスタ上に形成された層間
絶縁膜において、トランジスタの例えばドレイン領域と接続する配線用のコンタクトホー
ルを開口するか開口しないか選択する。こうして、異なるデータを書き込むことができる
。例えば開口する場合は１、開口しない場合は０のデータを、メモリセルに書き込むこと
が可能である。
フォトレジストを露光する工程において、ステッパなどの露光装置を用いてレチクル（
フォトマスク）を通して露光する工程の前又は後に、上記コンタクトホールが開口される
領域上のフォトレジストに電子ビーム又はレーザーを照射する。その後、通常どおり現像
、エッチング、フォトレジストの剥離などの工程をおこなう。こうすることで、レチクル
（フォトマスク）を交換せずに、電子ビーム又はレーザーの照射領域を選択するのみで、
上記コンタクトホールを開口するパターンと開口しないパターンをつくり分けることがで
きる。すなわち、レチクル（フォトマスク）を変えることなく、電子ビーム又はレーザー
の照射領域を選択することで、半導体装置毎に異なるデータが書き込まれたマスクＲＯＭ
を作製することが可能となる。
このようなマスクＲＯＭの作製方法を用いることによって、製造時に半導体装置毎に固
有識別子（ＵＩＤ：Ｕｎｉｑｕｅ Ｉｄｅｎｔｉｆｉｅｒ）を設定することが可能となる
。異なるＵＩＤを設定する場合においても、レチクル（フォトマスク）を変える必要がな
いので、より低コストで半導体装置を作製することが可能となる。
なお、本発明の半導体装置の半導体集積回路１３３は、マスクＲＯＭのかわりに、追記
が可能なメモリを有していてもよいし、書き換え可能なメモリを有していてもよい。また
、マスクＲＯＭとこれらのメモリの両方を有していてもよい。
本発明の半導体装置は、低抵抗で、歩留まりを高く、且つ信頼性が高いアンテナ１００
を用いるので、通信距離を長く、コストを低く、信頼性を高くすることができる。
本実施例は、上記の実施の形態、実施例１乃至実施例５と自由に組み合わせて実施する
ことができる。
本実施例では、無線通信によってデータが入出力される半導体装置（ＲＦＩＤ）におけ
る、無線通信の搬送波について説明する。
搬送波の周波数は、サブミリ波である３００ＧＨｚ以上３ＴＨｚ以下、ミリ波である３
０ＧＨｚ以上３００ＧＨｚ未満、マイクロ波である３ＧＨｚ以上３０ＧＨｚ未満、極超短
波である３００ＭＨｚ以上３ＧＨｚ未満、超短波である３０ＭＨｚ以上３００ＭＨｚ未満
、短波である３ＭＨｚ以上３０ＭＨｚ未満、中波である３００ＫＨｚ以上３ＭＨｚ未満、
長波である３０ＫＨｚ以上３００ＫＨｚ未満、及び超長波である３ＫＨｚ以上３０ＫＨｚ
未満のいずれの周波数も用いることができる。例えば、１３．５６ＭＨｚの周波数の搬送
波を用いてもよいし、２．４５ＧＨｚの周波数の搬送波を用いてもよい。
アンテナ１００の形状、即ち、第１のパターン１０２及び第２のパターン１０４の形状
は、搬送波の周波数に応じて変えることができる。また、アンテナ１００の形状、即ち、
第１のパターン１０２及び第２のパターン１０４の形状は、無線通信の伝送方式に応じて
変えることができる。例えば、電磁誘導方式を用いる場合はコイル状とし、マイクロ波方
式を用いる場合はダイポール状とすることができる。
本発明の半導体装置は、低抵抗で、歩留まりを高く、且つ信頼性が高いアンテナ１００
を用いるので、通信距離を長く、コストを低く、信頼性を高くすることができる。
本実施例は、上記の実施の形態、実施例１乃至実施例６と自由に組み合わせて実施する
ことができる。
本実施例では、本発明の半導体装置の用途について図１１を用いて説明する。本発明の
半導体装置３００は、アンテナ１００を有し、アンテナ１００を介した無線通信によって
データが入出力されることを特徴とする。半導体装置３００は、例えば、紙幣、硬貨、有
価証券、無記名債券類、証書類（運転免許証や住民票等、図１１（Ａ）参照）に設けて使
用することができる。また、包装用容器類（包装紙やボトル等、図１１（Ｂ）参照）に設
けて使用することもできる。ＤＶＤソフトやＣＤやビデオテープ等の記録媒体（図１１（
Ｃ）参照）に設けて使用することもできる。車やバイクや自転車等の乗物類（図１１（Ｄ
）参照）に設けて使用することもできる。鞄や眼鏡等の身の回り品（図１１（Ｅ）参照）
、食品類、衣類、生活用品類、電子機器等に設けて使用することもできる。電子機器とは
、液晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装置、テレビジョン装置（単に
テレビまたはテレビ受像器とも呼ぶ）および携帯電話機等を指す。
半導体装置３００は、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定
することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら
当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書
類等に半導体装置３００を設けることにより、偽造を防止することができる。また、包装
用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置
３００を設けることにより、検品システムやレンタル店のシステムなどの効率化を図るこ
とができる。また乗物類に半導体装置３００を設けることにより、偽造や盗難を防止する
ことができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容
易に行うことができる。例えば、家畜等の生き物に半導体装置３００を埋め込むことによ
って、生まれた年や性別または種類等を容易に識別することが可能となる。
本発明の半導体装置３００は、低抵抗で、歩留まりが高く、且つ信頼性が高いアンテナ
１００を用いるので、通信距離を長く、コストを低く、信頼性を高くすることができる。
よって、半導体装置３００は多種多様なものに設けて使用することができる。。
本実施例は、上記の実施の形態、実施例１乃至実施例７と自由に組み合わせて実施する
ことができる。
本実施例では、本発明の半導体装置３００を用いた無線通信システムの一形態について
、図１２を用いて説明する。表示部９５２１を含む端末９５２０には、アンテナ及び当該
アンテナに接続されたリーダライタが設けられている。物品Ａ９５３２には本発明の半導
体装置３００が設けられ、物品Ｂ９５２２にも本発明の半導体装置３００が設けられてい
る。図１２（Ａ）では、物品Ａや物品Ｂの一例として内服薬を示した。物品Ａ９５３２が
含む半導体装置３００に端末９５２０のアンテナをかざすと、表示部９５２１に物品Ａ９
５３２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商
品に関する情報が表示される。物品Ｂ９５２２が含む半導体装置３００に端末９５２０の
アンテナをかざすと、表示部９５２１に物品Ｂ９５２２の原材料や原産地、生産工程ごと
の検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。
図１２（Ａ）に示すシステムを利用したビジネスモデルの一例を示す。説明には図１２
（Ｂ）のフローチャートを用いる。端末９５２０において、アレルギーの情報を入力して
おく（第１のステップ４００１）。アレルギーの情報とは、所定の人物がアレルギー反応
を起こす医薬品またはその成分等の情報である。端末９５２０に設けられたアンテナによ
って、前述のとおり物品Ａ９５３２である内服薬Ａの情報を取得する（第２のステップ４
００２）。内服薬Ａの情報には内服薬Ａの成分等の情報が含まれる。アレルギーの情報と
取得した内服薬Ａの成分等の情報とを比較し、一致するか否かを判断する（第３のステッ
プ４００３）。一致する場合、所定の人物は内服薬Ａに対してアレルギー反応を起こす危
険性があるとし、端末９５２０の使用者に注意を呼びかける（第４のステップ４００４）
。一致しない場合、所定の人物は内服薬Ａに対してアレルギー反応を起こす危険性が少な
いとし、端末９５２０の使用者にその旨（安全である旨）を知らせる（第５のステップ４
００５）。第４のステップ４００４や第５のステップ４００５において、端末９５２０の
使用者に情報を知らせる方法は、端末９５２０の表示部９５２１に表示を行う方法であっ
ても良いし、端末９５２０のアラーム等を鳴らす方法であっても良い。
また、別のビジネスモデルの例を図１２（Ｃ）に示す。端末９５２０に、同時に服用す
ると危険な内服薬または同時に服用すると危険な内服薬の成分の組み合わせの情報（以下
、組み合わせの情報という）を入力しておく（第１のステップ４１０１）。端末９５２０
に設けられたアンテナによって、前述のとおり物品Ａ９５３２である内服薬Ａの情報を取
得する（第２のステップ４１０２）。内服薬Ａの情報には内服薬Ａの成分等の情報が含ま
れる。次いで、端末９５２０に設けられたアンテナによって、前述のとおり物品Ｂ９５２
２である内服薬Ｂの情報を取得する（第３のステップ４１０３）。内服薬Ｂの情報には内
服薬Ｂの成分等の情報が含まれる。こうして、複数の内服薬の情報を取得する。組み合わ
せの情報と取得した複数の内服薬の情報とを比較し、一致するか否か、即ち、同時に使用
すると危険な内服薬の成分の組み合わせが有るか否かを判断する（第４のステップ４１０
４）。一致する場合、端末９５２０の使用者に注意を呼びかける（第５のステップ４１０
５）。一致しない場合、端末９５２０の使用者にその旨（安全である旨）を知らせる（第
６のステップ４１０６）。第５のステップ４１０５や第６のステップ４１０６において、
端末９５２０の使用者に情報を知らせる方法は、端末９５２０の表示部９５２１に表示を
行う方法であっても良いし、端末のアラーム等を鳴らす方法であっても良い。
本発明の半導体装置は、通信距離を長くし、コストを低くし、更に信頼性を高めること
ができる。そのため、当該半導体装置を用いた無線通信システムに本発明を適用すること
によって、無線通信システムの適用範囲を広げることができる。
本実施例は、上記の実施の形態、実施例１乃至実施例８と自由に組み合わせて実施する
ことができる。
１００ アンテナ
１０１ 第１の基板
１０２ 第１のパターン
１０３ 第２の基板
１０４ 第２のパターン
１０５ 異方性導電材料
１０６ 第１の絶縁表面
１０７ 第２の絶縁表面
１０８ 導電性の粒子
１０９ 領域
１３０ コンタクトホール
１３１ 電極
１３２ 異方性導電材料
１３３ 半導体集積回路
１３４ 電極
１３５ 導電性の粒子
１６０ 周辺部分
３００ 半導体装置
４０１ 周辺部分
６００ 基板
６０１ 素子群
６６１ 下地層
６６２ 半導体層
６６２ａ チャネル形成領域
６６２ｂ 不純物領域
６６２ｃ 低濃度不純物領域
６６３ 第１の絶縁層
６６４ ゲート電極
６６５ 第３の絶縁層
６６６ 配線
６６７ 第２の絶縁層
６６７ａ サイドウォール
６６９ 第４の絶縁層
７０１ フレキシブル基板
７１１ 絶縁層
７１２ 剥離層
７１３ 絶縁層
７１４ 絶縁層
７１５ 開口部
７１６ 接着層
７１７ 基板
７４０ 半導体基板
７４１ 絶縁層
１２０１ａ 角部
１２０１ｂ 角部
１２０１ｃ 角部
１２０２ａ 角部
１２０２ｂ 角部
１２０２ｃ 角部
２２０１ Ｒ／Ｗ
２２０２ アンテナ
２２０３ 回路部
２２０４ アナログ部
２２０５ デジタル部
２２０６ アンテナ
２２０７ 回路部
２５０１ 共振容量
２５０２ 帯域フィルタ
２５０３ 電源回路
２５０６ 復調回路
２５０７ 変調回路
２３０１ コード抽出回路
２３０２ コード判定回路
２３０３ ＣＲＣ回路
２３０４ 制御回路
２３０５ メモリ回路
３０００ ＲＦＩＤ
３０１１ 配線
３０１２ 配線
３０１３ 配線
３０１４ コンタクトホール
４００１ 第１のステップ
４００２ 第２のステップ
４００３ 第３のステップ
４００４ 第４のステップ
４００５ 第５のステップ
４１０１ 第１のステップ
４１０２ 第２のステップ
４１０３ 第３のステップ
４１０４ 第４のステップ
４１０５ 第５のステップ
４１０６ 第６のステップ
９５２１ 表示部
９５２０ 端末
９５３２ 物品Ａ
９５２２ 物品Ｂ

Claims (1)

  1. 第１の基板と、
    前記第１の基板上に設けられた第１の導電材料を有する第１のパターンと、
    前記第１のパターン上に設けられた第１の異方性導電材料と、
    前記第１の異方性導電材料上に設けられた第２の導電材料を有する第２のパターンと、
    前記第２のパターン上に設けられた第２の基板と、
    前記第２の基板に設けられた第１のコンタクトホール及び第２のコンタクトホールと、
    前記第１のコンタクトホール内及び前記第２の基板上に設けられ前記第２のパターンと電気的に接続する第１の電極と、
    前記第２のコンタクトホール内及び前記第２の基板上に設けられ前記第２のパターンと電気的に接続する第２の電極と、
    前記第１の電極上及び前記第２の電極上に設けられ半導体集積回路と、を有し、
    前記第１のパターン及び前記第２のパターンはアンテナとして機能し、
    前記半導体集積回路の有する第３の電極は前記第１の電極と電気的に接続され、
    前記半導体集積回路の有する第４の電極は前記第２の電極と電気的に接続され、
    前記第１のコンタクトホール及び前記第２のコンタクトホールは、前記第２の基板及び前記第２のパターンを貫通していることを特徴とする半導体装置。
JP2013238662A 2005-11-29 2013-11-19 半導体装置 Expired - Fee Related JP5707470B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013238662A JP5707470B2 (ja) 2005-11-29 2013-11-19 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005343012 2005-11-29
JP2005343012 2005-11-29
JP2013238662A JP5707470B2 (ja) 2005-11-29 2013-11-19 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011024675A Division JP2011142648A (ja) 2005-11-29 2011-02-08 半導体装置及びその作製方法

Publications (2)

Publication Number Publication Date
JP2014042350A true JP2014042350A (ja) 2014-03-06
JP5707470B2 JP5707470B2 (ja) 2015-04-30

Family

ID=38088049

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011024675A Withdrawn JP2011142648A (ja) 2005-11-29 2011-02-08 半導体装置及びその作製方法
JP2013238662A Expired - Fee Related JP5707470B2 (ja) 2005-11-29 2013-11-19 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011024675A Withdrawn JP2011142648A (ja) 2005-11-29 2011-02-08 半導体装置及びその作製方法

Country Status (4)

Country Link
US (1) US8354962B2 (ja)
JP (2) JP2011142648A (ja)
KR (1) KR101346241B1 (ja)
WO (1) WO2007063786A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170142651A (ko) * 2016-06-20 2017-12-28 주식회사 두산 안테나 모듈 및 이를 구비하는 이동 단말기
JP2019016868A (ja) * 2017-07-04 2019-01-31 株式会社村田製作所 アンテナ装置、コイルアンテナ及び電子機器
JP7473760B2 (ja) 2019-03-19 2024-04-24 東京エレクトロン株式会社 Ｖｈｆプラズマ処理のためのシステム及び方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7616120B1 (en) * 2007-02-28 2009-11-10 Impinj, Inc. Multiple RF-port modulator for RFID tag
WO2008143043A1 (ja) * 2007-05-14 2008-11-27 Tateyama Kagaku Industry Co., Ltd. 無線ｉｃタグおよび無線ｉｃタグの製造方法
JP4609604B2 (ja) 2008-05-21 2011-01-12 株式会社村田製作所 無線ｉｃデバイス
EP2178133B1 (en) 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
WO2010055945A1 (ja) 2008-11-17 2010-05-20 株式会社村田製作所 アンテナ及び無線ｉｃデバイス
US11476566B2 (en) 2009-03-09 2022-10-18 Nucurrent, Inc. Multi-layer-multi-turn structure for high efficiency wireless communication
JP5510450B2 (ja) 2009-04-14 2014-06-04 株式会社村田製作所 無線ｉｃデバイス
EP2424041B1 (en) 2009-04-21 2018-11-21 Murata Manufacturing Co., Ltd. Antenna apparatus and resonant frequency setting method of same
JP5304580B2 (ja) 2009-10-02 2013-10-02 株式会社村田製作所 無線ｉｃデバイス
WO2011055703A1 (ja) 2009-11-04 2011-05-12 株式会社村田製作所 通信端末及び情報処理システム
CN201629397U (zh) * 2009-11-30 2010-11-10 鸿富锦精密工业（深圳）有限公司 集成电路组合
JP5652470B2 (ja) 2010-03-03 2015-01-14 株式会社村田製作所 無線通信モジュール及び無線通信デバイス
WO2011118379A1 (ja) 2010-03-24 2011-09-29 株式会社村田製作所 Ｒｆｉｄシステム
WO2011122163A1 (ja) 2010-03-31 2011-10-06 株式会社村田製作所 アンテナ装置及び無線通信デバイス
GB2495418B (en) 2010-07-28 2017-05-24 Murata Manufacturing Co Antenna apparatus and communication terminal instrument
CN103119786B (zh) 2011-02-28 2015-07-22 株式会社村田制作所 无线通信器件
WO2013035821A1 (ja) * 2011-09-09 2013-03-14 株式会社村田製作所 アンテナ装置および無線デバイス
CN103380432B (zh) 2011-12-01 2016-10-19 株式会社村田制作所 无线ic器件及其制造方法
WO2013125610A1 (ja) 2012-02-24 2013-08-29 株式会社村田製作所 アンテナ装置および無線通信装置
JP5304975B1 (ja) 2012-04-13 2013-10-02 株式会社村田製作所 Ｒｆｉｄタグの検査方法及び検査装置
TWI669835B (zh) 2012-07-05 2019-08-21 日商半導體能源研究所股份有限公司 發光裝置
KR102173801B1 (ko) 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9281284B2 (en) * 2014-06-20 2016-03-08 Freescale Semiconductor Inc. System-in-packages having vertically-interconnected leaded components and methods for the fabrication thereof
JP2018017981A (ja) * 2016-07-29 2018-02-01 株式会社ジャパンディスプレイ 電子機器
CN107452438B (zh) * 2017-07-27 2019-10-11 京东方科技集团股份有限公司 一种各向异性导电胶带及胶带卷、绑定结构及显示装置
US10727600B1 (en) * 2019-02-28 2020-07-28 Motorola Mobility Llc Coupling and re-radiating system for millimeter-wave antenna
KR20210068726A (ko) * 2019-12-02 2021-06-10 엘지이노텍 주식회사 지문 인식 모듈 및 이를 포함하는 전자 디바이스
US11050144B1 (en) * 2020-05-08 2021-06-29 W. L. Gore & Associates, Inc. Assembly with at least one antenna and a thermal insulation component

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340573A (ja) * 1990-07-02 1991-02-21 Canon Inc 光電変換装置
JPH10193848A (ja) * 1996-12-27 1998-07-28 Rohm Co Ltd 回路チップ搭載カードおよび回路チップモジュール
JP2002190605A (ja) * 2000-10-12 2002-07-05 Sanyo Electric Co Ltd トランジスタ及びそれを備える表示装置
JP2004122114A (ja) * 2002-07-31 2004-04-22 Seiko Epson Corp 液滴吐出方法及び液滴吐出装置、液晶装置の製造方法及び液晶装置、並びに電子機器
JP2004165531A (ja) * 2002-11-15 2004-06-10 Dainippon Printing Co Ltd 非接触式データキャリア用の両面配線アンテナ回路部材
JP2004226995A (ja) * 2004-03-04 2004-08-12 Renesas Technology Corp フォトマスクの製造方法およびフォトマスク
JP2004331910A (ja) * 2003-05-12 2004-11-25 Seiko Epson Corp 異方導電性接着剤、実装方法、電気光学装置モジュールおよび電子機器

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132248A (en) 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
JPH04213833A (ja) 1990-12-11 1992-08-04 Oki Electric Ind Co Ltd バンプ電極及び導電性接着フィルム電極の製造方法
JP2814477B2 (ja) * 1995-04-13 1998-10-22 ソニーケミカル株式会社 非接触式ｉｃカード及びその製造方法
JP2807809B2 (ja) 1995-04-28 1998-10-08 株式会社半導体エネルギー研究所 光加工方法
US6294401B1 (en) 1998-08-19 2001-09-25 Massachusetts Institute Of Technology Nanoparticle-based electrical, chemical, and mechanical structures and methods of making same
JP2000113147A (ja) * 1998-10-08 2000-04-21 Hitachi Chem Co Ltd Ｉｃカードとその製造法
JP4229408B2 (ja) * 1999-05-31 2009-02-25 トッパン・フォームズ株式会社 非接触型ｉｃカードの薄形アンテナ
JP4213833B2 (ja) 1999-10-21 2009-01-21 新日本製鐵株式会社 溶接部靱性に優れた高靱性高張力鋼とその製造方法
JP2002049899A (ja) * 2000-08-01 2002-02-15 Dainippon Printing Co Ltd コイル配線配設部材およびデータキャリア装置
JP2002183696A (ja) 2000-12-18 2002-06-28 Denso Corp Ｉｃカードのコイル製造方法
JP4712986B2 (ja) * 2001-03-06 2011-06-29 大日本印刷株式会社 Ｒｆｉｄタグ付き液体容器
JP2003204161A (ja) * 2001-10-29 2003-07-18 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2004020930A (ja) * 2002-06-17 2004-01-22 Alps Electric Co Ltd 液晶表示装置
JP3821083B2 (ja) * 2002-10-11 2006-09-13 株式会社デンソー 電子機器
FI114121B (fi) * 2002-11-04 2004-08-13 Rafsec Oy Menetelmä tuoteanturin valmistamiseksi sekä tuoteanturi
US7183146B2 (en) 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP2004362190A (ja) * 2003-06-04 2004-12-24 Hitachi Ltd 半導体装置
US7768405B2 (en) 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP2005229098A (ja) * 2003-12-12 2005-08-25 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101207442B1 (ko) 2003-12-15 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막 집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로 장치를 가지는 아이디 태그 및 동전
US7319633B2 (en) 2003-12-19 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7494066B2 (en) 2003-12-19 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4916658B2 (ja) * 2003-12-19 2012-04-18 株式会社半導体エネルギー研究所 半導体装置
JP4494003B2 (ja) 2003-12-19 2010-06-30 株式会社半導体エネルギー研究所 半導体装置
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
EP1774595A4 (en) 2004-06-02 2011-05-18 Semiconductor Energy Lab STRATIFICATION SYSTEM
CN101189625B (zh) * 2005-05-31 2011-09-28 株式会社半导体能源研究所 半导体器件及其制造方法以及天线的制造方法
JP5123664B2 (ja) * 2005-09-28 2013-01-23 スパンション エルエルシー 半導体装置およびその製造方法
EP1873692B1 (en) * 2006-06-29 2011-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340573A (ja) * 1990-07-02 1991-02-21 Canon Inc 光電変換装置
JPH10193848A (ja) * 1996-12-27 1998-07-28 Rohm Co Ltd 回路チップ搭載カードおよび回路チップモジュール
JP2002190605A (ja) * 2000-10-12 2002-07-05 Sanyo Electric Co Ltd トランジスタ及びそれを備える表示装置
JP2004122114A (ja) * 2002-07-31 2004-04-22 Seiko Epson Corp 液滴吐出方法及び液滴吐出装置、液晶装置の製造方法及び液晶装置、並びに電子機器
JP2004165531A (ja) * 2002-11-15 2004-06-10 Dainippon Printing Co Ltd 非接触式データキャリア用の両面配線アンテナ回路部材
JP2004331910A (ja) * 2003-05-12 2004-11-25 Seiko Epson Corp 異方導電性接着剤、実装方法、電気光学装置モジュールおよび電子機器
JP2004226995A (ja) * 2004-03-04 2004-08-12 Renesas Technology Corp フォトマスクの製造方法およびフォトマスク

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170142651A (ko) * 2016-06-20 2017-12-28 주식회사 두산 안테나 모듈 및 이를 구비하는 이동 단말기
JP2019016868A (ja) * 2017-07-04 2019-01-31 株式会社村田製作所 アンテナ装置、コイルアンテナ及び電子機器
JP7473760B2 (ja) 2019-03-19 2024-04-24 東京エレクトロン株式会社 Ｖｈｆプラズマ処理のためのシステム及び方法

Also Published As

Publication number Publication date
US20070122960A1 (en) 2007-05-31
KR20080070815A (ko) 2008-07-31
KR101346241B1 (ko) 2013-12-31
JP2011142648A (ja) 2011-07-21
US8354962B2 (en) 2013-01-15
JP5707470B2 (ja) 2015-04-30
WO2007063786A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
JP5707470B2 (ja) 半導体装置
US9294126B2 (en) Cyclic redundancy check circuit and semiconductor device having the cyclic redundancy check circuit
US7736964B2 (en) Semiconductor device, and method for manufacturing the same
JP5973598B2 (ja) 半導体装置の作製方法
US7826552B2 (en) Semiconductor device and wireless communication system
JP2007109216A (ja) 半導体装置
TW200805779A (en) Semiconductor device
WO2001099193A1 (en) Semiconductor chip and semiconductor device using the semiconductor chip
US7504317B2 (en) Manufacturing method of semiconductor device
KR20080036168A (ko) 반도체장치 및 무선 통신 시스템
JP2007036216A (ja) 半導体装置及び無線通信システム
US7875530B2 (en) Method for manufacturing semiconductor device
JP4593534B2 (ja) 半導体装置及び無線通信システム
JP2007181187A (ja) アンテナ及びその作製方法、アンテナを有する半導体装置及びその作製方法、並びに無線通信システム
JP2008269583A (ja) 半導体装置
JP5004563B2 (ja) 半導体装置の作製方法
JP5004562B2 (ja) 半導体装置の作製方法
JP2007058849A (ja) 半導体装置の作製方法
JP4789696B2 (ja) 半導体装置
JP2007116677A (ja) 巡回冗長検査回路、巡回冗長検査回路を有する半導体装置、前記半導体装置を有する電子機器、及び前記半導体装置を用いる無線通信システム
KR20070030676A (ko) 반도체장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150302

R150 Certificate of patent or registration of utility model

Ref document number: 5707470

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees