JP2013532466A - 電力用mosトランジスタを駆動するための方法及び装置 - Google Patents

電力用mosトランジスタを駆動するための方法及び装置 Download PDF

Info

Publication number
JP2013532466A
JP2013532466A JP2013519106A JP2013519106A JP2013532466A JP 2013532466 A JP2013532466 A JP 2013532466A JP 2013519106 A JP2013519106 A JP 2013519106A JP 2013519106 A JP2013519106 A JP 2013519106A JP 2013532466 A JP2013532466 A JP 2013532466A
Authority
JP
Japan
Prior art keywords
terminal
transistor
voltage
gate
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013519106A
Other languages
English (en)
Inventor
ミューシュ・エアハルト
Original Assignee
ツエントルム・ミクロエレクトロニク・ドレスデン・アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ツエントルム・ミクロエレクトロニク・ドレスデン・アクチエンゲゼルシャフト filed Critical ツエントルム・ミクロエレクトロニク・ドレスデン・アクチエンゲゼルシャフト
Publication of JP2013532466A publication Critical patent/JP2013532466A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/042Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/042Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163Soft switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163Soft switching
    • H03K17/164Soft switching using parallel switching arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

本発明の課題は、従来のPWM駆動で発生する高周波のEMV放射線を低減する、電力用MOSトランジスタを駆動するための方法及び装置を提供することである。この方法に関する課題は、トランジスタのゲート端子(Vg)とソース端子(Vs)の間に印加する制御電圧Vgsをスイッチオフ時に線形的に低下させ、スイッチオン時に線形的に上昇させる形で、トランジスタ(1)を駆動することによって解決される。

Description

本発明は、負荷と直列に配置された電力用MOSトランジスタがゲート端子の制御電圧によって駆動される、電力用MOSトランジスタの駆動方法に関する。本方法により、電力用MOSトランジスタを用いた抵抗誘導負荷のPWM駆動を実現する。
また、本発明は、電力用MOSトランジスタの駆動装置に関し、このMOSトランジスタのドレイン端子は動作電圧電位と接続され、このトランジスタのソース端子はダイオードの陰極端子及び抵抗誘導負荷の第一の端子と接続され、このダイオードの陽極端子及び抵抗誘導負荷の第二の端子は接地電位と接続されている。
本発明による装置及び方法は、高電位側トランジスタに限定されず、低電位側トランジスタにも同様に適用可能である。
従来のPWM(パルス幅変調)駆動では、トランジスタからリカバリ経路への、或いはその逆への電流の非常に速い転流によって、大きな高周波EMV放射線が発生している。特に、そのような転流によって、寄生共振を励起する可能性が有る。
そのようなEMV放射線は、同じ又は別の機器の別の機能素子を妨害して、その素子を誤動作させる可能性が有る。機器の動作及び販売を許可する場合、しばしばEMV放射線に関する限界値に注意する必要が有る。そのため、EMV放射線を低減する必要性が生じている。
PWM駆動は、一般的に周知の従来技術である。例えば、スイッチングトランジスタのソース電圧に応じたゲート電流の制御に基づく電力用MOSトランジスタの駆動によって、高周波のEMV放射線を防止するHKR社の特許が周知である。
そのような従来技術の欠点は、負担がかかり、例えば、ダイオードの順電圧の温度依存性による影響を受ける、MOSトランジスタのソース電圧のゼロ交差の検出を行なわなければならないことである。
以上のことから、本発明の課題は、従来のPWM駆動で発生する高周波のEMV放射線を低減する、電力用MOSトランジスタを駆動するための方法及び装置を提供することである。
この方法に関する課題は、本発明に基づき、トランジスタのゲート端子とソース端子の間に印加する制御電圧Vgsをスイッチオフ時には線形的に低下させ、スイッチオン時には線形的に上昇させる形でトランジスタを駆動することによって解決される。
この技術的課題は、本発明に基づき、所定の電圧推移のゲート・ソース電圧を用いて、MOSスイッチングトランジスタを駆動することによって解決される。そのために、トランジスタ1をスイッチオフする時に線形的に低下する電圧Vgsとトランジスタ1をスイッチオンする時に線形的に上昇する電圧Vgsを生成する。
本発明は、ゲート電圧の制御により、誘導負荷における非常に速いスイッチングエッジが得られる一方、転流が自動的に遅くなるとの利点を奏する。ゲート電圧のエッジとゲートの充電又は放電電流の制限とを組み合せることによって、負荷におけるスイッチングエッジと転流を互いに独立して広い範囲内で調整することができる。
図1では、トランジスタ1をスイッチオフするためのPWM信号のスイッチングエッジによって、スイッチS1が閉じられ、定電流源の定電流Iによって、コンデンサCを放電させている。トランジスタ1のソース電位が低下する。この電圧変化は、コンデンサCを介して、増幅器Vの非反転入力に伝達される。コンデンサCの放電は、それに対応してトランジスタ1の電圧Vgsの電圧推移を変化させる(図4の電圧Vgsの立ち下りエッジを参照)。リカバリダイオード4は、導通状態であり、トランジスタ1のソース電位は、ダイオード4の順電圧によって決まり、「保持」されている。コンデンサCが、更に放電して、負荷回路の電流が、トランジスタ1からダイオード4に転流し、その転流の速度は、増幅器Vを介して電圧Vgsに作用する、コンデンサCにおいて生じる電圧のエッジに依存する。
本発明の実施形態では、線形的に上昇する、或いは線形的に低下する制御電圧Vgsの急峻度を調節するものと規定する。
本発明では、線形的に上昇する、或いは線形的に低下する制御電圧Vgsの急峻度を調節することができる。そのために、例えば、増幅器Vの複数の電源供給配線における、電流IとIを発生する追加の電流源を個々に、或いは共通的にスイッチオンすることができる。これらの複数の電源供給配線において、電流Iのための第二の電流源が増幅器Vの動作電圧と動作電圧端子の間に接続されていることを意味する。それと同様に、第三の電流源が増幅器Vの接地端子と接地電位の間に接続されている。
本方法の別の実施形態では、線形的に上昇する、或いは線形的に低下する制御電圧Vgsが、時点tとtの間の時間区画では第一の急峻度で生成され、時点tとtの間の時間区画では第一の急峻度と比べて緩やかな第二の急峻度で生成されるものと規定する。この場合、時点tは、一つの時間経過における最も早い時点を表し、時点tは最も遅い時点を表す。
本方法の別の実施形態は、スイッチング命令に対するトランジスタの反応時間を短縮させるものと規定する。そのために、ゲート・ソース電圧Vgsは、先ずはスイッチング命令の時点tにおいて、トランジスタ1のソース出力での特筆すべき反応が検知可能となるまで速く低下される。そのように検知した時点t以降、制御ループが閉じられて、ゲート・ソース電圧Vgsは、所定の電圧エッジに対応して、時点tに到達するまで更に低下する。
本方法のこの部分を具体的に実現するために、演算増幅器の正と負の出力電流を制限し、そのような電流制限を採用することによって、コンデンサCにおける電圧エッジを軽減するものと規定することが有効である。それは、コンデンサとトランジスタのゲートにおける電圧変化速度が同じになるように実行される。
この装置に関する課題は、本発明に基づき、MOSトランジスタのゲート端子がインピーダンス変換器の出力と接続されることと、このインピーダンス変換器の非反転入力がコンデンサCの第一の端子及び第一の電流源Iの第一の端子と接続されることと、このコンデンサCの第二の端子がトランジスタ1のソース端子と接続されることと、この第一の電流源Iの第二の端子がスイッチSを介して接地電位と接続されることとによって解決される。
本発明による線形的に低下する、或いは線形的に上昇する制御電圧Vgsを生成するために、MOSトランジスタのゲート端子がインピーダンス変換器の出力と接続される。インピーダンス変換器の非反転入力とトランジスタ1のソース端子の間には、コンデンサが配置され、その入力と接地電位の間には、スイッチオン及びスイッチオフ可能な定電流源が配置される。この定電流源がスイッチオンされた場合、この定電流源は、コンデンサを放電させるための一定の電流Iを生成する。
前述した電流源を接地に接続することは、立ち下りエッジに対してのみ有効であり、立ち上がりエッジに関しては、高電位側の場合、チャージポンプ電圧又はブートストラップ電圧とすることができ、基本的に外部から別途供給される電圧とすることもできる、ゲート駆動用の電源供給部からの電流源を実現しなければならない。如何なる場合でも、トランジスタがスイッチオンされている場合、そのような電圧は、トランジスタのドレイン電圧よりも高い。
本発明の実施形態では、第二の電流源Iが増幅器Vの動作電圧端子と動作電圧電位の間に配置されることと、第三の電流源Iが増幅器Vの接地端子と接地電位の間に配置されることとの一方又は両方であるものと規定する。
そのような電流IとIを生成する電流源の一方又は両方をスイッチオン又はスイッチオフすることによって、インピーダンス変換器の出力に流れる電流と、そのためゲート・ソース電圧Vgsとを目的通り制御することができる。
別の実施形態では、比較器の第一の入力が動作電圧電位と接続されて、この比較器の第二の入力が抵抗誘導負荷の第一の端子と接続されることと、この比較器の出力がスイッチ手段Sの制御入力と接続されることと、前記のインピーダンス変換器の非反転入力とこのスイッチ手段の第一の端子の間には、第四の電流源Iが配置されることと、このスイッチ手段の第二の端子が接地電位と接続されることとを規定する。
時点tでのスイッチングエッジ又はスイッチング命令とトランジスタの出力での反応との間の遅延時間を低減するために、比較器と別のスイッチオン及びスイッチオフ可能な電流I用の定電流源とを配置する。この定電流源のスイッチオン及びスイッチオフは、スイッチ手段Sによって実行される。この手段は、時点tでのスイッチング命令の到来により直ちにスイッチオンされて、より速くコンデンサCを放電させるように作用する。
実際の実施形態では、比較器Kの第一の入力には、動作電圧電位が無条件に印加されるのではなく、それと異なる、より低い電位が印加される。その目的は、ソース電位における特筆すべき反応が検知されるまで、先ずはトランジスタ1のゲート電圧を速く低減し、次に、「より緩やかな」エッジに移行させることである。
以下において、実施例に基づき本発明を詳しく説明する。
抵抗誘導負荷を駆動するための回路構成図 図1による構成の特別な実施形態図 図1による構成の別の特別な実施形態図 ゲート電流を一定にして、MOSFETをスイッチオフした場合の時間tに関する電圧推移と電流推移の二つのグラフ 雑音を発生させるPWM信号の低い段階における時間tに関する電圧推移と電流推移の二つのグラフ 本発明によりゲート・ソース電圧の傾斜を制御して駆動した場合の時間tに関する電圧推移と電流推移の二つのグラフ
図1には、高電位側のnチャネルMOSFET(T)1が動作電圧(VB)3に対して抵抗誘導負荷2をスイッチングする構成が図示されている。そのために、トランジスタ1のゲート電位が、動作電圧(VB)3以上に上昇され、その結果、トランジスタ1のオン抵抗Rds,onが負荷2と直列となる。この状態において、トランジスタ1での電圧低下は、Iを負荷電流として、Vds=I×Rds,onによって与えられる。その損失電力は、Pdiss=I×Rds,onである。
トランジスタ1のスイッチオフ後、負荷2の誘導成分によって発生する電流は、更に、リカバリダイオードD4を通って流れ、ダイオードの順電圧UFを無視すると、近似的に時定数L/Rで減衰する。
高電位側nチャネルトランジスタ1及び接地(グラウンドGnd)5と接続された負荷2から成る図示された構成は、単に特別な場合を示している。以下で述べるpチャネルトランジスタ、低電位側スイッチ及び任意の基準電位と接続された負荷に関する状況も同様である。個々の場合において、電圧及び/又は電流の符号を逆にすることができるが、電圧のエッジと転流の間の基本的な関係は一般的に有効である。
リカバリダイオード4の代わりに、第二のトランジスタを用いた場合、即ち、インバータ又は半ブリッジ回路でも、同じことが言える。そのような構成では、スイッチングプロセス中の無効電流を防止するために、先ずは一方のトランジスタ1をスイッチオフした後、他方のトランジスタをスイッチオンする。そして、短い時間の間、負荷電流が、(電流方向に応じて)二つのトランジスタの中の一方の逆方向ダイオードを介して、或いは並列に接続された外部ダイオードを介して流れる。
スイッチングエッジの間のトランジスタによる損失電力は、スイッチオンされた静止状態よりも著しく高くなる。線形的なスイッチングエッジを仮定すると、スイッチングによる平均的な損失電力は、ほぼPdiss.sw≒1/2VB×Iとなる。
負荷のPWM駆動では、このような状態がPWM周期毎に二回、詳しくは、それぞれ立ち上がりエッジと立ち下りエッジの時点tとtに関して起こる。そのため、動的な損失電力全体は、Pdiss,dyn=1/2(tr+tf)×fPWM×VB×Iとなる、即ち、(t+t)に比例する。従って、スイッチングエッジを出来る限り短くすることを追求すべきである。
本発明では、線形的に上昇する、或いは線形的に低下する制御電圧Vgsの急峻度は、図1aに図示されている通り、増幅器Vの供給電圧配線に配置された、電流IとIを発生する一つ又は二つの電流源をスイッチオンすることによって調節することができる。任意選択として、これらの電流源の各々は、図面に図示されていないスイッチを用いてバイパスすることができ、そのため、増幅器Vの各ピンとそれに対応する接地又は動作電圧電位との間の直接的な接続を形成することができる。
これらの電流IとIを用いて、トランジスタ1の電圧Vgsの急峻度又は変化速度を調整することができる。この場合、これらの定電流源は、それぞれの用途に応じて一回設定可能な形又は相応の駆動ユニットを用いて制御可能な形で実現することができる。
図1bは、本発明による装置の別の実施形態を図示している。この装置を用いて、時点tでのスイッチングエッジ又はスイッチング命令とトランジスタ1の出力での反応との間の遅延時間の短縮が実現される。
例えば、そのような反応時間の短縮は、電流源Iと並列に接続された追加の電流源によって実現される。
この実施形態では、スイッチングエッジの開始時(t)の放電電流が、Iのスイッチオンによって、非常に高くなる。そのような上昇は、又もや図1aに関して述べたことと同様に演算増幅器の電流を制限することによって制限することもできる。
この追加の電流源Iは、トランジスタ1のドレインとソースの間の特筆すべき電圧差が、例えば、2ボルトとなるまで有効とされる。それによって、電圧のスイッチングエッジの範囲内において、追加の電流源Iがスイッチオフされ、その結果、ゲート・ソース電圧が所定の速度で更に変化する。
トランジスタ1をスイッチオフした場合、演算増幅器の制限電流源が飽和状態から抜け出す、即ち、その電流源を介した電圧降下が無くなることで、リカバリダイオードが電流を引き受けた時点が検知される。その瞬間から、所定の時間又は所定の電圧変化後に、ダイオードへの転流が起こったものと仮定することができる。
その後、トランジスタ1のゲートをゼロにまで速く放電させることができる。再度スイッチオンする場合、前記の時間の経過後又は所定の電圧への低下後にゲート電圧を前記の電圧値にまで事前に充電しておき、その時から予め所定の電圧エッジを形成しておくことが有利である。それによって、立ち下りエッジと同様に、スイッチオン命令から出力における反応までの遅延時間が短縮される。
図2は、ゲート電流を一定にして、高電位側MOSFET1をスイッチオフした場合の電圧と電流の典型的な推移を図示している。図示された時間範囲において、負荷2の誘導成分は、負荷電流がほぼ一定であると仮定できる程大きい。それは、必要な前提条件ではなく、ここでの考察を単純にするだけである。
負荷2における電圧と同じであるソース電圧Vの立ち下りエッジの間、トランジスタ1は、リカバリダイオード4が導通状態となる瞬間まで負荷電流を流している。それは、負荷電圧が負となり、ダイオードの順電圧の大きさ(約−0.6V)に到達した場合に起こる。そのような電圧エッジの間、トランジスタ1を流れる電流が実質的に一定であるので、ゲート・ソース電圧は、飽和領域におけるトランジスタ1の出力コンダクタンスの差が非常に小さいのに対応して、僅かしか変化しない。従って、負荷2における電圧エッジは、主にトランジスタ1のゲート電流とゲート・ドレイン容量によって決まる。そのような挙動は、ミラー効果として知られている。
ソース電圧(=負荷電圧)がダイオードの順電圧に到達した場合、その状態での電位が「保持」され、そこで、トランジスタ1のゲート容量全体(ゲート・ソース+ゲート・ドレイン)がゲート電流を駆動する。負荷電流がトランジスタ1からダイオード5に転流する時間は、良好な近似において、トランジスタの閾値電圧Vthに到達するまでの時間に等しい。この場合、電流の推移は、ドレイン電流が有効ゲート電圧(=ゲート・ソース電圧−閾値電圧)のほぼ二乗に依存することに対応する。転流時間は、通常電圧のエッジよりも非常に短く、非常に大きな電流変化速度dI/dtは、トランジスタ1のゲート容量とこの構成の避けられないインダクタンスから生じる寄生共振を容易に励起することができる。それは、誘導負荷のPWM駆動が高周波の放射線を発生させる周知の問題を引き起こすこととなる。
トランジスタをスイッチオンする場合の状況は、先ずはスイッチオフする場合の状況と一旦は完全に逆であるが、別の不利な効果も発生させる。トランジスタ1が負荷電流を引き受けた後、ソース電圧がゼロ交差するまでの時間がダイオード4の逆回復時間よりも短い場合、それに続いて、ダイオード4は確かに逆方向の電位を加えられるが、依然として導電状態であり、トランジスタ1を流れる電流を劇的に上昇させることとなる。空乏電荷領域が空となった後、そのような電流成分は急激に消滅して、トランジスタ1は、引き続き負荷電流だけを流す。その状態では、寄生共振の励起は、通常立ち下りエッジの終端時よりも著しく弱くなって、立ち上がりエッジに向けてゆったりと拡がる。図3は、そのような雑音を発生させるPWM信号の低い段階における信号推移の例を図示している。
図4は、本発明に対応するゲート・ソース電圧の傾斜を一定にしたスイッチイングプロセスを図示している。数少ない比較対象の対比のために、図2のスイッチイングプロセスが背景に表示されており、図示された補助線は二つのスイッチイングプロセスの同等のポイントを表している。負荷2における電圧のエッジが非常に急峻であるにも関わらず、トランジスタ1からダイオード4への負荷電流の転流が明らかにゆっくりと起こっている。理想的には、ゲート・ソース電圧のエッジは、正しく寄生共振を励起しないように調整されている。
このような駆動形態では、負荷2における電圧のエッジは、飽和領域におけるトランジスタ1のゲート・ソース電圧のエッジの急峻度と出力コンダクタンスの差によって決まる。従って、それは、転流の速度に関係無く調整することができない。しかし、それは、本発明の実施形態による駆動方式を拡張することによって実現することができる。
ゲート・ソース電圧のエッジのための駆動回路が電流制限部を更に備えている場合、そのような制限部を用いて、ミラー効果を活用することによって、電圧のエッジを転流速度と関係無く調整することができる。電圧のエッジから転流への、並びにその逆への移行は、自動的に行なわれる。
立ち上がりエッジと立ち下りエッジの急峻度は、電流制限の規模を相応に設定することによって、同じ形又は異なる形に構成することができる。
1 スイッチングトランジスタ(MOSFET)
2 抵抗誘導負荷
3 動作電圧
4 リカバリダイオード
5 接地

Claims (6)

  1. 負荷(2)と直列に配置された電力用MOSトランジスタ(1)をゲート端子の制御電圧によって駆動する、電力用MOSトランジスタの駆動方法において、
    このトランジスタ(1)のゲート端子とソース端子の間に印加する制御電圧Vgsをスイッチオフ時に線形的に低下させ、スイッチオン時に線形的に上昇させる形で、このトランジスタ(1)を駆動することを特徴とする方法。
  2. 当該の線形的に上昇又は低下させる制御電圧Vgsの急峻度を調節することを特徴とする請求項1に記載の方法。
  3. 当該の線形的に上昇又は低下させる制御電圧Vgsを時点tとtの間の時間区画では第一の急峻度で生成し、時点tとtの間の時間区画では第一の急峻度と比べて緩やかな第二の急峻度で生成することを特徴とする請求項1又は2に記載の方法。
  4. 電力用MOSトランジスタ(1)の駆動装置であって、このMOSトランジスタのドレイン端子が動作電圧電位(3)と接続され、このトランジスタ(1)のソース端子がダイオード(4)の陰極端子及び抵抗誘導負荷(2)の第一の端子と接続され、このダイオード(4)の陽極端子及び抵抗誘導負荷(2)の第二の端子が接地電位(5)と接続されている装置において、
    このMOSトランジスタ(1)のゲート端子がインピーダンス変換器の出力と接続されていることと、
    このインピーダンス変換器の非反転入力がコンデンサ(C)の第一の端子及び第一の電流源(I)の第一の端子と接続されていることと、
    このコンデンサ(C)の第二の端子がトランジスタ(1)のソース端子と接続されていることと、
    この第一の電流源(I)の第二の端子がスイッチ(S)を介して接地電位と接続されていることと、
    を特徴とする装置。
  5. 第二の電流源(I)がトランジスタ(1)のゲート端子と動作電圧電位(3)の間に配置されていることと、第三の電流源(I)がトランジスタ(1)のゲート端子と接地電位(5)の間に配置されていることとの中の一つ以上を特徴とする請求項4に記載の装置。
  6. 比較器の第一の入力が動作電圧電位(3)と接続され、この比較器の第二の入力が抵抗誘導負荷(2)の第一の端子と接続されていることと、
    この比較器の出力がスイッチ手段(S)の制御入力と接続されていることと、
    第四の電流源(I)がインピーダンス変換器の非反転入力とこのスイッチ手段の第一の端子の間に配置されていることと、
    このスイッチ手段の第二の端子が接地電位(5)と接続されていることと、
    を特徴とする請求項4又は5に記載の装置。
JP2013519106A 2010-07-15 2011-07-14 電力用mosトランジスタを駆動するための方法及び装置 Withdrawn JP2013532466A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010031407 2010-07-15
DE102010031407.2 2010-07-15
PCT/EP2011/062092 WO2012007558A1 (de) 2010-07-15 2011-07-14 Verfahren und anordnung zur ansteuerung von power-mos-transistoren

Publications (1)

Publication Number Publication Date
JP2013532466A true JP2013532466A (ja) 2013-08-15

Family

ID=44514662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013519106A Withdrawn JP2013532466A (ja) 2010-07-15 2011-07-14 電力用mosトランジスタを駆動するための方法及び装置

Country Status (3)

Country Link
JP (1) JP2013532466A (ja)
KR (1) KR20130041941A (ja)
WO (1) WO2012007558A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT515848B1 (de) 2014-05-15 2020-09-15 Fronius Int Gmbh Schaltungsanordnung und Verfahren zum Ansteuern eines Halbleiterschaltelements
DE102017218305A1 (de) * 2017-10-13 2019-04-18 Conti Temic Microelectronic Gmbh Verfahren zum Steuern einer Halbleiterbrücke eines elektrisch betreibbaren Motors mittels eines Rampensignals, Steuerungseinrichtung sowie Anordnung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4540893A (en) * 1983-05-31 1985-09-10 General Electric Company Controlled switching of non-regenerative power semiconductors
DE10143432C1 (de) * 2001-09-05 2003-02-27 Daimler Chrysler Ag Treiberschaltung und Ansteuerverfahren für einen feldgesteuerten Leistungsschalter
JP2007013916A (ja) * 2005-05-30 2007-01-18 Denso Corp 信号生成装置

Also Published As

Publication number Publication date
KR20130041941A (ko) 2013-04-25
WO2012007558A1 (de) 2012-01-19

Similar Documents

Publication Publication Date Title
CN106357251B (zh) 半导体开关装置
US7692474B2 (en) Control circuit for a high-side semiconductor switch for switching a supply voltage
JP5961042B2 (ja) ブリッジ出力回路およびそれを用いたモータ駆動装置、電子機器
US7388422B2 (en) Charge pump circuit for high side drive circuit and driver driving voltage circuit
JP4901445B2 (ja) 駆動回路及びこれを用いた半導体装置
JP5341781B2 (ja) 電力供給制御回路
CN107078733B (zh) 驱动电路
CN106788368B (zh) 用于p沟道mosfet的驱动器
JP2006203987A (ja) スイッチング・レギュレータ回路
WO2008050267A2 (en) Power amplifier
JP6863033B2 (ja) 電圧駆動型半導体素子の並列駆動回路
US20110057633A1 (en) Load driving circuit
JP2017524300A (ja) ハイサイドスイッチング素子のスルーレートを制御するための回路
JP2023063081A (ja) スイッチング回路、dc/dcコンバータおよびその制御回路
JP6478826B2 (ja) ハイサイドドライバ回路及び半導体装置
US9312848B2 (en) Glitch suppression in an amplifier
US10931278B2 (en) Driving circuit of switching transistor
JP5447575B2 (ja) 駆動装置
US7088151B1 (en) High voltage gate driver using a low voltage multi-level current pulse translator
JP4066231B2 (ja) スイッチングレギュレータ
JP2013532466A (ja) 電力用mosトランジスタを駆動するための方法及び装置
JP2017532945A (ja) 電圧コンバータのためのアダプティブコントローラ
JP2018207276A (ja) ゲート駆動回路
JP4888199B2 (ja) 負荷駆動装置
US20040227193A1 (en) Mosfet gate driver with a negative gate bias voltage

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007