JP2013225622A - モーター制御用多層回路基板 - Google Patents

モーター制御用多層回路基板 Download PDF

Info

Publication number
JP2013225622A
JP2013225622A JP2012097910A JP2012097910A JP2013225622A JP 2013225622 A JP2013225622 A JP 2013225622A JP 2012097910 A JP2012097910 A JP 2012097910A JP 2012097910 A JP2012097910 A JP 2012097910A JP 2013225622 A JP2013225622 A JP 2013225622A
Authority
JP
Japan
Prior art keywords
fet
field effect
effect transistor
phase direct
direct connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012097910A
Other languages
English (en)
Inventor
Sanehiro Uchida
修弘 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JTEKT Corp
Original Assignee
JTEKT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JTEKT Corp filed Critical JTEKT Corp
Priority to JP2012097910A priority Critical patent/JP2013225622A/ja
Priority to US13/866,422 priority patent/US8994120B2/en
Priority to EP13164682.0A priority patent/EP2658113A3/en
Priority to CN2013101431645A priority patent/CN103379730A/zh
Publication of JP2013225622A publication Critical patent/JP2013225622A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/08—Arrangements for controlling the speed or torque of a single motor
    • H02P6/085—Arrangements for controlling the speed or torque of a single motor in a bridge configuration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Inverter Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】多層プリント配線板の面積を小さくすることが可能なモーター制御用多層回路基板を提供する。
【解決手段】モーター制御用多層プリント配線板５は、積層された複数の導体層６２，６３，６４を有する多層プリント配線板６と、モーターを制御するためのものであり、導体層６２，６３に接続される上段ＦＥＴ２０Ａと、モーターを制御するためのものであり、導体層６３，６４に接続され、導体層６２，６３，６４が積層される積層方向において上段ＦＥＴ２０Ａと重なる位置に配置される下段ＦＥＴ２０Ｂと、多層プリント配線板６上に配置され、積層方向において上段ＦＥＴ２０Ａおよび下段ＦＥＴ２０Ｂの少なくとも一方と重なる位置に配置される放熱機構９１，９２とを有する。
【選択図】図２

Description

本発明は、多層プリント配線板と、第１電界効果トランジスタと、第２電界効果トランジスタと、放熱機構とを有するモーター制御用多層回路基板に関する。
特許文献１に記載のＬＴＣＣ（Low Temperature Co-fired Ceramics）多層基板は、ＣＰＵ（Central Processing Unit）および複数のＦＥＴ（Field Effect Transistor）を有する。ＣＰＵは、ＦＥＴのオン／オフ切替え制御を行う。複数のＦＥＴは、ＬＴＣＣ多層基板の一方の表面上において、互いに所定間隔を空けて箇所に位置する。
特開２０１１−８３０６３号公報（図３）
モーター制御用多層回路基板は、例えば車載用のモーター制御装置に搭載され、限られたスペースに配置されるために、面積の小さい多層プリント配線板が求められている。しかし、複数の電界効果トランジスタを多層プリント配線板の表面上に実装したとき、電界効果トランジスタを実装するためのスペースを確保する必要があるため、多層プリント配線板の面積を小さくすることが難しい。
本発明は、上記課題を解決するため、多層プリント配線板の面積を小さくすることが可能なモーター制御用多層回路基板を提供することを目的とする。
（１）第１の手段は、請求項１に記載の発明すなわち、積層された複数の導体層を有する多層プリント配線板と、モーターを制御するためのものであり、前記導体層に接続される第１電界効果トランジスタと、モーターを制御するためのものであり、前記導体層に接続され、前記導体層が積層される積層方向において前記第１電界効果トランジスタと重なる位置に配置される第２電界効果トランジスタと、前記多層プリント配線板上に配置され、前記積層方向において前記第１電界効果トランジスタおよび前記第２電界効果トランジスタの少なくとも一方と重なる位置に配置される放熱機構とを有することを要旨とする。
上記モーター制御用多層回路基板においては、導体層が積層される積層方向において第１電界効果トランジスタと第２電界効果トランジスタとが重なる。このため、多層プリント配線板の表面上において第１電界効果トランジスタと第２電界効果トランジスタとが並べて配置される場合に比べて、多層プリント配線板の面積を小さくすることが可能となる。また、上記積層方向において第１電界効果トランジスタおよび第２電界効果トランジスタの少なくとも一方と重なる放熱機構により、第１電界効果トランジスタおよび第２電界効果トランジスタの少なくとも一方で発生した熱を放散することができる。
（２）第２の手段は、請求項２に記載の発明すなわち、請求項１に記載のモーター制御用多層回路基板において、前記第１電界効果トランジスタおよび前記第２電界効果トランジスタの少なくとも一方は、前記多層プリント配線板に内蔵されていることを要旨とする。
上記モーター制御用多層回路基板においては、多層プリント配線板が、第１電界効果トランジスタおよび第２電界効果トランジスタの少なくとも一方を内蔵するため、多層プリント配線板の表面上に、第１電界効果トランジスタおよび第２電界効果トランジスタの他方を配置する必要がなくなる。したがって、多層プリント配線板の表面上に配置される放熱機構の設計および配置の自由度を高めることができる。
（３）第３の手段は、請求項３に記載の発明すなわち、請求項１または２に記載のモーター制御用多層回路基板において、前記第１電界効果トランジスタおよび前記第２電界効果トランジスタの双方が、前記多層プリント配線板に内蔵されていることを要旨とする。
上記モーター制御用多層回路基板においては、多層プリント配線板が、第１電界効果トランジスタおよび第２電界効果トランジスタの双方を内蔵するため、多層プリント配線板の表面上に、第１電界効果トランジスタおよび第２電界効果トランジスタを配置する必要がなくなる。したがって、多層プリント配線板の表面上に配置される放熱機構の設計および配置の自由度をより高めることができる。
（４）第４の手段は、請求項４に記載の発明すなわち、請求項１〜３のいずれか一項に記載のモーター制御用多層回路基板において、前記第１電界効果トランジスタおよび前記第２電界効果トランジスタは、直列配線により互いに直列に接続され、前記第１電界効果トランジスタは、前記第２電界効果トランジスタよりも高電位側に配置されるスイッチング素子として機能し、前記第２電界効果トランジスタは、前記第１電界効果トランジスタよりも低電位側に配置されるスイッチング素子として機能することを要旨とする。
上記モーター制御用多層回路基板においては、上記積層方向において第１電界効果トランジスタおよび第２電界効果トランジスタが重なるため、高電位側のスイッチング素子と、低電位側のスイッチング素子とを互いに直列に接続する直列配線を短くすることが可能である。
（５）第５の手段は、請求項５に記載の発明すなわち、請求項４に記載のモーター制御用多層回路基板において、前記第１電界効果トランジスタおよび前記第２電界効果トランジスタは、それぞれ、一方の面にゲート端子およびソース端子を有し、他方の面にドレイン端子を有するパワーＭＯＳＦＥＴであって、前記第１電界効果トランジスタが有するソース端子は、前記積層方向において、前記第２電界効果トランジスタが有するドレイン端子と重なる位置に配置されることを要旨とする。
上記モーター制御用多層回路基板は、第１電界効果トランジスタのソース端子は、第２電界効果トランジスタのドレイン端子と重なる位置に配置されるため、第１電界効果トランジスタのソース端子から第２電界効果トランジスタのドレイン端子までの距離を短くすることができる。したがって、上記直列配線をより短くすることが可能である。
（６）第６の手段は、請求項６に記載の発明すなわち、請求項１〜５のいずれか一項に記載のモーター制御用多層回路基板において、前記放熱機構は、絶縁体を介して前記多層プリント配線板の両面に配置されることを要旨とする。
上記モーター制御用多層回路基板は、絶縁体を介して多層プリント配線板の両面に配置される放熱機構を備えるため、多層プリント配線板の一方の面に放熱機構が配置される構成に比べて、放熱効果を高めることができる。
本発明は、多層プリント配線板の面積を小さくすることができるモーター制御用多層回路基板を提供する。
本発明の実施形態のモーター制御装置の全体構成を示す構成図。 実施形態のモーター制御用多層回路基板の断面構造を示す断面図。 実施形態のモーター制御用多層回路基板を構成する各プリント配線板の断面構造を示す断面図。
図１を参照して、車載用のモーター制御装置１について説明する。
モーター制御装置１は、インバーター回路１０、回転角センサ３０、および制御回路４０を有する。モーター制御装置１は、電源２からの電力を用いて、モーター３を駆動させる。
電源２は、例えば、車載用のバッテリーまたは発電装置により構成される。電源２は、直流電源として機能する。電源２は、インバーター回路１０を介して、モーター３に電力を供給する。
モーター３は、例えば、電動パワーステアリング装置のアシスト用モーター、または、電動油圧パワーステアリング装置のオイルポンプ用モーターにより構成される。モーター３は、ステーター３Ａおよびローター３Ｂを有する。
ステーター３Ａは、Ｕ相コイル３Ｕ、Ｖ相コイル３Ｖ、およびＷ相コイル３Ｗを有する。Ｕ相コイル３Ｕ、Ｖ相コイル３Ｖ、およびＷ相コイル３Ｗは、中性点で一括して接続されるＹ結線により互いに接続される。
ローター３Ｂは、Ｎ極とＳ極とを有する。Ｎ極とＳ極は、ローター３Ｂの回転方向に沿って交互に位置する。ローター３Ｂは、ステーター３Ａが発生させる回転磁界により、ステーター３Ａに対して回転する。
インバーター回路１０は、電源２から供給される直流電流を、三相交流に変換して、ステーター３Ａの各コイル３Ｕ，３Ｖ，３Ｗに供給する。インバーター回路１０は、複数の電界効果トランジスタ２０（以下、「ＦＥＴ２０」）、ドレイン用配線１１、上段ゲート用配線１２、直列配線１３、下段ゲート用配線１４、およびソース用配線１５を有する。ＦＥＴ２０は、それぞれパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）により構成される。
各ＦＥＴ２０は、ドレインを構成するドレイン端子２０Ｄ、ゲートを構成するゲート端子２０Ｇ、およびソースを構成するソース端子２０Ｓを有する。ＭＯＳＦＥＴにおいては、ゲート−チャネル間は絶縁される。チャネルは、ドレイン−ソース間の電流通路である。Ｎチャネル型のＦＥＴ２０においてドレイン端子２０Ｄは、ソース端子２０Ｓに対して高電位側に配置される。
インバーター回路１０は、ＦＥＴ２０として、２つのＵ相直結用ＦＥＴ２１，２２を有する。Ｕ相直結用ＦＥＴ２１，２２は、直列配線１３Ｕにより互いに直列に接続される。Ｕ相直結用ＦＥＴ２１は、Ｕ相直結用ＦＥＴ２２よりも高電位側に配置されるスイッチング素子として機能する。したがって、Ｕ相直結用ＦＥＴ２２は、Ｕ相直結用ＦＥＴ２１よりも低電位側に配置されるスイッチング素子として機能する。
また、インバーター回路１０は、ＦＥＴ２０として、２つのＶ相直結用ＦＥＴ２３，２４を有する。Ｖ相直結用ＦＥＴ２３，２４は、直列配線１３Ｖにより互いに直列に接続される。Ｖ相直結用ＦＥＴ２３は、Ｖ相直結用ＦＥＴ２４よりも高電位側に配置されるスイッチング素子として機能する。したがって、Ｖ相直結用ＦＥＴ２４は、Ｖ相直結用ＦＥＴ２３よりも低電位側に配置されるスイッチング素子として機能する。
また、インバーター回路１０は、ＦＥＴ２０として、２つのＷ相直結用ＦＥＴ２５，２６を有する。Ｗ相直結用ＦＥＴ２５，２６は、直列配線１３Ｗにより互いに直列に接続される。Ｗ相直結用ＦＥＴ２５は、Ｗ相直結用ＦＥＴ２６よりも高電位側に配置されるスイッチング素子として機能する。したがって、Ｗ相直結用ＦＥＴ２６は、Ｗ相直結用ＦＥＴ２５よりも低電位側に配置されるスイッチング素子として機能する。
ドレイン用配線１１は、電源２と、Ｕ相直結用ＦＥＴ２１、Ｖ相直結用ＦＥＴ２３、およびＷ相直結用ＦＥＴ２５とを接続する。インバーター回路１０は、ドレイン用配線１１として、Ｕ相直結用ＦＥＴ２１用のドレイン用配線１１Ｕ、Ｖ相直結用ＦＥＴ２３用のドレイン用配線１１Ｖ、およびＷ相直結用ＦＥＴ２５用のドレイン用配線１１Ｗを有する。
上段ゲート用配線１２は、制御回路４０と、Ｕ相直結用ＦＥＴ２１、Ｖ相直結用ＦＥＴ２３、およびＷ相直結用ＦＥＴ２５とを接続する。インバーター回路１０は、上段ゲート用配線１２として、Ｕ相直結用ＦＥＴ２１用の上段ゲート用配線１２Ｕ、Ｖ相直結用ＦＥＴ２３用の上段ゲート用配線１２Ｖ、およびＷ相直結用ＦＥＴ２５用の上段ゲート用配線１２Ｗを有する。
直列配線１３は、インバーター回路１０と、モーター３の各コイル３Ｕ，３Ｖ，３Ｗを接続する。インバーター回路１０は、直列配線１３として、Ｕ相用の直列配線１３Ｕ、Ｖ相用の直列配線１３Ｖ、およびＷ相用の直列配線１３Ｗを有する。
下段ゲート用配線１４は、制御回路４０と、Ｕ相直結用ＦＥＴ２２、Ｖ相直結用ＦＥＴ２４、およびＷ相直結用ＦＥＴ２６とを接続する。インバーター回路１０は、下段ゲート用配線１４として、Ｕ相直結用ＦＥＴ２２用の下段ゲート用配線１４Ｕ、Ｖ相直結用ＦＥＴ２４用の下段ゲート用配線１４Ｖ、およびＷ相直結用ＦＥＴ２６用の下段ゲート用配線１４Ｗを有する。
ソース用配線１５は、Ｕ相直結用ＦＥＴ２２、Ｖ相直結用ＦＥＴ２４、およびＷ相直結用ＦＥＴ２６と、基準電位点とを接続する。インバーター回路１０は、ソース用配線１５として、Ｕ相直結用ＦＥＴ２２用のソース用配線１５Ｕ、Ｖ相直結用ＦＥＴ２４用のソース用配線１５Ｖ、およびＷ相直結用ＦＥＴ２６用のソース用配線１５Ｗを有する。
各ＦＥＴ２１〜２６の接続に係る構成について詳しく説明する。
Ｕ相直結用ＦＥＴ２１のドレイン端子２０Ｄは、ドレイン用配線１１Ｕにより電源２に電気的に接続される。Ｕ相直結用ＦＥＴ２１のゲート端子２０Ｇは、上段ゲート用配線１２Ｕにより制御回路４０に電気的に接続される。Ｕ相直結用ＦＥＴ２１のソース端子２０ＳおよびＵ相直結用ＦＥＴ２２のドレイン端子２０Ｄは、直列配線１３Ｕにより互いに電気的に接続される。Ｕ相直結用ＦＥＴ２２のゲート端子２０Ｇは、下段ゲート用配線１４Ｕにより制御回路４０に電気的に接続される。Ｕ相直結用ＦＥＴ２２のソース端子２０Ｓは、ソース用配線１５Ｕにより基準電位点に接続される。
直列配線１３Ｕは、Ｕ相コイル３Ｕに電気的に接続される。したがって、インバーター回路１０上におけるＵ相直結用ＦＥＴ２１，２２の間に、モーター３のＵ相コイル３Ｕが電気的に接続される。
Ｖ相直結用ＦＥＴ２３のドレイン端子２０Ｄは、ドレイン用配線１１Ｖにより電源２に電気的に接続される。Ｖ相直結用ＦＥＴ２３のゲート端子２０Ｇは、上段ゲート用配線１２Ｖにより制御回路４０に電気的に接続される。Ｖ相直結用ＦＥＴ２３のソース端子２０ＳおよびＶ相直結用ＦＥＴ２４のドレイン端子２０Ｄは、直列配線１３Ｖにより互いに電気的に接続される。Ｖ相直結用ＦＥＴ２４のゲート端子２０Ｇは、下段ゲート用配線１４Ｖにより制御回路４０に電気的に接続される。Ｖ相直結用ＦＥＴ２４のソース端子２０Ｓは、ソース用配線１５Ｖにより基準電位点に接続される。
直列配線１３Ｖは、Ｖ相コイル３Ｖに電気的に接続される。したがって、インバーター回路１０上におけるＶ相直結用ＦＥＴ２３，２４の間に、モーター３のＶ相コイル３Ｖが電気的に接続される。
Ｗ相直結用ＦＥＴ２５のドレイン端子２０Ｄは、ドレイン用配線１１Ｗにより電源２に電気的に接続される。Ｗ相直結用ＦＥＴ２５のゲート端子２０Ｇは、上段ゲート用配線１２Ｗにより制御回路４０に電気的に接続される。Ｗ相直結用ＦＥＴ２５のソース端子２０ＳおよびＷ相直結用ＦＥＴ２６のドレイン端子２０Ｄは、直列配線１３Ｗにより互いに電気的に接続される。Ｗ相直結用ＦＥＴ２６のゲート端子２０Ｇは、下段ゲート用配線１４Ｗにより制御回路４０に電気的に接続される。Ｗ相直結用ＦＥＴ２６のソース端子２０Ｓは、ソース用配線１５Ｗにより基準電位点に接続される。
直列配線１３Ｗは、Ｗ相コイル３Ｗに電気的に接続される。したがって、インバーター回路１０上におけるＷ相直結用ＦＥＴ２５，２６の間に、モーター３のＷ相コイル３Ｗが電気的に接続される。
回転角センサ３０は、モーター３の回転角を検出する。回転角センサ３０は、モーター３の回転角の検出結果を、制御回路４０に出力する。
制御回路４０は、モーター３の回転角の検出結果に基づいて、各ＦＥＴ２１〜２６におけるスイッチングを制御して、インバーター回路１０を制御する。
モーター制御装置１の動作について説明する。
モーター制御装置１は、制御回路４０によりインバーター回路１０を制御することにより、モーター３に供給される電力を制御する。モーター３に電力が供給されることにより、ステーター３Ａが回転磁界を発生させ、ローター３Ｂが回転する。制御回路４０は、ローター３Ｂの回転角の検出結果に基づいて、インバーター回路１０をフィードバック制御する。
図２を参照して、図１のインバーター回路１０を有するモーター制御用多層回路基板５（以下、「回路基板５」）を説明する。図２は、Ｕ相直結用ＦＥＴ２１，２２を含む位置における回路基板５の断面図である。図１のＶ相直結用ＦＥＴ２３およびＷ相直結用ＦＥＴ２５も、回路基板５においてＵ相直結用ＦＥＴ２１と同様に配置されているため、ＦＥＴ２１，２３，２５を「上段ＦＥＴ２０Ａ」とし、Ｕ相直結用ＦＥＴ２１である上段ＦＥＴ２０Ａの説明は、Ｖ相直結用ＦＥＴ２３およびＷ相直結用ＦＥＴ２５の説明を兼ねる。また、図１のＶ相直結用ＦＥＴ２４およびＷ相直結用ＦＥＴ２６も、回路基板５においてＵ相直結用ＦＥＴ２２と同様に配置されているため、ＦＥＴ２２，２４，２６を「下段ＦＥＴ２０Ｂ」とし、Ｕ相直結用ＦＥＴ２２である下段ＦＥＴ２０Ｂの説明は、Ｖ相直結用ＦＥＴ２４およびＷ相直結用ＦＥＴ２６の説明を兼ねる。
回路基板５は、多層プリント配線板６、上段ＦＥＴ２０Ａ、下段ＦＥＴ２０Ｂ、絶縁体８１，８２、および放熱機構９１，９２を有する。
多層プリント配線板６は、絶縁体６１、複数の導体層６２，６３，６４、および複数のビア７１，７２，７３，７４を有する。
絶縁体６１は、導体層６２，６３，６４を支持する。
複数の導体層６２，６３，６４は、多層プリント配線板６の厚み方向において重なる。積層された導体層６２，６３，６４は、絶縁体６１の内部に配置された内層の導体層として機能する。導体層６２は、ドレイン用配線１１を含む。導体層６３は、上段ゲート用配線１２および直列配線１３を含む。導体層６４は、下段ゲート用配線１４およびソース用配線１５を含む。
ビア７１，７２，７３，７４は、層間を接続するための層間接続部材として機能する。ビア７１は、上段ＦＥＴ２０Ａと、導体層６３の上段ゲート用配線１２とを互いに接続する。ビア７２は、上段ＦＥＴ２０Ａと、導体層６３の直列配線１３とを互いに接続する。ビア７３は、下段ＦＥＴ２０Ｂと、導体層６４の下段ゲート用配線１４とを互いに接続する。ビア７４は、下段ＦＥＴ２０Ｂと、導体層６４のソース用配線１５とを互いに接続する。
上段ＦＥＴ２０Ａおよび下段ＦＥＴ２０Ｂは、ベアチップにより構成される。上段ＦＥＴ２０Ａおよび下段ＦＥＴ２０Ｂは、一方の面にゲート端子２０Ｇおよびソース端子２０Ｓを有し、他方の面にドレイン端子２０Ｄを有する。導体層６２，６３，６４が積層される積層方向において、すなわち多層プリント配線板６の厚み方向において、上段ＦＥＴ２０Ａおよび下段ＦＥＴ２０Ｂは、重なる位置に配置される。
上段ＦＥＴ２０Ａは、導体層６２上に配置されている。上段ＦＥＴ２０Ａのドレイン端子２０Ｄは、導体層６２のドレイン用配線１１に接続される。上段ＦＥＴ２０Ａのゲート端子２０Ｇは、ビア７１を介して、導体層６３の上段ゲート用配線１２に接続される。上段ＦＥＴ２０Ａのソース端子２０Ｓは、直列配線１３を構成するビア７２を介して、直列配線１３を構成する導体層６３に接続される。
下段ＦＥＴ２０Ｂは、導体層６３上に配置されている。下段ＦＥＴ２０Ｂのドレイン端子２０Ｄは、導体層６３の直列配線１３に接続される。下段ＦＥＴ２０Ｂのゲート端子２０Ｇは、ビア７３を介して、導体層６４の下段ゲート用配線１４に接続される。下段ＦＥＴ２０Ｂのソース端子２０Ｓは、ソース用配線１５を構成するビア７４を介して、ソース用配線１５を構成する導体層６４に接続される。
絶縁体８１，８２は、多層プリント配線板６の表面上における回路（不図示）の短絡を防止する。絶縁体８１，８２は、例えばセラミック等の熱伝導率の高い絶縁材料により形成される。絶縁体８１は、多層プリント配線板６の両面における、上段ＦＥＴ２０Ａおよび下段ＦＥＴ２０Ｂのうち上段ＦＥＴ２０Ａに近い面に配置される。絶縁体８２は、多層プリント配線板６の両面における、上段ＦＥＴ２０Ａおよび下段ＦＥＴ２０Ｂのうち下段ＦＥＴ２０Ｂに近い面に配置される。
放熱機構９１，９２は、上段ＦＥＴ２０Ａおよび下段ＦＥＴ２０Ｂで発生する熱を放散する。放熱機構９１，９２は、例えば、冷却器やヒートシンク等により構成される。導体層６２，６３，６４が積層される積層方向において、放熱機構９１，９２は、上段ＦＥＴ２０Ａおよび下段ＦＥＴ２０Ｂと重なる位置に配置される。
回路基板５の製造方法を説明する。
図３に示されるように、基板６Ａ、熱可塑性樹脂シート６１Ｂ、上段ＦＥＴ２０Ａ、基板６Ｂ、熱可塑性樹脂シート６１Ｄ、下段ＦＥＴ２０Ｂ、基板６Ｃ、および熱可塑性樹脂シート６１Ｆを用意する。
用意される基板６Ａ、熱可塑性樹脂シート６１Ｂ、上段ＦＥＴ２０Ａ、基板６Ｂ、熱可塑性樹脂シート６１Ｄ、下段ＦＥＴ２０Ｂ、基板６Ｃ、および熱可塑性樹脂シート６１Ｆの構成について説明する。
・基板６Ａは、熱可塑性樹脂シート６１Ａおよびドレイン用配線１１を有する。ドレイン用配線１１は、熱可塑性樹脂シート６１Ａ上に形成されている。
・熱可塑性樹脂シート６１Ｂは、上段ＦＥＴ２０Ａを介して基板６Ａと基板６Ｂが積層されたときに、基板６Ａと基板６Ｂとの間を埋める。
・基板６Ｂは、熱可塑性樹脂シート６１Ｃ、上段ゲート用配線１２、直列配線１３、およびビア７１，７２を有する。上段ゲート用配線１２および直列配線１３は、熱可塑性樹脂シート６１Ｃ上に形成されている。ビア７１，７２は、熱可塑性樹脂シート６１Ｃを貫通する。ビア７１は、上段ゲート用配線１２を底面とし、直列配線１３を底面とする。
・熱可塑性樹脂シート６１Ｄは、下段ＦＥＴ２０Ｂを介して基板６Ｂと基板６Ｃが積層されたときに、基板６Ｂと基板６Ｃとの間を埋める。
・基板６Ｃは、熱可塑性樹脂シート６１Ｅ、下段ゲート用配線１４、ソース用配線１５、およびビア７３，７４を有する。下段ゲート用配線１４およびソース用配線１５は、熱可塑性樹脂シート６１Ｅ上に形成されている。ビア７３，７４は、熱可塑性樹脂シート６１Ｅを貫通する。ビア７３は、下段ゲート用配線１４を底面とし、ソース用配線１５を底面とする。
・熱可塑性樹脂シート６１Ｆは、基板６Ｃに積層されたときに、熱可塑性樹脂シート６１Ｅ上の下段ゲート用配線１４およびソース用配線１５を覆う。
上記の基板６Ａ、熱可塑性樹脂シート６１Ｂ、上段ＦＥＴ２０Ａ、基板６Ｂ、熱可塑性樹脂シート６１Ｄ、下段ＦＥＴ２０Ｂ、基板６Ｃ、および熱可塑性樹脂シート６１Ｆを積層する。
そして、基板６Ａ、熱可塑性樹脂シート６１Ｂ、上段ＦＥＴ２０Ａ、基板６Ｂ、熱可塑性樹脂シート６１Ｄ、下段ＦＥＴ２０Ｂ、基板６Ｃ、および熱可塑性樹脂シート６１Ｆを加熱しながらプレスして、多層プリント配線板６を作製する。この熱プレス工程において加熱された熱可塑性樹脂シート６１Ａ，６１Ｂ，６１Ｃ，６１Ｄ，６１Ｅは溶融し、その後、加熱を止めることにより硬化する。硬化した熱可塑性樹脂シート６１Ａ，６１Ｂ，６１Ｃ，６１Ｄ，６１Ｅにより、図２の絶縁体６１が形成される。
その後、多層プリント配線板６の表面上に、絶縁体８１，８２を介して放熱機構９１，９２を配置することにより、回路基板５が得られる。回路基板５は、車載用のモーター制御装置に搭載される。
実施形態の作用について説明する。
上段ＦＥＴ２０Ａと下段ＦＥＴ２０Ｂが重なることにより、多層プリント配線板６において、上段ＦＥＴ２０Ａと下段ＦＥＴ２０Ｂとの重畳部分Ｘ（図２参照）が発生する。このため、上段ＦＥＴ２０Ａと下段ＦＥＴ２０Ｂとが一方の面に並べて配置される多層プリント配線板から、重畳部分Ｘの面積分を削減可能となる。
また、上段ＦＥＴ２０Ａで発生した熱は、多層プリント配線板６の一方の表面上に実装された放熱機構９１に伝わり、下段ＦＥＴ２０Ｂで発生した熱は、多層プリント配線板６の他方の表面上に実装された放熱機構９２に伝わる。
本実施形態の回路基板５は以下の効果を奏する。
（１）導体層６２，６３，６４が積層される積層方向において、Ｕ相直結用ＦＥＴ２１とＵ相直結用ＦＥＴ２２とが重なる。このため、多層プリント配線板６の表面上においてＵ相直結用ＦＥＴ２１とＵ相直結用ＦＥＴ２２とが並べて配置される場合に比べて、多層プリント配線板６の面積を小さくすることができる。また、上記積層方向においてＵ相直結用ＦＥＴ２１と重なる放熱機構９１により、Ｕ相直結用ＦＥＴ２１で発生した熱を放散することができる、上記積層方向においてＵ相直結用ＦＥＴ２２と重なる放熱機構９１により、Ｕ相直結用ＦＥＴ２２で発生した熱を放散することができる。
（２）導体層６２，６３，６４が積層される積層方向において、Ｖ相直結用ＦＥＴ２３とＶ相直結用ＦＥＴ２４とが重なる。このため、多層プリント配線板６の表面上においてＶ相直結用ＦＥＴ２３とＶ相直結用ＦＥＴ２４とが並べて配置される場合に比べて、多層プリント配線板６の面積を小さくすることができる。また、上記積層方向においてＶ相直結用ＦＥＴ２３と重なる放熱機構９１により、Ｖ相直結用ＦＥＴ２３で発生した熱を放散することができる、上記積層方向においてＶ相直結用ＦＥＴ２４と重なる放熱機構９２により、Ｖ相直結用ＦＥＴ２４で発生した熱を放散することができる。
（３）導体層６２，６３，６４が積層される積層方向において、Ｗ相直結用ＦＥＴ２５とＷ相直結用ＦＥＴ２６とが重なる。このため、多層プリント配線板６の表面上においてＷ相直結用ＦＥＴ２５とＷ相直結用ＦＥＴ２６とが並べて配置される場合に比べて、多層プリント配線板６の面積を小さくすることができる。また、上記積層方向においてＷ相直結用ＦＥＴ２５と重なる放熱機構９１により、Ｗ相直結用ＦＥＴ２５で発生した熱を放散することができる、上記積層方向においてＷ相直結用ＦＥＴ２６と重なる放熱機構９２により、Ｗ相直結用ＦＥＴ２６で発生した熱を放散することができる。
（４）Ｕ相直結用ＦＥＴ２１およびＵ相直結用ＦＥＴ２２の双方が、多層プリント配線板６に内蔵されている。このため、多層プリント配線板６の表面上に、Ｕ相直結用ＦＥＴ２１およびＵ相直結用ＦＥＴ２２を配置する必要がなくなる。したがって、多層プリント配線板６の表面上に配置される放熱機構９１，９２の設計および配置の自由度をより高めることができる。
（５）Ｖ相直結用ＦＥＴ２３およびＶ相直結用ＦＥＴ２４の双方が、多層プリント配線板６に内蔵されている。このため、多層プリント配線板６の表面上に、Ｖ相直結用ＦＥＴ２３およびＶ相直結用ＦＥＴ２４を配置する必要がなくなる。したがって、多層プリント配線板６の表面上に配置される放熱機構９１，９２の設計および配置の自由度をより高めることができる。
（６）Ｗ相直結用ＦＥＴ２５およびＷ相直結用ＦＥＴ２６の双方が、多層プリント配線板６に内蔵されている。このため、多層プリント配線板６の表面上に、Ｗ相直結用ＦＥＴ２５およびＷ相直結用ＦＥＴ２６を配置する必要がなくなる。したがって、多層プリント配線板６の表面上に配置される放熱機構９１，９２の設計および配置の自由度をより高めることができる。
（７）上記積層方向においてＵ相直結用ＦＥＴ２１およびＵ相直結用ＦＥＴ２２が重なるため、高電位側のスイッチング素子と、低電位側のスイッチング素子とを互いに直列に接続する直列配線１３Ｕを例えばビアで構成できるため、直列配線１３Ｕを短くすることが可能である。
（８）上記積層方向においてＶ相直結用ＦＥＴ２３およびＶ相直結用ＦＥＴ２４が重なるため、高電位側のスイッチング素子と、低電位側のスイッチング素子とを互いに直列に接続する直列配線１３Ｖを例えばビアで構成できるため、直列配線１３Ｖを短くすることが可能である。
（９）上記積層方向においてＷ相直結用ＦＥＴ２５およびＷ相直結用ＦＥＴ２６が重なるため、高電位側のスイッチング素子と、低電位側のスイッチング素子とを互いに直列に接続する直列配線１３Ｗを例えばビアで構成できるため、直列配線１３Ｗを短くすることが可能である。
（１０）上記積層方向において、Ｕ相直結用ＦＥＴ２１のソース端子２０Ｓは、Ｕ相直結用ＦＥＴ２２のドレイン端子２０Ｄと重なる位置に配置されるため、Ｕ相直結用ＦＥＴ２１のソース端子２０ＳからＵ相直結用ＦＥＴ２２のドレイン端子２０Ｄまでの距離を短くすることができる。したがって、直列配線１３Ｕをより短くすることが可能である。
（１１）上記積層方向において、Ｖ相直結用ＦＥＴ２３のソース端子２０Ｓは、Ｖ相直結用ＦＥＴ２４のドレイン端子２０Ｄと重なる位置に配置されるため、Ｖ相直結用ＦＥＴ２３のソース端子２０ＳからＶ相直結用ＦＥＴ２４のドレイン端子２０Ｄまでの距離を短くすることができる。したがって、直列配線１３Ｖをより短くすることが可能である。
（１２）上記積層方向において、Ｗ相直結用ＦＥＴ２５のソース端子２０Ｓは、Ｗ相直結用ＦＥＴ２６のドレイン端子２０Ｄと重なる位置に配置されるため、Ｗ相直結用ＦＥＴ２５のソース端子２０ＳからＷ相直結用ＦＥＴ２６のドレイン端子２０Ｄまでの距離を短くすることができる。したがって、直列配線１３Ｗをより短くすることが可能である。
（１３）放熱機構９１，９２は、絶縁体８１，８２を介して多層プリント配線板６の両面に配置される。このため、多層プリント配線板６の一方の面に放熱機構が配置される構成に比べて、放熱効果を高めることができる。
本発明は、上記実施形態以外の実施形態を含む。以下、本発明のその他の実施形態としての上記実施形態の変形例を示す。なお、以下の各変形例は、互いに組み合わせることもできる。
・実施形態の回路基板５において、ＦＥＴ２１〜２６はパワーＭＯＳＦＥＴである。一方、変形例の回路基板５において、ＦＥＴ２１〜２６は接合型ＦＥＴである。
・実施形態の回路基板５において、上段ＦＥＴ２０Ａと下段ＦＥＴ２０Ｂとが重なる。一方、変形例の回路基板５においては、例えばＵ相直結用ＦＥＴ２１とＶ相直結用ＦＥＴ２３とが重なる位置に配置される。すなわち、重なるＦＥＴ２０を互いに直列に接続しなくてもよい。
・実施形態の回路基板５において、上段ＦＥＴ２０Ａおよび下段ＦＥＴ２０Ｂの双方が、多層プリント配線板６に内蔵されている。一方、変形例の回路基板５においては、上段ＦＥＴ２０Ａおよび下段ＦＥＴ２０Ｂのいずれか一方が、多層プリント配線板６に内蔵されている。また、変形例の回路基板５においては、上段ＦＥＴ２０Ａおよび下段ＦＥＴ２０Ｂの双方が多層プリント配線板６に内蔵されず、多層プリント配線板６の表面に実装されている。
・実施形態の回路基板５において、多層プリント配線板６の両面に放熱機構９１，９２が配置される。一方、変形例の回路基板５において、多層プリント配線板６のいずれか一方の面に放熱機構が配置される。
１…モーター制御装置、３…モーター、３Ａ…ステーター、３Ｂ…ローター、３Ｕ…Ｕ相コイル、３Ｖ…Ｖ相コイル、３Ｗ…Ｗ相コイル、５…モーター制御用多層回路基板、６…多層プリント配線板、６Ａ，６Ｂ，６Ｃ…基板、１０…インバーター回路、１１…ドレイン用配線、１２…上段ゲート用配線、１３…直列配線、１４…下段ゲート用配線、１５…ソース用配線、２０…電界効果トランジスタ、２０Ａ…上段ＦＥＴ（第１電界効果トランジスタ）、２０Ｂ…下段ＦＥＴ（第２電界効果トランジスタ）、２０Ｄ…ドレイン端子、２０Ｇ…ゲート端子、２０Ｓ…ソース端子、２１，２２…Ｕ相直結用ＦＥＴ、２３，２４…Ｖ相直結用ＦＥＴ、２５，２６…Ｗ相直結用ＦＥＴ、６１…絶縁体、６１Ａ，６１Ｂ，６１Ｃ，６１Ｄ，６１Ｅ，６１Ｆ…熱可塑性樹脂シート、６２，６３，６４…導体層、７１，７２，７３，７４…ビア、８１，８２…絶縁体、９１，９２…放熱機構。

Claims (6)

  1. 積層された複数の導体層を有する多層プリント配線板と、
    モーターを制御するためのものであり、前記導体層に接続される第１電界効果トランジスタと、
    モーターを制御するためのものであり、前記導体層に接続され、前記導体層が積層される積層方向において前記第１電界効果トランジスタと重なる位置に配置される第２電界効果トランジスタと、
    前記多層プリント配線板上に配置され、前記積層方向において前記第１電界効果トランジスタおよび前記第２電界効果トランジスタの少なくとも一方と重なる位置に配置される放熱機構と
    を有するモーター制御用多層回路基板。
  2. 前記第１電界効果トランジスタおよび前記第２電界効果トランジスタの少なくとも一方は、前記多層プリント配線板に内蔵されている
    請求項１に記載のモーター制御用多層回路基板。
  3. 前記第１電界効果トランジスタおよび前記第２電界効果トランジスタの双方が、前記多層プリント配線板に内蔵されている
    請求項１または２に記載のモーター制御用多層回路基板。
  4. 前記第１電界効果トランジスタおよび前記第２電界効果トランジスタは、直列配線により互いに直列に接続され、
    前記第１電界効果トランジスタは、前記第２電界効果トランジスタよりも高電位側に配置されるスイッチング素子として機能し、
    前記第２電界効果トランジスタは、前記第１電界効果トランジスタよりも低電位側に配置されるスイッチング素子として機能する
    請求項１〜３のいずれか一項に記載のモーター制御用多層回路基板。
  5. 前記第１電界効果トランジスタおよび前記第２電界効果トランジスタは、それぞれ、一方の面にゲート端子およびソース端子を有し、他方の面にドレイン端子を有するパワーＭＯＳＦＥＴであって、
    前記第１電界効果トランジスタが有するソース端子は、前記積層方向において、前記第２電界効果トランジスタが有するドレイン端子と重なる位置に配置される
    請求項４に記載のモーター制御用多層回路基板。
  6. 前記放熱機構は、絶縁体を介して前記多層プリント配線板の両面に配置される
    請求項１〜５のいずれか一項に記載のモーター制御用多層回路基板。
JP2012097910A 2012-04-23 2012-04-23 モーター制御用多層回路基板 Pending JP2013225622A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012097910A JP2013225622A (ja) 2012-04-23 2012-04-23 モーター制御用多層回路基板
US13/866,422 US8994120B2 (en) 2012-04-23 2013-04-19 Motor control multilayer circuit board
EP13164682.0A EP2658113A3 (en) 2012-04-23 2013-04-22 Motor control multilayer circuit board
CN2013101431645A CN103379730A (zh) 2012-04-23 2013-04-23 马达控制用多层电路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012097910A JP2013225622A (ja) 2012-04-23 2012-04-23 モーター制御用多層回路基板

Publications (1)

Publication Number Publication Date
JP2013225622A true JP2013225622A (ja) 2013-10-31

Family

ID=48182749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012097910A Pending JP2013225622A (ja) 2012-04-23 2012-04-23 モーター制御用多層回路基板

Country Status (4)

Country Link
US (1) US8994120B2 (ja)
EP (1) EP2658113A3 (ja)
JP (1) JP2013225622A (ja)
CN (1) CN103379730A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6271265B2 (ja) * 2014-01-24 2018-01-31 日本電産サンキョー株式会社 モータ駆動装置
CN104392980B (zh) * 2014-11-27 2019-02-15 深圳先进技术研究院 一种芯片封装结构
CN105576997B (zh) * 2016-02-04 2019-06-07 中国第一汽车股份有限公司 一种车用集成电机的逆变器总成
WO2023179845A1 (en) * 2022-03-22 2023-09-28 Huawei Digital Power Technologies Co., Ltd. Semiconductor power entity and method for producing such entity by hybrid bonding

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140068A (ja) * 2002-10-16 2004-05-13 Nissan Motor Co Ltd 積層型半導体装置およびその組み立て方法
JP2006128226A (ja) * 2004-10-26 2006-05-18 Yamanashi Matsushita Electric Works Ltd 電気部品内蔵多層プリント配線板及びその製造方法
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
JP2011249410A (ja) * 2010-05-24 2011-12-08 Denso Corp 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1998273A (zh) * 2004-03-11 2007-07-11 国际整流器公司 嵌入式功率管理控制电路
CN100459083C (zh) * 2006-03-15 2009-02-04 日月光半导体制造股份有限公司 内埋元件的基板制造方法
DE102007036045A1 (de) 2007-08-01 2009-02-05 Siemens Ag Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung
US9147649B2 (en) 2008-01-24 2015-09-29 Infineon Technologies Ag Multi-chip module
DE102008040906A1 (de) 2008-07-31 2010-02-04 Robert Bosch Gmbh Leiterplatine mit elektronischem Bauelement
JP2011083063A (ja) 2009-10-02 2011-04-21 Mitsuba Corp 駆動制御装置、およびモータユニット
US8120158B2 (en) 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
CN102612747B (zh) 2010-01-08 2014-12-03 丰田自动车株式会社 半导体模块
JP2012009828A (ja) 2010-05-26 2012-01-12 Jtekt Corp 多層回路基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140068A (ja) * 2002-10-16 2004-05-13 Nissan Motor Co Ltd 積層型半導体装置およびその組み立て方法
JP2006128226A (ja) * 2004-10-26 2006-05-18 Yamanashi Matsushita Electric Works Ltd 電気部品内蔵多層プリント配線板及びその製造方法
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
JP2011249410A (ja) * 2010-05-24 2011-12-08 Denso Corp 半導体装置

Also Published As

Publication number Publication date
US8994120B2 (en) 2015-03-31
EP2658113A3 (en) 2015-01-07
EP2658113A2 (en) 2013-10-30
CN103379730A (zh) 2013-10-30
US20130277761A1 (en) 2013-10-24

Similar Documents

Publication Publication Date Title
JP5435284B2 (ja) 駆動装置
JP6026048B1 (ja) 電動パワーステアリング用モータ駆動制御装置
JP5967071B2 (ja) 電子制御装置、および、これを用いた電動パワーステアリング装置
WO2017046940A1 (ja) 一体型電動パワーステアリング装置
WO2010150528A1 (ja) 駆動装置
WO2010150530A1 (ja) 駆動装置
JP5397417B2 (ja) 半導体装置、および、それを用いた駆動装置
JP5267959B2 (ja) 半導体モジュール、及び、それを用いた駆動装置
WO2000075991A1 (en) Power feed and heat dissipating device for power semiconductor devices
JP6407302B2 (ja) 半導体駆動装置
JP6020379B2 (ja) 半導体装置
JP2016033958A (ja) 電子装置及びそれを備えた駆動装置
WO2018096596A1 (ja) 回転電動機
JP2015099846A (ja) 半導体装置および半導体装置の製造方法
JP2013225622A (ja) モーター制御用多層回路基板
JP6075128B2 (ja) 駆動回路装置
ES2898791T3 (es) Módulo de potencia
JP2016149836A (ja) 電力変換装置
JP2017224761A (ja) 回路モジュールおよび機電一体型モータユニット
JP2021082625A (ja) 電子制御装置
WO2023243169A1 (ja) 電力変換装置
JP2004063682A (ja) 半導体装置
JP2014049610A (ja) 回路基板
JP2019103247A (ja) 電力変換器用冷却構造
JP2016157986A (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170404