CN100459083C - 内埋元件的基板制造方法 - Google Patents
内埋元件的基板制造方法 Download PDFInfo
- Publication number
- CN100459083C CN100459083C CNB2006100574425A CN200610057442A CN100459083C CN 100459083 C CN100459083 C CN 100459083C CN B2006100574425 A CNB2006100574425 A CN B2006100574425A CN 200610057442 A CN200610057442 A CN 200610057442A CN 100459083 C CN100459083 C CN 100459083C
- Authority
- CN
- China
- Prior art keywords
- layer
- embedded element
- core layer
- insulating barrier
- overlapping layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种内埋元件的基板制造方法。该基板制造方法包括:首先提供一个由多层半固化态绝缘层堆叠而成的核心层;然后,在核心层形成埋孔,并将至少具有一个电极的内埋元件放置于埋孔中;分别在核心层的上下两表面上形成金属层,再对核心层以及这两个金属层进行压合,以使绝缘层能够填入埋孔中,并将内埋元件的周围表面包覆住;最后,分别对核心层上下表面的金属层进行图案化,以使图案化的金属层在核心层的上表面以及下表面分别形成第一信号层以及第二信号层,并且电性导通内埋元件,使内埋元件的电极与第一信号层电性连接。
Description
技术领域
本发明涉及一种基板制造方法,特别涉及一种内埋元件(embeddedcomponent)的基板制造方法。
背景技术
通常,线路基板主要是由多层经过图案化的线路层(pattemed circuit layer)以及绝缘层(dielectric layer)交替叠加所构成。其中,图案化线路层是由铜箔层(copper foil)经过微影与蚀刻制造工艺定义而成的,而绝缘层配置于图案化线路层之间,用以隔离图案化线路层。此外,相叠加的图案化线路层之间是透过贯穿绝缘层的镀通孔(Plating Through Hole,PTH)或导电孔道(conductivevia)而彼此电性连接。最后,在线路基板的表面配置各种电子元件(有源元件、无源元件),并通过内部线路的电路设计而达到电子信号传递(electrical signalpropagation)的目的。
然而,随着市场对于电子产品需具有轻薄短小且携带方便的需求,因此在目前的电子产品中,是将原先焊接在线路基板的电子元件设计为可埋设在线路基板内部的内埋元件,如此可以增加基板表面的布局面积,从而达到电子产品薄型化的目的。但是在现有使用内埋式电子元件的技术中,在压合线路层以及绝缘层而形成基板时,由于绝缘层经过高温固化处理之后,多数呈现为不易产生形变的固化态,因此容易造成内埋元件与绝缘层之间仍有许多未填满的空隙,这些空隙不但容易影响压合时基板与内埋元件的结合性,也会影响压合时内埋元件与接点的对准。此外,在单一绝缘层的线路基板中,绝缘层的厚度通常比内埋元件的厚度要小,这就容易造成无法将元件内埋入基板之中等问题。
发明内容
本发明的目的在于提供一种内埋元件的基板制造方法,该内埋元件的基板制造方法包括:首先提供一个核心层,该核心层是由多层绝缘层堆叠而成,其中绝缘层是呈半固化态的;然后,在核心层中形成埋孔,并将内埋元件放置于该埋孔中,并且该内埋元件至少具有一个电极;之后,分别在核心层的上下两表面上形成金属层,再对核心层以及核心层上下表面的金属层进行压合,以使绝缘层能够被填入埋孔中,并且绝缘层将内埋元件的周围表面包覆住;接着,分别对核心层上下表面的金属层进行图案化,以使的图案化的金属层在核心层的上表面以及下表面分别形成第一信号层以及第二信号层,并且电性导通内埋元件,使内埋元件的电极与第一信号层的电性连接。
作为上述方法的一种优选方案,绝缘层的总厚度可以大于或等于内埋元件的厚度。此外,形成埋孔的方式可以是利用机械钻孔或是激光成孔,从而在核心层中形成贯穿绝缘层的通孔,或是在核心层中形成凹陷于部分绝缘层之内的凹孔。
作为上述方法的一种优选方案,在压合核心层以及核心层上下表面的金属层之前,可以更包括首先在核心层以及核心层上下表面的金属层之间放置半固化态的第一绝缘层以及第二绝缘层。
作为上述方法的一种优选方案,基板制造方法还可进一步包括下面的步骤:在核心层的一个表面上配置第一叠合层,而且第一叠合层包括第一金属层以及第四绝缘层;在核心层的另一个表面上配置第二叠合层,而且第二叠合层包括第二金属层以及第五绝缘层;然后对第一叠合层、核心层以及第二叠合层进行压合。此外,在压合第一叠合层、核心层以及第二叠合层的步骤结束之后,可以更包括在第一叠合层、核心层以及第二叠合层上形成多个镀通孔,这些镀通孔贯穿第一叠合层、核心层以及第二叠合层,并且与第一金属层以及第二金属层电性连接。
作为上述方法的一种优选方案,电性导通内埋元件与第一信号层的步骤可以包括下列之步骤:首先利用激光钻孔在核心层中形成至少一个钻孔,并且将内埋元件的电极暴露出。然后,利用电镀法在钻孔中形成导电柱,该导电柱用以电性导通内埋元件与第一信号层。
作为上述方法的一种优选方案,内埋元件可以包括有源元件或无源元件。
此外,本發明还提出一種内埋元件的基板制造方法,该制造方法包括:首先提供一个核心层,该核心层是由多层绝缘层堆叠而成,其中绝缘层是呈半固化态的;然后,在核心层中形成埋孔,并将内埋元件放置到该埋孔中,且该内埋元件至少具有一个电极;然后,分别在核心层的上下两表面上形成金属层,再对核心层以及核心层上下表面的金属层进行压合,以使绝缘层能够被填入埋孔中,并且绝缘层将内埋元件的周围表面包覆住;接着,分别对核心层上下表面的金属层进行图案化,以使图案化的金属层在核心层的上表面以及下表面分别形成第一信号层以及第二信号层;然后,在第一信号层上配置第一叠合层,并且该第一叠合层包括第一表面线路层,在第二叠合层上配置第二叠合层,而第二叠合层包括第二表面线路层;最后,对第一叠合层、核心层以及第二叠合层进行压合,并且电性导通内埋元件,使内埋元件的电极与第一表面线路层电性连接。
作为上述方法的一种优选方案,绝缘层的总厚度可以大于或等于内埋元件的厚度。此外,形成埋孔的方式可以是利用机械钻孔或是激光成孔,以在核心层中形成贯穿绝缘层的通孔,或是在核心层中形成凹陷于部分绝缘层之内的凹孔。
作为上述方法的一种优选方案,在压合核心层以及核心层上下表面的金属层之前,可以更包括首先在核心层以及核心层上下表面的金属层之间放置半固化态的第一绝缘层以及第二绝缘层。
作为上述方法的一种优选方案,在压合第一叠合层、核心层以及第二叠合层的步骤之后,可以更包括于第一叠合层、核心层以及第二叠合层上形成多个镀通孔,且这些镀通孔贯穿第一叠合层、核心层以及第二叠合层,并且与第一表面线路层以及第二表面线路层电性连接。
作为上述方法的一种优选方案,电性导通内埋元件与第一表面线路层可以包括下列之步骤:首先利用激光钻孔在核心层以及第一叠合层中形成至少一个钻孔,并且将内埋元件的电极暴露出。然后,利用电镀法在钻孔中形成导电柱,该导电柱用以电性导通内埋元件与第一表面线路层。
作为上述方法的一种优选方案,内埋元件可以包括有源元件或无源元件。
在本发明内埋元件的基板制造方法中,是提供由多层半固化态绝缘层所形成的核心层,然后将元件内埋在核心层之中。其中,核心层的厚度大于或等于内埋元件的厚度,才能使内埋元件能够完全埋入核心层中,从而减少基板与元件之间的焊点数,并增加基板的空间利用性。此外,对核心层进行压合以形成基板时,由于半固化态的绝缘层具有流体的形变特性,因此受到挤压的半固化态绝缘层能够将内埋元件紧紧包覆在核心层中,并且充分地将埋孔与内埋元件间的空隙填满,从而改善基板与内埋元件之间的结合性。
附图说明
图1至图10依序为描述本发明第一实施例之内埋元件的基板制造方法的示意图;
图11至图20依序为描述本发明第二实施例之内埋元件的基板制造方法的示意图。
其中,附图标记说明如下:
102 第一绝缘层 105、106 金属层
107 第一信号层 108 第二信号层
110 核心层 120 通孔
130 内埋元件 132 电极
140 钻孔 142 导电柱
152 第一叠合层 153 第一金属层
154 第二绝缘层 156 第二叠合层
157 第二金属层 158 第三绝缘层
160 镀通孔 253 第一表面线路层
257 第二表面线路层
具体实施方式
第一实施例
图1至图10依序为描述本发明第一实施例之内埋元件的基板制造方法的示意图。首先如图1所示,提供有核心层110,核心层110是由多层的第一绝缘层102所构成。其中,第一绝缘层102的型态可以是介于液体与固体之间的半固化态,其材料例如是玻璃氧基树脂(FR-4、FR-5)、双顺丁烯二酸酰亚胺(Bismaleimide-Triazine,BT)或者环氧树脂(epoxy resin)等浸渍(preprag)绝缘材料。由于第一绝缘层102是半固化态,因此第一绝缘层102同时具有流体的形变特性以及固体的粒子凝聚特性,且第一绝缘层102容易因受热而热固成型。
接下来如图2所示,在核心层110中形成埋孔,例如是贯穿核心层110的通孔120,并且通孔120的孔径与内埋元件的尺寸相当,从而将内埋元件130设置在其中,而内埋元件130可以是薄膜晶体管等有源元件,或是电阻、电容等无源元件,并且该内埋元件130至少具有一个电极132。在本具体实施例中,核心层110的总厚度可以大于或等于内埋元件130的厚度,并且形成通孔120的方式可以是机械钻孔。而在另一较佳实施例中,可以是利用激光成孔的方式形成通孔120。此外,在核心层110中所形成的埋孔可例如是凹陷于部份第一绝缘层102中的凹孔(图中未显示),并且凹孔并未贯穿核心层110,而形成凹孔的方法也可利用机械钻孔或是激光成孔。
请参考图3,核心层110的上表面以及下表面分别配置有金属层105、106,以作为电源平面、接地平面或信号传输的接口。其中,金属层105、106的材料例如是铜(copper)或其它具有良好导电性的金属。然后,压合金属层105、核心层110、以及金属层106,使第一绝缘层102受到挤压而产生流动形变,并且第一绝缘层102填入通孔120中。而在一优选实施例中,还可在两个金属层105、106与核心层110之间选择性地配置绝缘层(图中未显示),从而增加基板间的接合性。值得注意的是,配置在两个金属层105、106与核心层110之间的绝缘层可以是与第一绝缘层102的材质以及型态相同,同为适合于受到挤压而流动变形的半固化态绝缘材料。
然后请参考图4,金属层105、核心层110以及金属层106压合后,第一绝缘层102受到挤压而填入通孔120中,且第一绝缘层102紧紧包覆在内埋元件130的周围表面。
接下来请参考图5,对金属层105以及金属层106进行图案化的步骤,上述图案化的步骤例如是蚀刻,以使得金属层105以及金属层106形成图案化的第一信号层107以及第二信号层108。
之后请参考图6及图7,分别于核心层110的上下方配置第一叠合层152以及第二叠合层156。其中,第一叠合层152包括第一金属层153以及第二绝缘层154,而第二叠合层156包括第二金属层157以及第三绝缘层158。此外,第一金属层153以及第二金属层157的材料例如是铜(copper)或其它具有良好导电性的金属。然后,执行对第一叠合层152、核心层110以及第二叠合层156进行压合的步骤。
接下来请参考图8,形成多个贯穿第一叠合层152、核心层110以及第二叠合层156的镀通孔160,并且同时形成贯穿第一叠合层152以及部分核心层110的钻孔140,使得内埋元件130的电极132暴露出来。其中,形成镀通孔160以及钻孔140的方式可以是机械钻孔或是激光成孔。
之后请参考图9,电性导通内埋元件130与第一金属层153。其中,电性导通内埋元件130与第一金属层153的方法例如是将导电材料利用电镀法填入钻孔140中,从而在钻孔140中形成导电柱142,使内埋元件130的电极132利用导电柱142与第一金属层153电性相连。此外,同时将导电材料填入镀通孔160的侧壁中,使第一金属层153以及第二金属层157电性相连,以使得电子信号能在基板中传递。而在另一优选实施例中,更可以利用金属材料将镀通孔160填满,进而电性连接第一表面线路层253以及第二表面线路层257。
接下来请参考图10,为分别对第一金属层153以及第二金属层157进行图案化的步骤,此图案化的步骤可以是对第一金属层153以及第二金属层157进行微影与蚀刻,从而使得第一金属层153以及第二金属层157分别形成第一表面线路层253以及第二表面线路层257。
承上所述,在所有的内部线路组装完毕之后,更可以在核心层110上形成焊罩层(图中未显示),焊罩层用以提供保护线路的作用。此外,焊罩层具有多个开口用以定义基板与基板之间接点位置,从而做为线路基板电性连结外部电子装置或元件的接点。而在开口中的第一表面线路层253以及第二表面线路层257上,可以形成一层抗氧化层(图中未显示),此抗氧化层的材料需要是不易氧化的导电材料,例如是镍或是金,以避免第一表面线路层253以及第二表面线路层257因接触空气及水气而发生氧化,导致基板损坏。
因此,在本发明内埋元件得基板制造方法中,内埋元件130是利用半固化态的第一绝缘层102而内埋在基板中的,因此能够减少基板与元件间的焊点数。
第二实施例
图11至图20依序为描述本发明第二实施例之内埋元件的基板制造方法的示意图。其中,图11至图14的内埋元件的基板制造流程与第一实施例的图1至图4的内埋元件的基板制造流程相同,于此便不再赘述。
请同时参考图15及图16,使内埋元件130与金属层105电性导通。其中,电性导通内埋元件130与金属层105的步骤可以是先利用激光钻孔的方法,进而在核心层110形成钻孔140,并且暴露出内埋元件130的电极132,如图15所示。然后,将利用电镀法导电材料填入钻孔140,使导电柱142形成在钻孔140中,并且内埋元件130通过导电柱142与金属层105电性相连。值得注意的是,电性导通内埋元件130与金属层105仅为本发明所举例的一个优选实施例,但本发明并不限定内埋元件130仅能与金属层105电性导通。
然后请参考图17,显示对金属层105、106分别进行图案化的步骤,以形成第一信号层107及第二信号层108。
之后请参考图18,分别在核心层110的上、下表面配置第一叠合层152以及第二叠合层156。其中,第一叠合层152包括第一金属层153以及第二绝缘层154,而第二叠合层156包括第二金属层157以及第三绝缘层158。此外,第一金属层153以及第二金属层157的材料例如是铜(copper)或其它具有良好导电性的金属。然后,对第一叠合层152、核心层110以及第二叠合层156进行压合的步骤。然后,形成多个贯穿第一叠合层152、核心层110以及第二叠合层156的镀通孔160,而镀通孔160是用以电性连接第一金属层153以及第二金属层157。
接下来,请参考图19,将具有良好导电性的金属材料填入镀通孔160的内侧壁上,金属材料例如是铜,以使得第一金属层153以及第二金属层157电性相连。而在另一优选实施例中,还可以利用金属材料将镀通孔160填满。
最后请参考图20,分别对第一金属层153以及第二金属层157进行图案化的步骤,图案化的步骤可以是对第一金属层153以及第二金属层157进行微影与蚀刻,以使得第一金属层153以及第二金属层157分别形成第一表面线路层253以及第二表面线路层257。
承上所述,在所有的内部线路组装完毕之后,还可以在核心层110上形成焊罩层(图中未显示),形成的焊罩层用以提供保护线路的作用。此外,焊罩层具有多个开口用以定义基板与基板之间接点位置,以做为线路基板电性连结外部电子装置或元件的接点。而在开口中的第一表面线路层253以及第二表面线路层257上,可以形成一层抗氧化层(图中未显示),此抗氧化层的材料需要是不易氧化的导电材料,例如是镍或是金,以避免第一表面线路层253以及第二表面线路层257因接触空气及水气而发生氧化,而导致基板损坏。
综上所述,在本发明内埋元件的基板制造方法中,是先提供由多层半固化态绝缘层所形成的核心层,然后将元件内埋在核心层之中。因此使用本发明内埋元件的基板制造方法至少具有下列优点:
1.核心层的厚度与内埋元件的厚度相等,或核心层的厚度较内埋元件的厚度为厚,从而使内埋元件能够完全埋入核心层中。
2.由于内埋元件是完全埋入核心层中,因此可以减少基板与元件之间的焊点数。
3.由于半固化态的绝缘层具有流体的形变特性,因此当内埋元件置入核心层的埋孔且对核心层进行压合的步骤以形成基板时,受到挤压的半固化态绝缘层产生流动变形。半固化态绝缘层的流动形变不但能够将内埋元件紧紧包覆在核心层中,且能充分地将基板和内埋元件间的空隙填满,从而增加基板和内埋元件间的空隙填充率。
以上所述仅为本发明其中的较佳实施例而已,并非用来限定本发明的实施范围;即凡依本发明权利要求所作的均等变化与修饰,皆为本发明专利范围所涵盖。
Claims (10)
1、一种内埋元件的基板制造方法,其特征在于,该方法包括以下步骤:
提供一核心层,该核心层由多层绝缘层堆叠而成,其中每一该绝缘层呈半固化态;
在该核心层中形成一埋孔,并放置一内埋元件于该埋孔中,而该内埋元件具有至少一电极;
在该核心层的两个表面上分别提供一金属层;
压合该核心层与所述两个金属层,以使所述绝缘层填入在该埋孔中,并包覆在该内埋元件的周围表面;
图案化所述两个金属层,以在该核心层的两个表面上分别形成一第一信号层以及一第二信号层;以及
电性导通该内埋元件与该第一信号层。
2、如权利要求1所述的内埋元件的基板制造方法,其特征在于,所述绝缘层的总厚度大于或等于该内埋元件的厚度。
3、如权利要求1所述的内埋元件的基板制造方法,其特征在于,该埋孔为一通孔,其贯穿所述绝缘层。
4、如权利要求1所述的内埋元件的基板制造方法,其特征在于,该埋孔为一凹孔,该凹孔位于该核心层内且未贯穿该核心层。
5、如权利要求1所述的内埋元件的基板制造方法,其特征在于,在压合该核心层与所述两个金属层的步骤之前,更包括分别放置一第一绝缘层以及一第二绝缘层于该核心层与所述两个金属层之间的步骤。
6、如权利要求5所述的内埋元件的基板制造方法,其特征在于,该第一与第二绝缘层呈半固化态。
7、如权利要求1所述的内埋元件的基板制造方法,其特征在于,该方法进一步包括以下步骤:
在该核心层的一表面之该第一信号层上,配置一第一叠合层,且该第一叠合层包括一第一金属层以及一第二绝缘层,其中在该第一金属层形成有第一表面线路层;
在该核心层的另一表面之该第二信号层上,配置一第二叠合层,且该第二叠合层包括一第二金属层以及一第三绝缘层,其中在该第二金属层形成有第二表面线路层;以及
压合该第一叠合层、两表面分别具有该第一信号层及该第二信号层之该核心层以及该第二叠合层。
8、如权利要求7所述的内埋元件的基板制造方法,其特征在于,该方法更包括形成多数个镀通孔,其贯穿该第一叠合层、该核心层以及该第二叠合层,并电性连接该第一金属层以及该第二金属层。
9、如权利要求1所述的内埋元件的基板制造方法,其特征在于,电性导通该内埋元件与该第一信号层的步骤包括:
在该核心层形成至少一钻孔,并暴露出该内埋元件的该电极;以及
在该钻孔中形成一导电柱,以导通该内埋元件与该第一信号层。
10、如权利要求1所述的内埋元件的基板制造方法,其特征在于,该内埋元件包括有源元件或无源元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100574425A CN100459083C (zh) | 2006-03-15 | 2006-03-15 | 内埋元件的基板制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100574425A CN100459083C (zh) | 2006-03-15 | 2006-03-15 | 内埋元件的基板制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101038885A CN101038885A (zh) | 2007-09-19 |
CN100459083C true CN100459083C (zh) | 2009-02-04 |
Family
ID=38889671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100574425A Expired - Fee Related CN100459083C (zh) | 2006-03-15 | 2006-03-15 | 内埋元件的基板制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100459083C (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102026471B (zh) * | 2009-09-18 | 2013-05-08 | 欣兴电子股份有限公司 | 线路板及其制造方法 |
US8304878B2 (en) * | 2010-05-17 | 2012-11-06 | Advanced Semiconductor Engineering, Inc. | Embedded component substrate, semiconductor package structure using the same and fabrication methods thereof |
CN102800598B (zh) * | 2011-05-24 | 2015-08-19 | 成都锐华光电技术有限责任公司 | 埋置有源元件的基板及埋置方法 |
JP2013225622A (ja) * | 2012-04-23 | 2013-10-31 | Jtekt Corp | モーター制御用多層回路基板 |
KR102042033B1 (ko) * | 2012-10-30 | 2019-11-08 | 엘지이노텍 주식회사 | 칩 실장형 인쇄회로기판 및 그 제조방법 |
CN104254202B (zh) * | 2013-06-28 | 2017-08-22 | 鹏鼎控股(深圳)股份有限公司 | 具有内埋电子元件的电路板及其制作方法 |
CN103491719B (zh) * | 2013-09-22 | 2017-01-18 | Tcl通讯(宁波)有限公司 | 一种pcb板及pcb板埋入被动元件的方法 |
CN104299964A (zh) * | 2014-09-23 | 2015-01-21 | 武汉新芯集成电路制造有限公司 | 一种层叠封装结构及其制备方法 |
CN104320925B (zh) * | 2014-10-23 | 2018-01-19 | 安捷利(番禺)电子实业有限公司 | 一种新型埋入式电路板的制作方法 |
CN105657983B (zh) * | 2014-11-14 | 2018-12-07 | 欣兴电子股份有限公司 | 线路板的制作方法 |
CN111669893A (zh) * | 2019-03-06 | 2020-09-15 | 珠海方正科技高密电子有限公司 | 电路板及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6582991B1 (en) * | 2000-12-14 | 2003-06-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
JP2003204154A (ja) * | 2002-01-08 | 2003-07-18 | Shin Kobe Electric Mach Co Ltd | 多層プリント配線板の製造法 |
CN1537331A (zh) * | 2002-04-05 | 2004-10-13 | ������������ʽ���� | 电路组件及其制造方法 |
WO2004091266A1 (ja) * | 2003-04-02 | 2004-10-21 | Matsushita Electric Industrial Co., Ltd. | 回路基板およびその製造方法 |
-
2006
- 2006-03-15 CN CNB2006100574425A patent/CN100459083C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6582991B1 (en) * | 2000-12-14 | 2003-06-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
JP2003204154A (ja) * | 2002-01-08 | 2003-07-18 | Shin Kobe Electric Mach Co Ltd | 多層プリント配線板の製造法 |
CN1537331A (zh) * | 2002-04-05 | 2004-10-13 | ������������ʽ���� | 电路组件及其制造方法 |
WO2004091266A1 (ja) * | 2003-04-02 | 2004-10-21 | Matsushita Electric Industrial Co., Ltd. | 回路基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101038885A (zh) | 2007-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100459083C (zh) | 内埋元件的基板制造方法 | |
CN100359996C (zh) | 印刷电路板及其制造方法 | |
CN100459084C (zh) | 内埋元件的基板制造方法 | |
CN211879369U (zh) | 芯片封装结构及电子设备 | |
US7653991B2 (en) | Method for manufacturing printed circuit board having embedded component | |
US7678681B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
TWI295912B (en) | Method for manufacturing a substrate embedded with an electronic component and device from the same | |
JP2009533880A (ja) | 面実装が可能な導電性ポリマー電子デバイスとその製造方法 | |
TWI356479B (en) | Package structure with embedded die and method of | |
CN100490256C (zh) | 结合的三维金属层叠结构及其制备方法 | |
CN112382574B (zh) | 具有埋磁电感结构的封装基板及其制作方法 | |
US7180749B2 (en) | Circuit board and its manufacturing method | |
CN103906371A (zh) | 具有内埋元件的电路板及其制作方法 | |
CN105655304A (zh) | 电子封装件及其制法 | |
CN105762131A (zh) | 封装结构及其制法 | |
CN105514053A (zh) | 半导体封装件及其制法 | |
CN103871996A (zh) | 封装结构及其制作方法 | |
CN100553408C (zh) | 具有嵌入式元件的基板及其制造方法 | |
CN103906377A (zh) | 承载大电流的电路板的制作方法及承载大电流的电路板 | |
CN108900216B (zh) | 一种无线传输模组及制造方法 | |
CN101241901A (zh) | 内埋式芯片封装结构及其制作方法 | |
CN100542379C (zh) | 具有嵌入式元件的基板及其制造方法 | |
JP2000151112A (ja) | 配線基板及びその製造方法 | |
CN100459078C (zh) | 一种基板的制造方法 | |
CN103915235A (zh) | 一种平面磁性元件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090204 Termination date: 20170315 |
|
CF01 | Termination of patent right due to non-payment of annual fee |