JP2013214785A - Printed wiring board - Google Patents
Printed wiring board Download PDFInfo
- Publication number
- JP2013214785A JP2013214785A JP2013154601A JP2013154601A JP2013214785A JP 2013214785 A JP2013214785 A JP 2013214785A JP 2013154601 A JP2013154601 A JP 2013154601A JP 2013154601 A JP2013154601 A JP 2013154601A JP 2013214785 A JP2013214785 A JP 2013214785A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- blind via
- oxide
- electroless plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、ブラインドビアを有するプリント配線板に関する。 The present invention relates to a printed wiring board having blind vias.
プリント配線板のブラインドビアとして特許文献１の技術が知られている。
図６に示すように、絶縁層に形成されている第１導電パターン１１０と第２導電パターン１２０は、絶縁層１３０を貫通するブラインドビア１４０を介して互いに接続されている。このブラインドビア１４０は、絶縁層に形成された貫通孔１４１に導電ペースト１４３を充填することにより形成されている。
The technique of patent document 1 is known as a blind via of a printed wiring board.
As shown in FIG. 6, the first conductive pattern 110 and the second conductive pattern 120 formed in the insulating layer are connected to each other through a blind via 140 penetrating the insulating layer 130. The blind via 140 is formed by filling a conductive paste 143 into a through hole 141 formed in an insulating layer.
近年、プリント配線板の高密度配線化の要求にともないブラインドビア１４０の更なる小径化が要求されている。ブラインドビア１４０の小径化のためには貫通孔１４１の内径を小さくし、かつ、この貫通孔１４１に導電ペースト１４３を十分に充填するために導電ペースト１４３の粘度を低下させることが必要となる。しかし、粘度の低い導電ペースト１４３を用いた場合、導電ペースト１４３の熱硬化のときの流動に起因してブラインドビア径ＢＤがばらつく。ブラインドビア径ＢＤがランドパターン１４２以上に拡大したときは、導電パターン同士の短絡するおそれが生じる。 In recent years, further reduction in the diameter of the blind via 140 has been demanded with the demand for high-density wiring of the printed wiring board. In order to reduce the diameter of the blind via 140, it is necessary to reduce the viscosity of the conductive paste 143 in order to reduce the inner diameter of the through hole 141 and sufficiently fill the conductive hole 143 into the through hole 141. However, when the conductive paste 143 having a low viscosity is used, the blind via diameter BD varies due to the flow when the conductive paste 143 is thermally cured. When the blind via diameter BD increases to the land pattern 142 or more, the conductive patterns may be short-circuited.
一方、ブラインドビアの構造を絶縁層と無電解めっきと電気めっき層とを順に積層した構造とすることもできるが、絶縁層と無電解めっきとの間の接着強度が弱いことに起因して、ブラインドビアにおいて絶縁層と導電層との間に剥離が生じるおそれがある。 On the other hand, although the structure of the blind via can be a structure in which an insulating layer, an electroless plating, and an electroplating layer are sequentially laminated, due to the weak adhesive strength between the insulating layer and the electroless plating, There is a possibility that peeling occurs between the insulating layer and the conductive layer in the blind via.
本発明はこのような実情に鑑みてなされたものであり、その目的は、ブラインドビアにおいて絶縁層と導電層との間の剥離を抑制することができるプリント配線板を提供することにある。 This invention is made | formed in view of such a situation, The objective is to provide the printed wiring board which can suppress peeling between an insulating layer and a conductive layer in a blind via.
（１）上記課題を解決するプリント配線板は、絶縁層と、前記絶縁層の一方の面に形成されている第１導電層と、前記絶縁層の他方の面に形成されかつブラインドビアを通じて前記第１導電層に接続されている第２導電層とを備えているプリント配線板であって、前記第２導電層は、前記絶縁層の上に形成されている導電粒子層と、この導電粒子層に積層されている無電解めっき層と、前記無電解めっき層に積層されている電気めっき層とを備え、前記ブラインドビアは、前記ブラインドビアの貫通孔の表面に形成されている導電粒子層と、この導電粒子層に積層されている無電解めっき層と、前記無電解めっき層に積層されている電気めっき層とを備え、かつ前記貫通孔の底面で前記第１導電層に接続されている。 (1) A printed wiring board that solves the above-described problems is an insulating layer, a first conductive layer formed on one surface of the insulating layer, and formed on the other surface of the insulating layer and through a blind via. A printed wiring board including a second conductive layer connected to the first conductive layer, wherein the second conductive layer includes a conductive particle layer formed on the insulating layer, and the conductive particles. An electroless plating layer laminated on a layer; and an electroplating layer laminated on the electroless plating layer, wherein the blind via is a conductive particle layer formed on the surface of the through hole of the blind via And an electroless plating layer laminated on the conductive particle layer, and an electroplating layer laminated on the electroless plating layer, and connected to the first conductive layer at the bottom surface of the through hole. Yes.
例えば、ブラインドビアの構造を絶縁層と無電解めっきと電気めっき層とを順に積層した構造とすることもできる。しかし、この構造の場合、絶縁層と無電解めっきとの間の接着強度が弱いため剥離するおそれがある。この点、上記発明によれば、電気めっき層は導電粒子層および無電解めっき層を介して第１導電層に接続される。導電粒子層と絶縁層との接着力は、無電解めっきと絶縁層との接着強度よりも大きいため、絶縁層の導電粒子層との間の剥離を抑制することができる。 For example, the structure of the blind via may be a structure in which an insulating layer, an electroless plating, and an electroplating layer are sequentially stacked. However, in the case of this structure, the adhesive strength between the insulating layer and the electroless plating is weak, so that there is a risk of peeling. In this regard, according to the invention, the electroplating layer is connected to the first conductive layer via the conductive particle layer and the electroless plating layer. Since the adhesive force between the conductive particle layer and the insulating layer is greater than the adhesive strength between the electroless plating and the insulating layer, peeling of the insulating layer from the conductive particle layer can be suppressed.
（２）上記プリント配線板において、前記導電性粒子同士は互いに接触する部分で溶融接続または焼結接続され、かつ前記導電性粒子と前記第１導電層とは互いに接触する部分で溶融接続または焼結接続されていることが好ましい。 (2) In the printed wiring board, the conductive particles are melt-connected or sintered-connected at a portion where they are in contact with each other, and the conductive particles and the first conductive layer are melt-connected or sintered at a portion where they are in contact with each other. It is preferable that they are connected.
この発明によれば、導電性粒子同士が溶融接続または焼結接続され、かつ導電性粒子と第１導電層とが溶融接続または焼結接続されているため、ブラインドビアにおける導通経路の電流密度を増大することができる。この結果、ブラインドビアの抵抗値を小さくすることができる。 According to this invention, since the conductive particles are fused or sintered and the conductive particles and the first conductive layer are fused or sintered, the current density of the conduction path in the blind via is reduced. Can be increased. As a result, the resistance value of the blind via can be reduced.
（３）上記プリント配線板において、前記貫通孔の直径が１０μｍ以上であり、かつ前記導電粒子層の層厚が０．５μｍ以下であることが好ましい。
仮に、貫通孔全体が導電粒子層となる場合、導電粒子層が多数の隙間のある構造であることから、ブラインドビアの強度が低下する。この点、上記発明によれば、貫通孔の底面および側面に形成された導電粒子層の上に、無電解めっきおよび電気めっきが積層された構造としているため、貫通孔全体を導電粒子層とする場合と比べて、ブラインドビアの強度を高くすることができる。
(3) In the printed wiring board, it is preferable that the diameter of the through hole is 10 μm or more and the thickness of the conductive particle layer is 0.5 μm or less.
If the entire through-hole is a conductive particle layer, the strength of the blind via is reduced because the conductive particle layer has a large number of gaps. In this regard, according to the above-described invention, since the electroless plating and electroplating are laminated on the conductive particle layer formed on the bottom and side surfaces of the through hole, the entire through hole is used as the conductive particle layer. Compared to the case, the strength of the blind via can be increased.
以下、上記発明に関連する技術思想を開示する。
（１）絶縁層と、この絶縁層の一方の面に形成されている第１導電層と、前記絶縁層の他方の面に形成されかつブラインドビアを通じて前記第１導電層に接続されている第２導電層とを備えているプリント配線板の製造方法において、前記絶縁層に前記第１導電層に達する貫通孔を形成する貫通孔形成工程と、前記貫通孔を含む領域に導電性粒子を含む導電性インクを塗布して導電粒子層を形成する第１層形成工程と、電気めっきにより前記導電粒子層の上に電気めっき層を形成する第２層形成工程と、前記貫通孔周囲の前記導電粒子層を除去し、前記導電粒子層と前記電気めっき層とを含む前記第２導電層を形成するパターン層形成工程と、前記各工程を経て形成されたブラインドビアに対して通電加熱する工程とを含む。
The technical idea related to the above invention will be disclosed below.
(1) An insulating layer, a first conductive layer formed on one surface of the insulating layer, and a first conductive layer formed on the other surface of the insulating layer and connected to the first conductive layer through a blind via. In a method for manufacturing a printed wiring board comprising two conductive layers, a through hole forming step of forming a through hole reaching the first conductive layer in the insulating layer, and conductive particles are included in a region including the through hole A first layer forming step of forming a conductive particle layer by applying a conductive ink; a second layer forming step of forming an electroplating layer on the conductive particle layer by electroplating; and the conductivity around the through hole. A pattern layer forming step of removing the particle layer and forming the second conductive layer including the conductive particle layer and the electroplating layer; and a step of energizing and heating the blind via formed through the steps. including.
この技術によれば、ブラインドビアの形成後に導電粒子層を除去する工程を含むため、導電粒子層の形成のために粘度の低い導電性インクを用いることができ、かつ導電性インクの粘度が低いことに起因してブラインドビア径のばらつきが大きくなることを抑制することができる。 According to this technique, since the step of removing the conductive particle layer after the formation of the blind via is included, a conductive ink having a low viscosity can be used for forming the conductive particle layer, and the viscosity of the conductive ink is low. Therefore, it is possible to suppress an increase in the variation of the blind via diameter.
ブラインドビアは導電粒子層を含む。そして、導電粒子層の抵抗値は、導電性粒子同士の接触部すなわち接触抵抗に大きく左右される。そこで、ブラインドビアに通電加熱することにより、導電性粒子同士の接触部分を溶融または焼結させる。これにより、導電性粒子同士の接触抵抗を小さくすることができる。この結果、ブラインドビアの抵抗値を低くすることができる。 The blind via includes a conductive particle layer. The resistance value of the conductive particle layer greatly depends on the contact portion between the conductive particles, that is, the contact resistance. Therefore, the contact portion between the conductive particles is melted or sintered by energizing and heating the blind via. Thereby, the contact resistance between electroconductive particles can be made small. As a result, the resistance value of the blind via can be lowered.
（２）上記プリント配線板の製造方法において、前記第１層形成工程は、前記導電性インクを塗布する工程と、前記導電性インクの溶媒を蒸発させて前記導電粒子層を形成する工程と、前記導電粒子層に対して無電解めっき層を形成する工程とを含むことが好ましい。 (2) In the method for manufacturing a printed wiring board, the first layer forming step includes a step of applying the conductive ink, a step of evaporating a solvent of the conductive ink, and forming the conductive particle layer. And a step of forming an electroless plating layer on the conductive particle layer.
この技術によれば、導電粒子層に対して無電解めっき層を形成し、導電粒子層の導電性粒子間の隙間にめっき材を充填するため、これにより導電粒子層を緻密にすることができる。この結果、ブラインドビアの抵抗値を小さくすることができる。 According to this technique, the electroless plating layer is formed on the conductive particle layer, and the plating material is filled in the gaps between the conductive particles of the conductive particle layer, so that the conductive particle layer can be made dense. . As a result, the resistance value of the blind via can be reduced.
（３）上記プリント配線板の製造方法において、前記第１層形成工程は、前記導電性インクを塗布する工程と、前記導電性インクの溶媒を蒸発させて前記導電粒子層を形成する工程と、前記第１導電層の表面の酸化物を除去する酸化物除去剤を前記導電粒子層の上に塗布する工程と、前記酸化物除去剤の塗布後に前記導電粒子層に対して無電解めっき層を形成する工程とを含むことが好ましい。 (3) In the method for manufacturing a printed wiring board, the first layer forming step includes a step of applying the conductive ink, a step of evaporating a solvent of the conductive ink, and forming the conductive particle layer. Applying an oxide remover for removing oxide on the surface of the first conductive layer on the conductive particle layer; and applying an electroless plating layer to the conductive particle layer after applying the oxide remover. Preferably including the step of forming.
この技術によれば、酸化物除去剤により、第１導電層の表面の酸化物を除去することができるため、第１導電層と導電粒子層との接着強度を大きくすることができ、この結果、第１導電層と導電粒子層との間の剥離が抑制される。 According to this technique, since the oxide on the surface of the first conductive layer can be removed by the oxide remover, the adhesive strength between the first conductive layer and the conductive particle layer can be increased. As a result, The peeling between the first conductive layer and the conductive particle layer is suppressed.
（４）上記プリント配線板の製造方法において、前記第１層形成工程は、前記導電性インクを塗布する工程と、前記導電性インクの溶媒を蒸発させて前記導電粒子層を形成する工程と、前記第１導電層の表面の酸化物を除去する酸化物除去剤を前記導電粒子層の上に塗布する工程と、前記酸化物除去剤の塗布後に不活性雰囲気で加熱処理する工程と、前記導電粒子層に対して無電解めっき層を形成する工程とを含むことが好ましい。 (4) In the method for manufacturing a printed wiring board, the first layer forming step includes a step of applying the conductive ink, a step of evaporating a solvent of the conductive ink, and forming the conductive particle layer. A step of applying an oxide removing agent for removing oxide on the surface of the first conductive layer on the conductive particle layer; a step of heat-treating in an inert atmosphere after the application of the oxide removing agent; And a step of forming an electroless plating layer on the particle layer.
この技術によれば、酸化物除去剤を導電粒子層の上に塗布した後に不活性雰囲気で加熱処理をするため、空気中で加熱処理する場合と比べて、酸化物除去剤が空気中の酸素と反応することが抑制されるため、酸化物除去剤と第１導電層の酸化物との反応を促進することができる。これにより、空気中で加熱処理する場合と比べて、第１導電層と導電粒子層との間の剥離の抑制効果を大きくすることができる。 According to this technique, the oxide remover is heated in an inert atmosphere after the oxide remover is applied on the conductive particle layer, so that the oxide remover is more oxygenated in the air than in the case of heat treatment in the air. Therefore, the reaction between the oxide remover and the oxide of the first conductive layer can be promoted. Thereby, compared with the case where it heat-processes in air, the inhibitory effect of peeling between a 1st conductive layer and a conductive-particle layer can be enlarged.
（５）上記プリント配線板の製造方法において、前記酸化物除去剤は前記酸化物を還元する還元剤および前記酸化物を溶解する溶解物質の少なくとも一方を含むことが好ましい。 (5) In the method for manufacturing a printed wiring board, the oxide removing agent preferably includes at least one of a reducing agent that reduces the oxide and a dissolved substance that dissolves the oxide.
還元剤は酸化物を還元することにより酸化物を分解する。また溶解物質は酸化物を溶解することにより酸化物を分解する。すなわち、この技術によれば、第１導電層の酸化物を分解することができるため、これにより、第１導電層と導電粒子層との間の接着力を増大させることができる。 The reducing agent decomposes the oxide by reducing the oxide. The dissolved substance decomposes the oxide by dissolving the oxide. That is, according to this technique, since the oxide of the first conductive layer can be decomposed, the adhesive force between the first conductive layer and the conductive particle layer can thereby be increased.
（６）上記プリント配線板の製造方法において、前記導電性インクは前記第１導電層の表面の酸化物を還元する還元剤および前記酸化物を溶解する溶解物質の少なくとも一方を含むことが好ましい。 (6) In the method for manufacturing a printed wiring board, the conductive ink preferably includes at least one of a reducing agent that reduces an oxide on a surface of the first conductive layer and a dissolved substance that dissolves the oxide.
導電性インクは還元剤および溶解物質の少なくとも一方を含むため、導電性インクを塗布することにより、還元剤および溶解物質の少なくとも一方と第１導電層の酸化物とを接触させることができ、これにより第１導電層の酸化物を分解することができる。 Since the conductive ink contains at least one of a reducing agent and a dissolved substance, by applying the conductive ink, at least one of the reducing agent and the dissolved substance can be brought into contact with the oxide of the first conductive layer. Thus, the oxide of the first conductive layer can be decomposed.
（７）上記プリント配線板の製造方法において、前記第１導電層はステンレス基板であることが好ましい。
この技術によれば、第１導電層を銅材により形成する場合と比べて、プリント配線板を高い弾性を有する部材とすることができる。ステンレスの表面に回路が形成された部材は、振動の緩衝が必要な部品、例えばハードディスク等のヘッドサスペンション用の回路基板として用いることができる。
(7) In the method for manufacturing a printed wiring board, the first conductive layer is preferably a stainless steel substrate.
According to this technique, it is possible to make the printed wiring board a highly elastic member as compared with the case where the first conductive layer is formed of a copper material. A member having a circuit formed on a stainless steel surface can be used as a circuit board for a head suspension such as a hard disk or the like, which requires vibration damping.
（８）上記プリント配線板の製造方法において、前記第１導電層はステンレス基板であり、前記ステンレス基板上で前記絶縁層が積層される側の面にはニッケル層が形成されていることが好ましい。 (8) In the method for manufacturing a printed wiring board, the first conductive layer is a stainless steel substrate, and a nickel layer is preferably formed on a surface of the stainless steel substrate on which the insulating layer is laminated. .
ステンレスの表面は酸化しやすいため、ステンレスとブラインドビアの接続部分の強度が低下することがある。この点、上記技術によれば、ステンレスの表面にニッケル層が形成されているため、ステンレスの表面の酸化を抑制することができ、ブラインドビアの接続部分の強度が低下することを抑制することができる。 Since the surface of stainless steel is easily oxidized, the strength of the connecting portion between the stainless steel and the blind via may be lowered. In this regard, according to the above technique, since the nickel layer is formed on the surface of the stainless steel, oxidation of the surface of the stainless steel can be suppressed, and the strength of the connection portion of the blind via can be suppressed from being lowered. it can.
本発明によれば、ブラインドビアにおいて絶縁層と導電層との間の剥離を抑制することができるプリント配線板を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the printed wiring board which can suppress peeling between an insulating layer and a conductive layer in a blind via can be provided.
図１および図２を参照して、本発明のプリント配線板の一実施形態について説明する。以下に示すプリント配線板は、ハードディスクドライブにおける磁気ヘッドを搭載するためのヘッドサスペンション用の回路基板の一例である。 With reference to FIG. 1 and FIG. 2, one Embodiment of the printed wiring board of this invention is described. The printed wiring board shown below is an example of a circuit board for a head suspension for mounting a magnetic head in a hard disk drive.
プリント配線板１は、導電基板１０（第１導電層）と、この導電基板１０の一面に積層されている絶縁層２０と、絶縁層２０の上面に形成されている導電パターン３０（第２導電層）とを備えている。 The printed wiring board 1 includes a conductive substrate 10 (first conductive layer), an insulating layer 20 stacked on one surface of the conductive substrate 10, and a conductive pattern 30 (second conductive layer) formed on the upper surface of the insulating layer 20. Layer).
導電基板１０として、例えば、厚さ１０μｍ〜５００μｍのステンレス基板が用いられる。この他、導電基板１０として、アルミニウム板、鉄板、銅板、または導電性金属の合板または各種導電性合金を用いることができる。なお、導電基板１０の厚みは用途により設定される。また、導電基板１０として、表面にニッケル層が形成されたステンレス基板を用いることもできる。この場合は、ニッケル層が保護膜となるため、ステンレスの酸化が抑制される。 As the conductive substrate 10, for example, a stainless substrate having a thickness of 10 μm to 500 μm is used. In addition, as the conductive substrate 10, an aluminum plate, an iron plate, a copper plate, a conductive metal plywood, or various conductive alloys can be used. Note that the thickness of the conductive substrate 10 is set depending on the application. As the conductive substrate 10, a stainless steel substrate having a nickel layer formed on the surface can also be used. In this case, since the nickel layer serves as a protective film, oxidation of stainless steel is suppressed.
絶縁層２０は、プリント配線板１の振動に対応し変形するように伸縮性のある絶縁性樹脂により形成されている。例えば、絶縁層２０はポリイミドフィルムにより形成される。
導電パターン３０は、金属粒子により構成されている導電粒子層３１と、導電粒子層３１の上に形成されている無電解めっき層３２と、無電解めっき層３２の上に形成されている電気めっき層３３とにより構成されている。なお、以降の説明においては、導電粒子層
３１と無電解めっき層３２とを合わせた層が第１層とし、電気めっき層３３を第２層とする。
The insulating layer 20 is formed of a stretchable insulating resin so as to deform in response to vibration of the printed wiring board 1. For example, the insulating layer 20 is formed of a polyimide film.
The conductive pattern 30 includes a conductive particle layer 31 made of metal particles, an electroless plating layer 32 formed on the conductive particle layer 31, and an electroplating formed on the electroless plating layer 32. And the layer 33. In the following description, the combined layer of the conductive particle layer 31 and the electroless plating layer 32 is the first layer, and the electroplating layer 33 is the second layer.
導電粒子層３１は平均粒径が数十ｎｍである導電性粒子３１Ａが積層されたものである。平均粒径とは、粒径の積算分布における積算値５０％の値（Ｄ５０）を示す。積算分布は、走査型電子顕微鏡（ＳＥＭ）により観察した５００個の粒子の画像解析により測定した円半径の値を体積換算して求めた値に基づいて作成される。なお、導電粒子層３１の層厚は０．５μｍ以下とされる。 The conductive particle layer 31 is formed by laminating conductive particles 31A having an average particle diameter of several tens of nm. An average particle diameter shows the value (D50) of the integrated value 50% in the integrated distribution of a particle diameter. The integrated distribution is created based on a value obtained by converting the value of the circle radius measured by image analysis of 500 particles observed by a scanning electron microscope (SEM) into a volume. The layer thickness of the conductive particle layer 31 is 0.5 μm or less.
導電性粒子３１Ａは銅（Ｃｕ）により形成されている。導電性粒子３１Ａとして、Ｃｕ以外に、例えば、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｒｕ、Ｓｎ、Ｎｉ、Ｆｅ、Ｃｏ、Ｔｉ、Ｉｎの群から選択される少なくとも一種を含む粒子が用いられる。また、これら導電性粒子３１Ａの混合物により導電粒子層３１が形成される。なお、導電性粒子３１Ａの粒子径は３０ｎｍ〜１００ｎｍに範囲とすることが好ましい。この場合、粒子径が３０ｎｍ〜１００ｎｍよりも大きい範囲にばらつく導電性粒子３１Ａにより導電粒子層３１を形成した場合と比べて、導電粒子層３１の表面を平滑になる。 The conductive particles 31A are made of copper (Cu). In addition to Cu, for example, particles containing at least one selected from the group of Ag, Au, Pt, Pd, Ru, Sn, Ni, Fe, Co, Ti, and In are used as the conductive particles 31A. Further, the conductive particle layer 31 is formed by a mixture of the conductive particles 31A. The particle diameter of the conductive particles 31A is preferably in the range of 30 nm to 100 nm. In this case, the surface of the conductive particle layer 31 becomes smooth as compared with the case where the conductive particle layer 31 is formed by the conductive particles 31A whose particle diameter varies in a range larger than 30 nm to 100 nm.
導電性粒子３１Ａ同士は互いに接触する部分で焼結または溶融により接続されている。また、導電性粒子３１Ａと導電基板１０とは互いに接触する部分で焼結または溶融により接続されている。 The conductive particles 31A are connected to each other by sintering or melting at a portion in contact with each other. In addition, the conductive particles 31A and the conductive substrate 10 are connected by sintering or melting at a portion where they are in contact with each other.
無電解めっき層３２は、銅、銀、ニッケル等の金属（以下、「無電解めっき金属」）の無電解めっきにより形成された層である。導電性粒子３１Ａが銅粒子の場合、当該銅粒子との密着性の観点から銅またはニッケルが好ましい。無電解めっき層３２は、導電粒子層３１と同じ層に形成されている下層と、この下層の上に積層されている上層とにより構成されている。下層は導電性粒子３１Ａ同士の隙間に無電解めっき金属が充填することにより形成された層である。上層は無電解めっき金属が主成分となっている層である。無電解めっき層３２の層厚は０．１μｍ〜０．５μｍとされている。 The electroless plating layer 32 is a layer formed by electroless plating of a metal such as copper, silver, or nickel (hereinafter, “electroless plating metal”). When the conductive particles 31A are copper particles, copper or nickel is preferable from the viewpoint of adhesion with the copper particles. The electroless plating layer 32 is composed of a lower layer formed in the same layer as the conductive particle layer 31 and an upper layer laminated on the lower layer. The lower layer is a layer formed by filling the gap between the conductive particles 31A with electroless plating metal. The upper layer is a layer mainly composed of electroless plating metal. The layer thickness of the electroless plating layer 32 is 0.1 μm to 0.5 μm.
電気めっき層３３は、銅またはニッケル等の金属の電気めっきにより形成された層である。電気めっき層３３の層厚は５〜３０μｍとされている。電気めっき層３３の層厚は無電解めっき層３２の層厚さよりも大きい。電気めっき層３３の層厚は、プリント配線板１の用途に応じて適宜設定される。 The electroplating layer 33 is a layer formed by electroplating a metal such as copper or nickel. The layer thickness of the electroplating layer 33 is 5 to 30 μm. The thickness of the electroplating layer 33 is larger than the thickness of the electroless plating layer 32. The layer thickness of the electroplating layer 33 is appropriately set according to the use of the printed wiring board 1.
ブラインドビア４０は、導電基板１０に達する絶縁層２０の貫通孔４１の上に、導電粒子層３１および無電解めっき層３２および電気めっき層３３を順に積層することにより形成される。すなわち、ブラインドビア４０と導電パターン３０とは同一構造を有する。 The blind via 40 is formed by sequentially laminating the conductive particle layer 31, the electroless plating layer 32, and the electroplating layer 33 on the through hole 41 of the insulating layer 20 reaching the conductive substrate 10. That is, the blind via 40 and the conductive pattern 30 have the same structure.
図３および図４を参照して、プリント配線板１の製造方法について説明する。
図３（Ａ）に示すように、厚さ１０μｍ〜５００μｍの導電基板１０の上に溶液状のポリイミド前駆体樹脂を塗布した後、３００℃以上で加熱し、ポリイミド前駆体樹脂を硬化させる。これにより、導電基板１０上に厚さ１０μｍ〜２００μｍの絶縁層２０を形成する。
With reference to FIG. 3 and FIG. 4, the manufacturing method of the printed wiring board 1 is demonstrated.
As shown to FIG. 3 (A), after apply | coating a solution-like polyimide precursor resin on the 10-500-micrometer-thick conductive substrate 10, it heats at 300 degreeC or more, and hardens a polyimide precursor resin. Thereby, the insulating layer 20 having a thickness of 10 μm to 200 μm is formed on the conductive substrate 10.
図３（Ｂ）に示すように、絶縁層２０においてブラインドビア４０に対応する部分に、直径が１０μｍ〜２００μｍの貫通孔４１をレーザ法またはエッチング法により形成する（貫通孔形成工程）。貫通孔４１の底面は導電基板１０に達するように形成する。貫通孔４１の孔径は１０μｍ〜２００μｍとされる。貫通孔４１の形成した後、レーザまたはエッチングにより生じた樹脂バリ、樹脂の粉等を除去するデスミア処理を行う。 As shown in FIG. 3B, a through hole 41 having a diameter of 10 μm to 200 μm is formed in a portion corresponding to the blind via 40 in the insulating layer 20 by a laser method or an etching method (through hole forming step). The bottom surface of the through hole 41 is formed so as to reach the conductive substrate 10. The diameter of the through hole 41 is 10 μm to 200 μm. After the through hole 41 is formed, a desmear process is performed to remove resin burrs, resin powder, and the like generated by laser or etching.
図３（Ｃ）に示すように、絶縁層２０の表面処理した後、基板全体に対して導電性インクを塗布し、これを乾燥する（第１層形成工程）。導電性インクの乾燥後、導電性粒子３１Ａの表面および導電基板１０の表面に形成されている酸化物を除去する酸化物除去剤を塗布し、その後乾燥する。さらに、導電性粒子３１Ａの焼結のため加熱処理する。以下、各工程の詳細を説明する。 As shown in FIG. 3C, after the surface treatment of the insulating layer 20, a conductive ink is applied to the entire substrate and dried (first layer forming step). After the conductive ink is dried, an oxide remover that removes oxides formed on the surfaces of the conductive particles 31A and the conductive substrate 10 is applied and then dried. Further, heat treatment is performed for sintering the conductive particles 31A. Hereinafter, details of each process will be described.
上記絶縁層２０の表面処理の方法としては、プラズマ処理、アルカリ溶液で表面を親水化するアルカリ処理、コロナ放電により対象物の表面を改質するコロナ処理、紫外線により対象物の表面を改質するＵＶ処理等が挙げられる。これにより、絶縁層２０の表面を粗化または絶縁層２０の表面に親水基を導入して、導電性インクと絶縁層２０との間の表面張力を低下させる。 The surface treatment method for the insulating layer 20 includes plasma treatment, alkali treatment for hydrophilizing the surface with an alkaline solution, corona treatment for modifying the surface of the object by corona discharge, and modifying the surface of the object by ultraviolet rays. Examples include UV treatment. As a result, the surface of the insulating layer 20 is roughened or hydrophilic groups are introduced into the surface of the insulating layer 20 to reduce the surface tension between the conductive ink and the insulating layer 20.
導電性インクは、所定の溶媒に粒子分散剤により導電性粒子３１Ａを分散させたものである。溶媒として例えば水が用いられている。導電性インクの粘度は水と略同じである。このため、貫通孔４１の直径が１０μｍと小さい場合であっても当該案通孔に導電性インクを容易に充填することができる。溶媒としては、水以外にも、エタノール等の揮発性溶媒または水と揮発性溶媒の混合液を用いることができる。導電性粒子３１Ａとしては、平均粒径が数十ｎｍの粒子が用いられる。 The conductive ink is obtained by dispersing the conductive particles 31A in a predetermined solvent with a particle dispersant. For example, water is used as the solvent. The viscosity of the conductive ink is substantially the same as that of water. For this reason, even if the diameter of the through hole 41 is as small as 10 μm, the conductive ink can be easily filled in the through hole. As the solvent, in addition to water, a volatile solvent such as ethanol or a mixed solution of water and a volatile solvent can be used. As the conductive particles 31A, particles having an average particle diameter of several tens of nm are used.
粒子分散剤としては、例えば、分子量が２０００〜１０万の高分子分散剤が用いられる。例えば、ポリエチレンイミン、ポリビニルピロリドン等のアミン系の高分子分散剤、またポリアクリル酸、カルボキシメチルセルロース等の分子中にカルボン酸基を有する炭化水素系の高分子分散剤等が粒子分散剤として用いられる。 As the particle dispersant, for example, a polymer dispersant having a molecular weight of 2000 to 100,000 is used. For example, amine-based polymer dispersants such as polyethyleneimine and polyvinylpyrrolidone, and hydrocarbon-based polymer dispersants having a carboxylic acid group in the molecule such as polyacrylic acid and carboxymethylcellulose are used as the particle dispersant. .
導電性インクの塗布はローラを用いて行う。導電性インクの厚さは、乾燥後に０．１μｍとなる厚さに調整される。なお、導電性インクの塗布は、ローラ法に代えて、スピンコート法、スプレーコート法、バーコート法、ダイコート法、スリットコート法、ディップコート法等の方法を用いることができる。 The conductive ink is applied using a roller. The thickness of the conductive ink is adjusted to a thickness of 0.1 μm after drying. The conductive ink can be applied by a method such as spin coating, spray coating, bar coating, die coating, slit coating, or dip coating instead of the roller method.
導電性インクの乾燥では、空気雰囲気下で８０℃において所定時間維持し、導電性インクに含まれる水を蒸発させる。これにより、絶縁層２０の表面上に導電性粒子３１Ａの薄層を形成する。 In drying the conductive ink, the conductive ink is maintained at 80 ° C. for a predetermined time in an air atmosphere to evaporate water contained in the conductive ink. Thereby, a thin layer of conductive particles 31 </ b> A is formed on the surface of the insulating layer 20.
導電性インクを乾燥させた後は、上記したように酸化物除去剤を塗布する。酸化物除去剤は所定の溶媒に酸化物除去物質を溶解させたものである。溶媒としては水が用いられる。水以外にも、エタノール等の揮発性溶媒または水と揮発性溶媒の混合液を用いることができる。 After the conductive ink is dried, the oxide remover is applied as described above. The oxide removing agent is obtained by dissolving an oxide removing substance in a predetermined solvent. Water is used as the solvent. Besides water, a volatile solvent such as ethanol or a mixture of water and a volatile solvent can be used.
酸化物除去剤に塗布後、不活性ガス雰囲気にて、５０℃〜４５０℃、より好ましくは１００℃〜４００℃にて加熱する。加熱処理時間は、１分〜２００分、より好ましくは、１０分〜６０分である。この加熱処理により、導電性粒子３１Ａの表面および導電基板１０の表面の酸化層と酸化物除去物質とが反応し、これにより酸化物を分解される。 After applying to the oxide remover, heating is performed at 50 ° C. to 450 ° C., more preferably 100 ° C. to 400 ° C. in an inert gas atmosphere. The heat treatment time is 1 minute to 200 minutes, more preferably 10 minutes to 60 minutes. By this heat treatment, the oxide layer on the surface of the conductive particles 31 </ b> A and the surface of the conductive substrate 10 reacts with the oxide removing substance, whereby the oxide is decomposed.
酸化物除去物質としては２種類に区分される。
第１種別の酸化物除去物質は、酸化物を還元する還元性物質である。還元性物質として、次亜リン酸、亜リン酸、アスコルビン酸、エチレンジアミン四酢酸（ＥＤＴＡ）、アルコール、ヒドラジン、ホルムアルデヒド等が挙げられる。
There are two types of oxide removal substances.
The first type of oxide removing substance is a reducing substance that reduces oxides. Examples of reducing substances include hypophosphorous acid, phosphorous acid, ascorbic acid, ethylenediaminetetraacetic acid (EDTA), alcohol, hydrazine, formaldehyde and the like.
第２種別の酸化物除去物質は、酸化物を溶解させる酸性またはアルカリ性の物質である。この種の物質として、アリルアミン、蟻酸、グルタミン酸、脂肪酸、乳酸、フタル酸、マレイン酸、リンゴ酸、ホウ酸、塩化アンモニウム、塩化マグネシウム、塩化メチル、クロロホルム、酢酸ナトリウム、臭化カリウム、臭化カルシウム、トリクロロエチレン、硫化ナトリウム、ヨウ化ナトリウム、硫酸アルミニウム、ヘキサクロロエタン、等が挙げられる。特に、アリルアミン、蟻酸、グルタミン酸、脂肪酸、乳酸、フタル酸、マレイン酸、リンゴ酸は、酸化物除去剤の乾燥後に残留しても、イオン性元素が残留しないため、好適である。 The second type of oxide removing substance is an acidic or alkaline substance that dissolves the oxide. Such substances include allylamine, formic acid, glutamic acid, fatty acid, lactic acid, phthalic acid, maleic acid, malic acid, boric acid, ammonium chloride, magnesium chloride, methyl chloride, chloroform, sodium acetate, potassium bromide, calcium bromide, Examples include trichloroethylene, sodium sulfide, sodium iodide, aluminum sulfate, hexachloroethane, and the like. In particular, allylamine, formic acid, glutamic acid, fatty acid, lactic acid, phthalic acid, maleic acid, and malic acid are suitable because ionic elements do not remain even if they remain after drying of the oxide remover.
酸化物除去剤は、溶媒中に、上記第１種別の酸化物除去物質および第２種別の酸化物除去物質のいずれか一方または両方を溶解して用いられる。また、溶媒中に、酸化物除去物質の分散剤、または溶液のｐＨを調整するｐＨ調整剤等を添加してもよい。 The oxide removing agent is used by dissolving one or both of the first type oxide removing material and the second type oxide removing material in a solvent. Further, a dispersant for the oxide removing substance or a pH adjuster for adjusting the pH of the solution may be added to the solvent.
導電性インクの乾燥後の加熱処理では、導電性粒子３１Ａを焼結するとともに、導電性粒子３１Ａ以外の有機物（以下、「残留有機物」）を除去する。残留有機物としては、導電性インクに含まれる粒子分散剤、酸化物除去剤等が挙げられる。この加熱処理は、導電性粒子３１Ａの酸化を抑制する雰囲気下で行われる。例えば、窒素ガス雰囲気で、５℃／分の昇温速度にて３５０℃まで昇温させ、さらに３５０℃で３０分維持し、導電性粒子３１Ａ同士を互いに焼結接続させる。これにより、導電粒子層３１が形成される。なお、このように比較的低い温度で焼結可能である理由は、平均粒径が数十ｎｍである導電性粒子３１Ａの表面エネルギが高いことに起因する。 In the heat treatment after drying the conductive ink, the conductive particles 31A are sintered and organic substances other than the conductive particles 31A (hereinafter referred to as “residual organic substances”) are removed. Examples of the residual organic matter include a particle dispersant and an oxide remover contained in the conductive ink. This heat treatment is performed in an atmosphere that suppresses oxidation of the conductive particles 31A. For example, the temperature is raised to 350 ° C. at a rate of 5 ° C./min in a nitrogen gas atmosphere, and further maintained at 350 ° C. for 30 minutes, so that the conductive particles 31A are sintered and connected to each other. Thereby, the conductive particle layer 31 is formed. The reason that sintering is possible at a relatively low temperature is due to the high surface energy of the conductive particles 31A having an average particle diameter of several tens of nanometers.
次に、図３（Ｄ）に示すように、絶縁層２０からの厚さが略０．２μｍとなるように無電解めっき層３２を形成する。具体的には、導電粒子層３１および絶縁層２０上にＰｄ−Ｓｎ等の触媒金属を塗布した後、Ｓｎを溶解して、導電粒子層３１にＰｄを付着させる。そして、銅めっき液に浸漬することにより、無電解めっき層３２を形成する。導電性粒子３１Ａ同士の間の隙間、および導電性粒子３１Ａと導電基板１０との間の隙間が無電解めっき金属により充填される。これにより、導電粒子層３１の密度が高くなるとともに、導電粒子層３１の表面に緻密な無電解めっき層３２を形成することができる。 Next, as shown in FIG. 3D, the electroless plating layer 32 is formed so that the thickness from the insulating layer 20 is about 0.2 μm. Specifically, after a catalytic metal such as Pd—Sn is applied on the conductive particle layer 31 and the insulating layer 20, Sn is dissolved and Pd is attached to the conductive particle layer 31. And the electroless-plating layer 32 is formed by being immersed in a copper plating solution. The gaps between the conductive particles 31A and the gaps between the conductive particles 31A and the conductive substrate 10 are filled with the electroless plating metal. Thereby, the density of the conductive particle layer 31 is increased, and the dense electroless plating layer 32 can be formed on the surface of the conductive particle layer 31.
次に、セミアディティブ−パターン法により導電パターン３０およびブラインドビア４０を形成する。以下、具体的に各工程を説明する。
図４（Ａ）に示すように、ブラインドビア４０および導電パターン３０に対応する部分以外の部分にレジスト５０を形成する。レジスト５０は、フォトレジストを基板にラミネートした上でフォトマスクを介して露光現像することにより形成される。
Next, the conductive pattern 30 and the blind via 40 are formed by a semi-additive pattern method. Hereinafter, each process is demonstrated concretely.
As shown in FIG. 4A, a resist 50 is formed in a portion other than the portion corresponding to the blind via 40 and the conductive pattern 30. The resist 50 is formed by laminating a photoresist on a substrate and exposing and developing it through a photomask.
図４（Ｂ）に示すように、銅の電気めっきを行い、無電解めっき層３２の上に電気めっき層３３を形成する（第２層形成工程）。これにより、導電パターン３０およびブラインドビア４０が形成される。 As shown in FIG. 4B, electroplating of copper is performed to form an electroplating layer 33 on the electroless plating layer 32 (second layer forming step). Thereby, the conductive pattern 30 and the blind via 40 are formed.
図４（Ｃ）に示すように、レジスト５０を剥離した後、シード層すなわち無電解めっき層３２および導電粒子層３１を過水硫酸により除去する。さらに、無電解めっきの際に絶縁層２０に付着させたＰｄを除去する。以上の工程により、ブラインドビア４０および導電パターン３０が形成される（パターン層形成工程）。 As shown in FIG. 4C, after removing the resist 50, the seed layer, that is, the electroless plating layer 32 and the conductive particle layer 31, are removed with perhydrosulfuric acid. Further, Pd attached to the insulating layer 20 during the electroless plating is removed. The blind via 40 and the conductive pattern 30 are formed by the above steps (pattern layer forming step).
ここで、本実施形態の製造方法と従来の製造方法とを比較する。
従来の製造方法では、絶縁層２０に貫通孔４１を形成した後、貫通孔４１の周囲にランドパターンを形成し、次いで、貫通孔４１の導電ペーストを充填することにより、ランドパターンと導電基板１０とを接続していた。しかしこの方法の場合、貫通孔４１の小径化に伴う導電ペーストの未充填の問題を解決するために導電ペーストの粘度を低下させる必要があったが、導電ペーストの粘度を低下させることにより、導電ペーストの硬化のときに広がり、ブラインドビア径のばらつきが生じるという新たな問題が生じていた。
Here, the manufacturing method of this embodiment is compared with the conventional manufacturing method.
In the conventional manufacturing method, after the through hole 41 is formed in the insulating layer 20, a land pattern is formed around the through hole 41, and then the conductive paste of the through hole 41 is filled, whereby the land pattern and the conductive substrate 10 are filled. And connected. However, in the case of this method, it was necessary to reduce the viscosity of the conductive paste in order to solve the problem of unfilling of the conductive paste accompanying the reduction in the diameter of the through-hole 41. However, by reducing the viscosity of the conductive paste, A new problem has arisen that spreads during the curing of the paste and causes variations in blind via diameter.
この点、図４（Ａ）〜図４（Ｃ）の各工程で示されるように、また、従来のブラインドビア４０の製造方法と異なり、貫通孔４１に導電材料を充填するという工程すなわち導電性インクの塗布が電気めっきの前にあるため、低粘度の導電性インクを使用することができる。更に、導電性インクの塗布後にシード層（無電解めっき層３２および導電粒子層３１）を除去する工程があるため、ブラインドビア４０の寸法のばらつきが生じることも抑制することができる。すなわち、ブラインドビア４０の寸法精度は、セミアディティブ−パターン法のパターン精度に略同じとすることができる。 In this respect, as shown in each step of FIGS. 4A to 4C, and different from the conventional method of manufacturing the blind via 40, the step of filling the through hole 41 with a conductive material, that is, the conductivity. Since the ink application is prior to electroplating, a low viscosity conductive ink can be used. Furthermore, since there is a step of removing the seed layer (electroless plating layer 32 and conductive particle layer 31) after application of the conductive ink, it is possible to suppress the variation in the size of the blind via 40. That is, the dimensional accuracy of the blind via 40 can be made substantially the same as the pattern accuracy of the semi-additive pattern method.
ところで、本実施形態のプリント配線板１の製造方法では、上記ブラインドビア４０および導電パターン３０の形成に加えて、ブラインドビア４０の抵抗値を低下させるために、ブラインドビア４０の通電加熱処理を行う。以下、この処理について説明する。 By the way, in the manufacturing method of the printed wiring board 1 of this embodiment, in addition to the formation of the blind via 40 and the conductive pattern 30, in order to reduce the resistance value of the blind via 40, the heating treatment of the blind via 40 is performed. . Hereinafter, this process will be described.
図４（Ｄ）に示すように、定電流源６０の高電位側のプローブ６１をブラインドビア４０の電気めっき層３３に接触させるとともに、グランド側のプローブ６２を導電基板１０に接触させ、そして、ブラインドビア４０に一定電流を流す。 As shown in FIG. 4D, the probe 61 on the high potential side of the constant current source 60 is brought into contact with the electroplating layer 33 of the blind via 40, the probe 62 on the ground side is brought into contact with the conductive substrate 10, and A constant current is passed through the blind via 40.
導電粒子層３１および無電解めっき層３２の抵抗は、導電性粒子３１Ａの導電率、無電解めっきの導電率、導電性粒子３１Ａ同士の接触抵抗、導電性粒子３１Ａと導電基板１０との間の接触抵抗、無電解めっきと導電性粒子３１Ａとの間の接触抵抗等により定まる。これら抵抗の大きさを決める要素のうち、導電性粒子３１Ａ同士の接触抵抗、および導電性粒子３１Ａと導電基板１０との間の接触抵抗が比較的大きい。また、導電性粒子３１Ａの表面および導電基板１０の表面に酸化層が形成されている場合は、導電粒子層３１および無電解めっき層３２の抵抗に対してこれら接触抵抗が寄与する割合が高くなる。そこで、これら接触抵抗を低減するために、ブラインドビア４０にパルス電流し、導電性粒子３１Ａ同士の接触部分および導電性粒子３１Ａと導電基板１０との接触部分を焼結または溶融等により接続させる。これにより、導電性粒子３１Ａ同士の接触抵抗および導電性粒子３１Ａと導電基板１０との間の接触抵抗を小さくする。 The resistance of the conductive particle layer 31 and the electroless plating layer 32 includes the conductivity of the conductive particles 31A, the conductivity of the electroless plating, the contact resistance between the conductive particles 31A, and the resistance between the conductive particles 31A and the conductive substrate 10. It is determined by contact resistance, contact resistance between the electroless plating and the conductive particles 31A, and the like. Among the elements that determine the magnitude of the resistance, the contact resistance between the conductive particles 31A and the contact resistance between the conductive particles 31A and the conductive substrate 10 are relatively large. Further, when an oxide layer is formed on the surface of the conductive particles 31 </ b> A and the surface of the conductive substrate 10, the ratio of the contact resistance contributing to the resistance of the conductive particle layer 31 and the electroless plating layer 32 becomes high. . Therefore, in order to reduce the contact resistance, a pulse current is applied to the blind via 40 to connect the contact portions between the conductive particles 31A and the contact portions between the conductive particles 31A and the conductive substrate 10 by sintering or melting. Thereby, the contact resistance between the conductive particles 31A and the contact resistance between the conductive particles 31A and the conductive substrate 10 are reduced.
次に、プリント配線板１の製造方法における酸化物除去剤の塗布の効果およびブラインドビア４０に対する通電加熱の効果について、本実施形態にかかるプリント配線板１の実施例およびその比較例を参照して説明する。 Next, with respect to the effect of applying the oxide removing agent and the effect of energization heating on the blind via 40 in the method for manufacturing the printed wiring board 1, refer to the example of the printed wiring board 1 according to the present embodiment and its comparative example. explain.
図５は、実施例および比較例の結果を示す。
実施例１〜３は、酸化物除去剤を塗布し、かつ通電加熱を行った例である。比較例は、酸化物除去剤を塗布せず、通電加熱を行った例である。なお、いずれの例についても、通電加熱の前後におけるブラインドビア４０の抵抗値を計測した。
FIG. 5 shows the results of Examples and Comparative Examples.
Examples 1 to 3 are examples in which an oxide remover was applied and energization heating was performed. The comparative example is an example in which energization heating is performed without applying the oxide removing agent. In each example, the resistance value of the blind via 40 before and after the energization heating was measured.
＜実施例１＞
・絶縁層２０が積層された導電基板１０を母材として用いた。
・導電基板１０は厚さ２０μｍのＳＵＳ３０４の基板である。
・絶縁層２０はポリイミド樹脂により形成し、厚さを１０μｍとした。
・ブラインドビア４０の貫通孔４１は、絶縁層２０にＹＡＧレーザを照射して形成し、直径６０μｍとした。
・導電性インクとしては、平均粒径が４０ｎｍの銅粒子を８質量％水に分散させた水溶液を用いた。
・導電性インクを上記母材に塗布した後、水を蒸発させるため８０℃にて３０秒程度の期間加熱し、導電基板１０を乾燥した。
・導電性インクの乾燥後、酸化物除去剤（還元剤）としてのアスコルビン酸の１．０質量％水溶液を導電性インクの乾燥物の上に塗布した。この後、不活性ガス雰囲気下、９０℃
で、３０分維持し、さらに５℃／分の昇温速度にて３５０℃まで昇温し、さらにこの温度３５０℃で３０分加熱処理した。これにより導電粒子層３１を形成した。
・導電粒子層３１の上に、銅の無電解めっきを行い、その厚みを０．２μｍとした。
・無電解めっきの上に、セミアディティブ−パターン法により導電パターン３０およびブラインドビア４０を形成した。
・電流５Ａ、パルス幅１００μｓのパルス電流をブラインドビア４０に通電した。
（結果）
・ブラインドビア４０の通電前の抵抗値は１．４Ωであった。
・ブラインドビア４０の通電後の抵抗値は０．１１Ωであった。
<Example 1>
The conductive substrate 10 on which the insulating layer 20 was laminated was used as a base material.
The conductive substrate 10 is a SUS304 substrate having a thickness of 20 μm.
The insulating layer 20 was formed from a polyimide resin and the thickness was 10 μm.
The through-hole 41 of the blind via 40 is formed by irradiating the insulating layer 20 with a YAG laser and has a diameter of 60 μm.
As the conductive ink, an aqueous solution in which copper particles having an average particle diameter of 40 nm were dispersed in 8% by mass water was used.
After applying the conductive ink to the base material, the conductive substrate 10 was dried by heating at 80 ° C. for about 30 seconds to evaporate water.
After drying the conductive ink, a 1.0% by mass aqueous solution of ascorbic acid as an oxide removing agent (reducing agent) was applied on the dried conductive ink. After this, 90 ° C. in an inert gas atmosphere
The temperature was maintained for 30 minutes, and the temperature was further increased to 350 ° C. at a rate of temperature increase of 5 ° C./min. Thereby, the conductive particle layer 31 was formed.
-Copper electroless plating was performed on the conductive particle layer 31 to a thickness of 0.2 μm.
The conductive pattern 30 and the blind via 40 were formed on the electroless plating by a semi-additive pattern method.
A pulse current having a current of 5 A and a pulse width of 100 μs was passed through the blind via 40.
(result)
-The resistance value of the blind via 40 before energization was 1.4Ω.
The resistance value of the blind via 40 after energization was 0.11Ω.
＜実施例２＞
下記以外は、実施例１と同じ製造条件である。
・実施例１の酸化物除去剤としてのアスコルビン酸の水溶液の塗布に代えて、次の処理を行った。すなわち、本実施例では、導電性インクの乾燥後、酸化物除去剤（酸化物溶解剤）としてのグルタミン酸の１．０質量％水溶液を導電性インクの乾燥物の上に塗布した。（結果）
・ブラインドビア４０の通電前の抵抗値は１．２Ωであった。
・ブラインドビア４０の通電後の抵抗値は０．０９Ωであった。
<Example 2>
Except for the following, the manufacturing conditions are the same as in Example 1.
In place of application of the aqueous solution of ascorbic acid as the oxide remover in Example 1, the following treatment was performed. That is, in this example, after the conductive ink was dried, a 1.0% by mass aqueous solution of glutamic acid as an oxide remover (oxide solubilizer) was applied onto the dried conductive ink. (result)
-The resistance value of the blind via 40 before energization was 1.2Ω.
-The resistance value of the blind via 40 after energization was 0.09Ω.
＜実施例３＞
下記以外は、実施例１と同じ製造条件である。
・実施例１の酸化物除去剤としてのアスコルビン酸の水溶液の塗布に代えて、次の処理を行った。すなわち、本実施例では、導電性インクの乾燥後、酸化物除去剤（酸化物溶解剤）としてのマレイン酸の１．０質量％水溶液を導電性インクの乾燥物の上に塗布した。
（結果）
・ブラインドビア４０の通電前の抵抗値は１．２Ωであった。
・ブラインドビア４０の通電後の抵抗値は０．０９Ωであった。
<Example 3>
Except for the following, the manufacturing conditions are the same as in Example 1.
In place of application of the aqueous solution of ascorbic acid as the oxide remover in Example 1, the following treatment was performed. That is, in this example, after drying the conductive ink, a 1.0% by mass aqueous solution of maleic acid as an oxide remover (oxide solubilizer) was applied on the dried conductive ink.
(result)
-The resistance value of the blind via 40 before energization was 1.2Ω.
-The resistance value of the blind via 40 after energization was 0.09Ω.
＜比較例＞
下記以外は、実施例１〜３と同じ製造条件である。
・実施例１〜３では酸化物除去剤の塗布を行ったが、本実施例では酸化物除去剤を塗布しなかった。
（結果）
・ブラインドビア４０の通電前の抵抗値は１．８Ωであった。
・ブラインドビア４０の通電後の抵抗値は０．１４Ωであった。
<Comparative example>
Except for the following, the production conditions are the same as in Examples 1 to 3.
-Although the oxide removal agent was apply | coated in Examples 1-3, the oxide removal agent was not apply | coated in the present Example.
(result)
The resistance value of the blind via 40 before energization was 1.8Ω.
The resistance value after energization of the blind via 40 was 0.14Ω.
＜評価＞
図５を参照して、実施例および比較例を比較する。
実施例および比較例のいずれについても、ブラインドビア４０にパルス通電を行っている。パルス通電の効果はいずれ場合も同様である。すなわち、通電後の抵抗値は、通電前の抵抗値よりも小さい。これは、導電性粒子３１Ａ同士の接触部分および導電性粒子３１Ａと導電基板１０との接触部分すなわち比較的高抵抗となっている部分がパルス通電により高温となり、一部溶融または焼結することに起因して、当該接触部分の抵抗値が低下したと考えられる。
<Evaluation>
With reference to FIG. 5, an Example and a comparative example are compared.
In both the example and the comparative example, pulse conduction is performed on the blind via 40. The effect of pulse energization is the same in any case. That is, the resistance value after energization is smaller than the resistance value before energization. This is because the contact portions between the conductive particles 31A and the contact portions between the conductive particles 31A and the conductive substrate 10, that is, the portions having a relatively high resistance, are heated to high temperatures by pulse energization, and partially melt or sinter. As a result, it is considered that the resistance value of the contact portion has decreased.
一方、通電前のブラインドビア４０の抵抗値を比較すると、実施例の抵抗値は、比較例の抵抗値よりも小さい。これは、実施例のいずれも酸化物除去剤を塗布したことにより、導電性粒子３１Ａの表面の酸化物および導電基板１０の表面（ブラインドビア４０の底面）の酸化物が除去されたと考えられる。 On the other hand, when comparing the resistance value of the blind via 40 before energization, the resistance value of the example is smaller than the resistance value of the comparative example. This is probably because the oxide on the surface of the conductive particles 31A and the oxide on the surface of the conductive substrate 10 (the bottom surface of the blind via 40) were removed by applying the oxide removing agent in any of the examples.
本実施形態によれば以下の作用効果を奏することができる。
（１）上記実施形態では、絶縁層２０に導電性インクを塗布して導電粒子層３１を形成し、電気めっきにより導電粒子層３１の上にブラインドビア４０を形成し、さらに、ブラインドビア４０の周囲の導電粒子層３１および電気めっき層３３を除去する。
According to this embodiment, the following effects can be obtained.
(1) In the above embodiment, the conductive ink is applied to the insulating layer 20 to form the conductive particle layer 31, the blind via 40 is formed on the conductive particle layer 31 by electroplating, and the blind via 40 The surrounding conductive particle layer 31 and the electroplating layer 33 are removed.
この構成によれば、ブラインドビア４０の形成後に導電粒子層３１を除去する工程を含むため、導電粒子層３１の形成のために粘度の低い導電性インクを用いることができ、かつ導電性インクの粘度が低いことに起因してブラインドビア径のばらつきが大きくなることを抑制することができる。 According to this configuration, since the process includes the step of removing the conductive particle layer 31 after the formation of the blind via 40, the conductive ink having a low viscosity can be used for forming the conductive particle layer 31, and the conductive ink layer It is possible to suppress an increase in the variation of the blind via diameter due to the low viscosity.
（２）上記実施形態では、ブラインドビア４０を形成した後、ブラインドビア４０に対して通電加熱する。上記ブラインドビア４０は導電粒子層３１を含む。そして導電粒子層３１の抵抗値は導電性粒子３１Ａ同士の接触部すなわち接触抵抗に大きく左右される。そこで、ブラインドビア４０に通電加熱することにより、導電性粒子３１Ａ同士の接触部分を溶融または焼結させている。これにより、導電性粒子３１Ａ同士のち接触抵抗を低減することができる。この結果、ブラインドビア４０の抵抗値を低くすることができる。 (2) In the above embodiment, after the blind via 40 is formed, the blind via 40 is energized and heated. The blind via 40 includes a conductive particle layer 31. The resistance value of the conductive particle layer 31 greatly depends on the contact portion between the conductive particles 31A, that is, the contact resistance. Therefore, the contact portion between the conductive particles 31 </ b> A is melted or sintered by energizing and heating the blind via 40. Thereby, the contact resistance between the conductive particles 31A can be reduced. As a result, the resistance value of the blind via 40 can be lowered.
（３）上記実施形態では、導電性インクを塗布し、導電性インクの溶媒を蒸発させて導電粒子層３１を形成し、導電粒子層３１に対して無電解めっき層３２を形成する。この構成によれば、導電粒子層３１に対して無電解めっき層３２を形成し、導電粒子層３１の導電性粒子３１Ａ間の隙間にめっき材を充填するため、これにより導電粒子層３１を緻密にすることができる。この結果、ブラインドビア４０の抵抗値を小さくすることができる。 (3) In the above embodiment, the conductive ink is applied, the solvent of the conductive ink is evaporated to form the conductive particle layer 31, and the electroless plating layer 32 is formed on the conductive particle layer 31. According to this configuration, since the electroless plating layer 32 is formed on the conductive particle layer 31, and the plating material is filled in the gaps between the conductive particles 31A of the conductive particle layer 31, the conductive particle layer 31 is thereby densely formed. Can be. As a result, the resistance value of the blind via 40 can be reduced.
（４）上記実施形態では、導電粒子層３１を形成した後、酸化物除去剤を導電粒子層３１の上に塗布する。この構成によれば、酸化物除去剤により、導電基板１０の表面の酸化物を除去することができるため、導電基板１０と導電粒子層３１との接着強度を大きくすることができ、この結果、導電基板１０と導電粒子層３１との間の剥離が抑制される。 (4) In the above embodiment, after the conductive particle layer 31 is formed, an oxide removing agent is applied on the conductive particle layer 31. According to this configuration, since the oxide on the surface of the conductive substrate 10 can be removed by the oxide removing agent, the adhesive strength between the conductive substrate 10 and the conductive particle layer 31 can be increased. As a result, Separation between the conductive substrate 10 and the conductive particle layer 31 is suppressed.
（５）上記実施形態では、酸化物除去剤の塗布後に不活性雰囲気で加熱処理する。この構成によれば、空気中で加熱処理する場合と比べて、酸化物除去剤が空気中の酸素と反応することが抑制されるため、酸化物除去剤と導電基板１０の酸化物との反応を促進することができ、これにより、導電基板１０と導電粒子層３１との間の剥離の抑制効果を大きくすることができる。 (5) In the said embodiment, it heat-processes in inert atmosphere after application | coating of an oxide removal agent. According to this configuration, since the oxide remover is prevented from reacting with oxygen in the air as compared with the case where heat treatment is performed in the air, the reaction between the oxide remover and the oxide of the conductive substrate 10 is suppressed. Thus, the effect of suppressing peeling between the conductive substrate 10 and the conductive particle layer 31 can be increased.
（６）上記実施形態では、酸化物除去剤として、酸化物を還元する還元剤および酸化物を溶解する溶解物質の少なくとも一方を用いる。還元剤は酸化物を還元することにより酸化物を分解する。また溶解物質は酸化物を溶解することにより酸化物を分解する。すなわち、上記構成によれば、導電基板１０の酸化物を分解することができるため、これにより、導電基板１０と導電粒子層３１との間の接着力を増大することができる。 (6) In the above embodiment, as the oxide removing agent, at least one of a reducing agent that reduces the oxide and a dissolved substance that dissolves the oxide is used. The reducing agent decomposes the oxide by reducing the oxide. The dissolved substance decomposes the oxide by dissolving the oxide. That is, according to the above configuration, the oxide of the conductive substrate 10 can be decomposed, whereby the adhesive force between the conductive substrate 10 and the conductive particle layer 31 can be increased.
（７）上記実施形態では、導電基板１０をステンレス基板により形成している。この構成によれば、導電基板１０を銅材により形成する場合と比べて、プリント配線板１を高い弾性を有する部材とすることができる。 (7) In the above embodiment, the conductive substrate 10 is formed of a stainless steel substrate. According to this structure, compared with the case where the conductive substrate 10 is formed of a copper material, the printed wiring board 1 can be a member having high elasticity.
（８）上記実施形態では、導電粒子層３１と無電解めっき層３２と電気めっき層３３とを備えたブラインドビア４０とする。
ブラインドビア４０を絶縁層２０と無電解めっきと電気めっき層３３とを順に積層した構造とすることができる。しかし、この構造の場合、絶縁層２０と無電解めっきとの間の接着強度が弱いため剥離するおそれがある。この点、上記構成よれば、電気めっき層３３は導電粒子層３１および無電解めっき層３２を介して導電基板１０に接続される。導電粒
子層３１と絶縁層２０との接着力は、無電解めっきと絶縁層２０との接着強度よりも大きいため、絶縁層２０の導電粒子層３１との間の剥離を抑制することができる。
(8) In the above embodiment, the blind via 40 including the conductive particle layer 31, the electroless plating layer 32, and the electroplating layer 33 is used.
The blind via 40 may have a structure in which the insulating layer 20, the electroless plating, and the electroplating layer 33 are sequentially stacked. However, in the case of this structure, since the adhesive strength between the insulating layer 20 and the electroless plating is weak, there is a possibility of peeling. In this regard, according to the above configuration, the electroplating layer 33 is connected to the conductive substrate 10 via the conductive particle layer 31 and the electroless plating layer 32. Since the adhesive force between the conductive particle layer 31 and the insulating layer 20 is greater than the adhesive strength between the electroless plating and the insulating layer 20, peeling of the insulating layer 20 from the conductive particle layer 31 can be suppressed.
（９）上記実施形態では、導電性粒子３１Ａ同士は互いに接触する部分で溶融接続または焼結接続され、かつ導電性粒子３１Ａと導電基板１０とは互いに接触する部分で溶融接続または焼結接続されている。この構成によれば、ブラインドビア４０における導通経路の電流密度を増大することができる。この結果、ブラインドビア４０の抵抗値を小さくすることができる。 (9) In the above embodiment, the conductive particles 31A are melt-connected or sintered-connected at a portion where they are in contact with each other, and the conductive particles 31A and the conductive substrate 10 are melt-connected or sintered-connected at a portion where they are in contact with each other. ing. According to this configuration, the current density of the conduction path in the blind via 40 can be increased. As a result, the resistance value of the blind via 40 can be reduced.
（その他の実施形態）
なお、実施態様は上記各実施例にて示した態様に限られるものではなく、これを例えば以下に示すように変更して実施することもできる。また以下の各変形例は、上記各実施例についてのみ適用されるものではなく、異なる変形例同士を互いに組み合わせて実施することもできる。
(Other embodiments)
The embodiment is not limited to the embodiment shown in each of the above-described embodiments, and the embodiment can be modified as shown below, for example. Further, the following modifications are not applied only to the above-described embodiments, and different modifications can be combined with each other.
・上記実施形態では、導電基板１０としてステンレス基板を用いているが、このステンレス基板で絶縁層２０が積層される側の面にニッケル層を形成してもよい。一般に、ステンレスの表面は酸化しやすいため、ステンレス基板とブラインドビア４０の接続部分の強度が低下することがある。この点、上記構成によれば、ステンレスの表面にニッケル層が形成されているため、ステンレスの表面の酸化を抑制することができ、ブラインドビア４０の接続部分の強度が低下することを抑制することができる。 In the above embodiment, a stainless steel substrate is used as the conductive substrate 10, but a nickel layer may be formed on the surface of the stainless steel substrate on which the insulating layer 20 is laminated. Generally, since the surface of stainless steel is easily oxidized, the strength of the connection portion between the stainless steel substrate and the blind via 40 may be reduced. In this respect, according to the above configuration, since the nickel layer is formed on the surface of the stainless steel, the oxidation of the stainless steel surface can be suppressed, and the strength of the connecting portion of the blind via 40 can be prevented from being lowered. Can do.
・上記プリント配線板の製造方法では、導電性インクの乾燥後に、導電粒子層３１に酸化物除去剤を塗布しているが、これに代えて、酸化物除去剤を導電性インクに予め添加しておいてもよい。この構成によっても、導電性インク内の還元剤および溶解物質と導電基板１０の酸化物とを接触させることができるため、これにより導電基板１０の酸化物を分解することができる。なお、このような方法によれば、酸化物除去剤を塗布する工程および酸化物除去剤を含んだ溶液を乾燥する工程を行う必要がないため、製造工程を簡略化することができる。 In the method for manufacturing a printed wiring board, an oxide remover is applied to the conductive particle layer 31 after the conductive ink is dried. Instead, an oxide remover is added to the conductive ink in advance. You may keep it. Also with this configuration, the reducing agent and dissolved substance in the conductive ink can be brought into contact with the oxide of the conductive substrate 10, so that the oxide of the conductive substrate 10 can be decomposed. In addition, according to such a method, since it is not necessary to perform the process of apply | coating an oxide remover, and the process of drying the solution containing an oxide remover, a manufacturing process can be simplified.
・上記プリント配線板の製造方法では、導電性インクの乾燥後に、酸化物除去剤を塗布し、さらに酸化物除去剤を乾燥させているが、この乾燥を、導電性粒子３１Ａの焼結と同じ工程で行ってもよい。例えば、酸化物除去剤を塗布したものを不活性雰囲気下で加熱する。この際、加熱保持温度を２段階とする。第１段階の温度は、酸化物除去剤の水分を蒸発させる温度すなわち５０℃〜１００℃の温度範囲として３０分間維持する。その後、第２段階の温度すなわち３５０℃で３０分維持する。 In the printed wiring board manufacturing method, after the conductive ink is dried, the oxide remover is applied and the oxide remover is further dried. This drying is the same as the sintering of the conductive particles 31A. You may carry out in a process. For example, an oxide removing agent applied is heated in an inert atmosphere. At this time, the heating and holding temperature is set to two stages. The temperature of the first stage is maintained for 30 minutes as a temperature for evaporating the moisture of the oxide removing agent, that is, a temperature range of 50 ° C to 100 ° C. Thereafter, the second stage temperature is maintained at 350 ° C. for 30 minutes.
・上記プリント配線板の製造方法では、導電パターン３０およびブラインドビア４０をセミアディティブ−パターン法により形成しているが、導電パターン３０およびブラインドビア４０をセミアディティブ−パネル法により形成することもできる。いずれの製造方法においても、導電パターン３０の形成後、導電粒子層３１および無電解めっき層３２を除去するため、従来の製造方法に比べて、ブラインドビア４０の寸法精度を高くすることができる。 In the method for manufacturing a printed wiring board, the conductive pattern 30 and the blind via 40 are formed by a semi-additive-pattern method. However, the conductive pattern 30 and the blind via 40 may be formed by a semi-additive-panel method. In any of the manufacturing methods, since the conductive particle layer 31 and the electroless plating layer 32 are removed after the conductive pattern 30 is formed, the dimensional accuracy of the blind via 40 can be increased as compared with the conventional manufacturing method.
・上記プリント配線板の製造方法では、導電基板１０と導電パターン３０とを接続するブラインドビア４０の製造方法について説明したが、この技術は、導電パターン３０同士を接続するブラインドビア４０にも適用することができる。このような構成においても、上記実施形態に準じた効果を奏する。 In the method for manufacturing a printed wiring board, the method for manufacturing the blind via 40 that connects the conductive substrate 10 and the conductive pattern 30 has been described. However, this technique also applies to the blind via 40 that connects the conductive patterns 30 to each other. be able to. Even in such a configuration, an effect according to the above-described embodiment is achieved.
・上記実施形態では、ハードディスクドライブにおける磁気ヘッドを搭載するための磁気ヘッドサスペンション用のプリント配線板１について説明したが、本発明の適用範囲はこのような用途のプリント配線板１に限定されず、種々のプリント配線板１に適用するこ
とができる。
In the above embodiment, the printed wiring board 1 for a magnetic head suspension for mounting a magnetic head in a hard disk drive has been described. However, the scope of the present invention is not limited to the printed wiring board 1 for such use, The present invention can be applied to various printed wiring boards 1.
１…プリント配線板、１０…導電基板（第１導電層）、２０…絶縁層、３０…導電パターン（第２導電層）、３１…導電粒子層、３１Ａ…導電性粒子、３２…無電解めっき層、３３…電気めっき層、４０…ブラインドビア、４１…貫通孔、５０…レジスト、６０…定電流源、６１，６２…プローブ、１１０…第１導電パターン、１２０…第２導電パターン、１３０…絶縁層、１４０…ブラインドビア、１４１…貫通孔、１４２…ランドパターン、１４３…導電ペースト。 DESCRIPTION OF SYMBOLS 1 ... Printed wiring board, 10 ... Conductive substrate (1st conductive layer), 20 ... Insulating layer, 30 ... Conductive pattern (2nd conductive layer), 31 ... Conductive particle layer, 31A ... Conductive particle, 32 ... Electroless plating Layer, 33 ... electroplating layer, 40 ... blind via, 41 ... through hole, 50 ... resist, 60 ... constant current source, 61, 62 ... probe, 110 ... first conductive pattern, 120 ... second conductive pattern, 130 ... Insulating layer, 140 ... blind vias, 141 ... through holes, 142 ... land pattern, 143 ... conductive paste.
Claims (3)
前記第２導電層は、前記絶縁層の上に形成されかつ導電性粒子を含む導電粒子層と、この導電粒子層に積層されている無電解めっき層と、前記無電解めっき層に積層されている電気めっき層とを備え、
前記ブラインドビアは、前記ブラインドビアの貫通孔の表面に形成されかつ前記導電性粒子を含む導電粒子層と、この導電粒子層に積層されている無電解めっき層と、前記無電解めっき層に積層されている電気めっき層とを備え、かつ前記貫通孔の底面で前記第１導電層に接続されている
プリント配線板。 An insulating layer, a first conductive layer formed on one surface of the insulating layer, and a second conductive layer formed on the other surface of the insulating layer and connected to the first conductive layer through a blind via A printed wiring board comprising:
The second conductive layer is formed on the insulating layer and includes conductive particles, an electroless plating layer stacked on the conductive particle layer, and a layer stacked on the electroless plating layer. An electroplating layer
The blind via is formed on the surface of the through hole of the blind via and includes the conductive particle layer including the conductive particles, the electroless plating layer laminated on the conductive particle layer, and the electroless plating layer. An electroplating layer, and connected to the first conductive layer at the bottom surface of the through hole.
請求項１に記載のプリント配線板。 The conductive particles are melt-connected or sintered-connected at a portion in contact with each other, and the conductive particles and the first conductive layer are melt-connected or sintered-connected at a portion in contact with each other. The printed wiring board as described.
請求項１または請求項２に記載のプリント配線板。 The printed wiring board according to claim 1, wherein the diameter of the through hole is 10 μm or more and the layer thickness of the conductive particle layer is 0.5 μm or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013154601A JP5711788B2 (en) | 2013-07-25 | 2013-07-25 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013154601A JP5711788B2 (en) | 2013-07-25 | 2013-07-25 | Printed wiring board |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011083902A Division JP5335023B2 (en) | 2011-04-05 | 2011-04-05 | Method for manufacturing printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013214785A true JP2013214785A (en) | 2013-10-17 |
| JP5711788B2 JP5711788B2 (en) | 2015-05-07 |
Family
ID=49587859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013154601A Expired - Fee Related JP5711788B2 (en) | 2013-07-25 | 2013-07-25 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5711788B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015156459A (en) * | 2014-02-21 | 2015-08-27 | Dic株式会社 | Laminate, conductive pattern, and electronic circuit |
| US9894765B2 (en) | 2014-05-21 | 2018-02-13 | Sumitomo Electric Printed Circuits, Inc. | Printed wiring board and method for producing printed wiring board |
| JPWO2018003399A1 (en) * | 2016-06-30 | 2018-07-05 | 株式会社コイネックス | Copper wiring and electronic equipment, touchpad, touch panel using the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004244674A (en) * | 2003-02-13 | 2004-09-02 | Nitto Denko Corp | In-pore plating method and wiring board |
-
2013
- 2013-07-25 JP JP2013154601A patent/JP5711788B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004244674A (en) * | 2003-02-13 | 2004-09-02 | Nitto Denko Corp | In-pore plating method and wiring board |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015156459A (en) * | 2014-02-21 | 2015-08-27 | Dic株式会社 | Laminate, conductive pattern, and electronic circuit |
| US9894765B2 (en) | 2014-05-21 | 2018-02-13 | Sumitomo Electric Printed Circuits, Inc. | Printed wiring board and method for producing printed wiring board |
| JPWO2018003399A1 (en) * | 2016-06-30 | 2018-07-05 | 株式会社コイネックス | Copper wiring and electronic equipment, touchpad, touch panel using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5711788B2 (en) | 2015-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4741616B2 (en) | Method for forming photoresist laminated substrate | |
| JP5335023B2 (en) | Method for manufacturing printed wiring board | |
| WO2010122918A1 (en) | Substrate for printed wiring board, printed wiring board, and methods for producing same | |
| JP5489305B2 (en) | Circuit board and conductive film forming method | |
| JP2010272837A (en) | Substrate for printed wiring board, printed wiring board, and method for producing substrate for printed wiring board | |
| TWI584708B (en) | Structure of conductive lines and method of manufacturing the same | |
| JP6400503B2 (en) | Printed wiring board substrate and printed wiring board | |
| JP2012114152A (en) | Substrate for printed wiring board, printed wiring board, and method for manufacturing substrate for printed wiring board | |
| JP5711788B2 (en) | Printed wiring board | |
| WO2016194964A1 (en) | Printed wiring board substrate and printed wiring board | |
| JP6760933B2 (en) | Manufacturing method of original plate for printed wiring board, printed wiring board, and original plate for printed wiring board | |
| JP2008078310A (en) | Method of forming conductive pattern, wiring circuit board, and method of manufacturing the same | |
| JP4801189B2 (en) | Printed circuit board and manufacturing method thereof | |
| JP2014041969A (en) | Manufacturing method of printed wiring board | |
| JP5797883B2 (en) | PCB for printed wiring board | |
| JP2017101314A (en) | Metal connection structure and method for producing the same | |
| JP2013093359A (en) | Semiconductor chip mounting substrate and manufacturing method therefor | |
| US20140083753A1 (en) | Method of forming copper wiring, method of manufacturing wiring board, and wiring board | |
| JP2010192864A (en) | Method of manufacturing multilayer wiring board | |
| JP7032127B2 (en) | Method for manufacturing printed wiring board base material, printed wiring board and printed wiring board base material | |
| JP5672106B2 (en) | Wiring board and method of manufacturing wiring board | |
| WO2019176219A1 (en) | Printed circuit board substrate, printed circuit board, printed circuit board substrate production method, and copper nano ink | |
| TW201505498A (en) | Hole-filling substrate with surface conductive film and production method thereof, and method for preventing expansion and peeling | |
| JP2013211390A (en) | Method of manufacturing ceramic circuit board | |
| JP2007100134A (en) | Inorganic thin film pattern forming method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150306 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5711788 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |