JP2013153319A - 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 - Google Patents

Abstract

【課題】出力信号の線形性やゲイン特性を維持しつつ、又、トランジスタの使用数や回路規模・回路面積を増大させることなく、ホットキャリアに起因する白浮きを抑制する
【解決手段】 受光量に応じた信号電荷を生成するための光電変換部と、前記光電変換部が生成した信号電荷を転送するための転送部と、前記転送部が前記光電変換部から転送した信号電荷を蓄積するための蓄積部と、基準電圧を入力されているリセット部と、前記蓄積部と前記リセット部の接続を切り替えるためのスイッチ部と、前記蓄積部に接続されたソースフォロワ回路により構成されており、前記蓄積部に蓄積されている信号電荷に応じた電圧信号を出力する出力回路と、本固体撮像素子の動作状態に応じて前記基準電圧を変化させるための基準電圧制御部と、を備える固体撮像素子。
【選択図】図２

Description

本技術は、光電変換により生成されて転送されてくる信号電荷を蓄積するための蓄積部を備える固体撮像素子、当該固体撮像素子の駆動方法、及び、当該固体撮像素子を有する電子機器に関する。

電荷結合素子（ＣＣＤ）を用いたＣＣＤ固体撮像素子においては、複数のフォトダイオード（ＰＤ）が２次元マトリックス状に配列され、これら複数の受光センサ部のフォトダイオードに入射する被写体の光信号に基づく信号電荷が、発生並びに蓄積される。蓄積された信号電荷は、フォトダイオードの列毎に配置したＣＣＤ構造の垂直転送レジスタにより垂直方向に転送されると共に、ＣＣＤ構造の水平転送レジスタによって水平方向に転送される。そして、水平方向に転送された信号電荷は、出力部によって電圧に変換出力される。

出力部は、通常、いわゆるフローティングディフージョン型アンプ（ＦＤ型アンプ）で構成されており、水平転送レジスタの終段に接続されたフローティングディフージョン（ＦＤ）とソースフォロア回路（出力回路部）とを備える。ソースフォロア回路は、微小な信号を増幅して出力するため、複数のソースフォロア回路を多段的に接続して構成される。これにより、水平転送レジスタを転送された各画素の信号電荷は、信号電荷に応じた信号電圧に変換出力される。

ここで、近年のＣＣＤ固体撮像装置においては、ソースフォロア回路の駆動ＭＯＳトランジスタのゲート長を縮小することにより電流駆動能力を向上し、トランジスタサイズを小型化している。これにより、ソースフォロア回路の性能（例えば、変換効率や周波数特性）が向上し、カメラの高性能化に寄与している。ただし、駆動ＭＯＳトランジスタのゲート長を縮小すると、ソース−ドレイン間が高電位化し、ホットキャリアが発生しやすくなるというデメリットもある。

ホットキャリアとは、ソースフォロア回路の駆動ＭＯＳトランジスタにおいて、ソースからドレインに流れる電子がドレイン近傍の高電界により加速されてシリコン結晶格子に衝突して放出される２次電子とフォトン（電子・正孔対）を指す。ホットキャリアが生成されると、ホットキャリア発光が発生する。また、電子・正孔対のうち、正孔の大部分は、基板に向かって流れ基板電流となる。

ホットキャリア発光は、エミッション顕微鏡観察により、ソースフォロア回路の駆動ＭＯＳトランジスタの部分で発光することが確認されている。特に、最終段の駆動ＭＯＳトランジスタでの発光が比較的顕著である。これは、ｎチャネルＭＯＳトランジスタを駆動ＭＯＳトランジスタとするソースフォロア回路では、最終段の駆動ＭＯＳトランジスタのソース電圧とドレイン電圧の差異が最も大きいためである。

ホットキャリアが発生すると、ホットキャリア現象により発生した電子・正孔対が再結合して発する光、あるいはホットキャリア発光が画素領域内に進入し、ノイズとして検出される現象が確認されている。あるいは、ホットキャリア現象により発生した電子・正孔対のうち、電子が拡散して画素領域の光電変換部に進入し、ノイズとなることも考えられる。これらノイズの影響は、ソースフォロア回路が画素領域付近に配置されている場合、特に顕著である。

具体的には、ＣＣＤカメラにおいて、ソースフォロア回路でのホットキャリア現象に起因し、暗時の撮影など長時間露光モード（露光時間が１秒〜数分程度）の場合、ソースフォロア回路を中心とした円状に画像の輝度が上がる（画像が光って見える）現象が確認されている。露光時間の増加に伴い、高輝度領域の輝度や範囲は増加する傾向が見られる。この高輝度領域は、画像ノイズとして画像を劣化させる。むろん、ホットキャリア特性が悪い場合は、露光時間の短い通常露光モードにおいても同様に画像が劣化する。

特許文献１では、長時間露光モードでのホットキャリアや発光の発生箇所を中心に円状にセンサに不要電荷が溜まって光ったように写るホットスポットという現象を抑制するため、長時間露光モード期間中に、ホットキャリア発生箇所のトランジスタに流れる電流を軽減する駆動方法と回路構成が提案されている。

特開２００８−３５１９３号公報

上述した特許文献１の技術においては、ホットスポットを抑制するために基板バイアス電圧を制御する手法を用いているため、基板バイアス電圧を制御するため、多数の回路素子を追加する必要があり、トランジスタの使用数や回路規模・回路面積を増大させることとなっていた。

本技術は上記課題に鑑みて考案されたものであり、出力信号の線形性やゲイン特性を維持しつつ、又、トランジスタの使用数や回路規模・回路面積を増大させることなく、ホットキャリアに起因する白浮きを抑制可能な固体撮像素子、固体撮像素子の駆動方法、電子機器を提供することを目的とする。

本技術に係る固体撮像素子の態様の１つは、受光量に応じた信号電荷を生成するための光電変換部と、前記光電変換部が生成した信号電荷を転送するための転送部と、前記転送部が前記光電変換部から転送した信号電荷を蓄積するための蓄積部と、基準電圧を入力されているリセット部と、前記蓄積部と前記リセット部の接続を切り替えるためのスイッチ部と、前記蓄積部に接続されたソースフォロワ回路により構成されており、前記蓄積部に蓄積されている信号電荷に応じた電圧信号を出力する出力回路と、本固体撮像素子の動作状態に応じて前記基準電圧を変化させるための基準電圧制御部と、を備える。

本技術によれば、出力信号の線形性やゲイン特性を維持しつつ、又、トランジスタの使用数や回路規模・回路面積を増大させることなく、ホットキャリアに起因する白浮きを抑制することが可能になる。

撮像装置の一例を示す構成図である。 固体撮像素子の一例を示す構成図である。 電荷電圧変換部を説明するための模式的な断面図である。 水平転送部と電荷電圧変換部におけるポテンシャルを説明する図である。 電荷電圧変換部におけるタイミングチャートである。 出力動作に係るタイミングチャートである。 基板電圧生成回路を説明するブロック図である。 ドレイン電圧発生回路を説明するブロック図である。

以下、下記の順序に従って本技術を説明する。
（１）本技術の態様：
（２）撮像装置の構成：
（３）固体撮像素子の構成：
（４）電荷電圧変換部の構成：
（５）まとめ：

（１）本技術の態様：
本技術に係る固体撮像素子の態様の１つは、受光量に応じた信号電荷を生成するための光電変換部と、前記光電変換部が生成した信号電荷を転送するための転送部と、前記転送部が前記光電変換部から転送した信号電荷を蓄積するための蓄積部と、基準電圧を入力されているリセット部と、前記蓄積部と前記リセット部の接続を切り替えるためのスイッチ部と、前記蓄積部に接続されていて、前記蓄積部に接続されたソースフォロワ回路により構成されており、前記蓄積部に蓄積されている信号電荷に応じた電圧信号を出力する出力回路と、本固体撮像素子の動作状態に応じて前記基準電圧を変化させるための基準電圧制御部と、を備える構成としてある。

当該態様において、前記光電変換部が受光量に応じた信号電荷を生成すると、前記転送部は、前記光電変換部が生成した信号電荷を前記蓄積部へ転送する。これにより、前記蓄積部には、前記光電変換部の受光量に応じた信号電荷が蓄積される。

また、前記光電変換部から前記蓄積部へ新たな信号電荷を転送する前に、前記スイッチ部が、前記リセット部と前記蓄積部とを適宜のタイミングで接続する。これにより、前記蓄積部は前記リセット部に入力されている基準電圧にリセットされる。従って、前記蓄積部には、前記転送部が順次に単位転送回数分の信号電荷をしてきたときに、この単位転送回数分の信号電荷が蓄積される。なお、単位転送回数は、１以上の整数であり、例えば１回、２回、等である。

ここで、固体撮像素子においては、前記出力回路においてホットキャリアが発生する可能性がある。前記出力回路におけるホットキャリアは、前記出力回路がソースフォロワ回路構成を取るため、前記蓄積部の基準電圧、すなわち前記リセット部に入力されている基準電圧に依存する。

また、前記出力回路において発生するホットキャリアは、例えば、露光時間、開口率、シャッター速度、ＩＳＯ等の感度、等といった露光に関する各種の動作状態に応じて変化する。これらの動作状態は、装置内部では設定値によって管理されることが多く、実際の製品においては、いわゆる動作モードとして設定されることが多い。

そこで、当該態様に係る固体撮像素子においては、前記基準電圧制御部により、当該固体撮像素子の動作状態に応じて前記基準電圧を変化させることができるようになっている。特に、ホットキャリアの発生量が増大する可能性のある動作状態や、画質に悪影響のあるレベルのホットキャリアが発生する可能性のある動作状態において、ホットキャリアを抑制するように前記基準電圧を制御することが好ましい。

また、ソースフォロワ回路における駆動ＭＯＳトランジスタのソース−ドレイン間電位差が大きいほど、ホットキャリアが前記信号電荷に影響するため、後段のソースフォロワ回路における駆動ＭＯＳトランジスタのソース−ドレイン間電位差が小さくなるように、前記基準電圧を変化させる。これにより、ホットキャリアによる前記信号電荷に対する悪影響が抑制される。

次に、本技術に係る固体撮像素子の選択的な他の態様においては、前記基準電圧制御部は、静止画を撮像するために設けた露光期間の少なくとも一部において、前記基準電圧を、露光期間以外に比べて高い電圧に変化させる構成としてある。

当該態様に係る固体撮像素子は、前記転送部が前記蓄積部へ信号電荷を転送する直前に設けられる露光期間において、前記基準電圧を、前記露光期間以外の期間に比べて高い電圧に変化させている。

露光期間は、前記出力回路が前記電圧信号を出力しない期間である。従って、前記基準電圧を変化させても、前記電圧信号に影響することはない。よって、出力回路が出力する電圧信号に影響させることなく、ホットキャリアの影響を抑制することができる。

次に、本技術に係る固体撮像素子の選択的な他の態様においては、前記基準電圧制御部は、静止画を撮像するために設けた露光期間の少なくとも一部において、前記基準電圧を、前記蓄積部に蓄積される信号電荷に応じた信号電圧を入力されるバッファー回路の性能保証の範囲外となる電圧に変化させる構成としてある。

通常であれば、前記蓄積部をリセットするための基準電圧を前記バッファー回路の性能保証の範囲外に変化させると、前記蓄積部が出力した信号電圧が前記バッファー回路において飽和する等といった画質に対する悪影響が発生するが、露光期間であれば、このような悪影響は発生しない。

一方、ホットキャリアの流入抑制の効果は、上述したように、後段のソースフォロワ回路における駆動ＭＯＳトランジスタのソース−ドレイン間電位差が小さいほど高い。このソース−ドレイン間電位差は、前記基準電圧が高いほど小さくなる。そこで、当該態様においては、基準電圧の変動範囲を出力バッファー回路の性能保証の範囲内に限定せず、基準電圧を出力バッファー回路の性能保証の範囲外へ変動できるようにし、前記リセット部が保持する基準電圧を、ホットキャリアの発生の抑制効果が高まる方向に可能な限り変化させる。これにより、ホットキャリアによる悪影響を抑制する効果を高めることができる。

次に、本技術に係る固体撮像素子の選択的な他の態様においては、前記基準電圧制御部は、当該固体撮像素子の内部信号を利用して、前記蓄積部の基準電圧を自動的に変化させる構成としてある。

当該態様においては、内部信号を利用して基準電圧を変化させるため、外部から別途に特別な信号を入力する必要が無く、回路規模や回路面積を増大する必要が無く、設計変更も最小限で済む。また、内部信号を利用するため、外部からの制御等を必要とせず、基準電圧を自動的に変化させることが容易である。

その他、本技術に係る固体撮像素子の選択的な他の態様においては、前記蓄積部は、フローティングディフュージョン部であり、前記リセット部は、前記基準電圧を入力されているドレイン部であり、前記スイッチ部は、前記蓄積部と前記ドレイン部との間の接続を切り替えるゲート部であり、を備え、前記フローティングディフュージョン部は、前記ゲート部の制御によってドレイン部と接続されることにより前記基準電圧にリセットされる構成としてある。

なお、上述した本技術の概要においては、ホットキャリアの抑制を目的として前記基準電圧を変化させる場合を例に取り説明しているが、むろん、この目的に限らず、様々な目的で前記基準電圧を前記動作状態に応じて変化させる技術も本開示に含むものである。

また、上述した固体撮像素子は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、本技術は前記固体撮像素子を有する電子機器や撮像システム、前記固体撮像素子の駆動方法、上述した装置の構成に対応した機能をコンピュータに実現させるプログラム、該プログラムを記録したコンピュータ読み取り可能な記録媒体、等としても実現可能である。

（２）撮像装置の構成：
図１は、固体撮像素子を備える撮像装置の一例を示す構成図である。同図に示す撮像装置は、電子機器の一例である。

なお、本明細書において、撮像装置は、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置や、撮像機能を有する携帯電話機などの携帯端末装置など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般を指す。むろん、画像取込部に固体撮像装置を用いる電子機器には、画像読取部に固体撮像装置を用いる複写機も含まれる。また、撮像装置は、上述した電子機器に搭載するために固体撮像素子を含めてモジュール化されたモジュールであってもよい。

図１において、撮像装置１００は、レンズ群を含む光学系１１０、固体撮像素子１２０、ＤＳＰ１３０（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、フレームメモリ１４０、表示装置１５０、記録装置１６０、操作系１７０、電源系１８０及び制御部１９０を備えている。

ＤＳＰ１３０、フレームメモリ１４０、表示装置１５０、記録装置１６０、操作系１７０、電源系１８０及び制御部１９０は、通信バスを介して、互いにデータや信号を送受信できるように接続されている。

光学系１１０は、被写体からの入射光（像光）を取り込んで固体撮像素子１２０の撮像面上に結像する。固体撮像素子１２０は、光学系１１０によって撮像面上に結像された入射光の光量を、画素単位で電気信号に変換して、画素信号として出力する。

表示装置１５０は、液晶表示装置や有機ＥＬ(ｅｌｅｃｔｒｏ ｌｕｍｉｎｅｓｃｅｎｃｅ)表示装置等のパネル型表示装置からなり、固体撮像素子１２０で撮像された動画や静止画、その他の情報を表示する。記録装置１６０は、固体撮像素子１２０で撮像された動画または静止画を、ＤＶＤ(Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ)や半導体メモリ等の記録媒体に記録する。

操作系１７０は、ユーザから各種の操作を受け付けるものであり、ユーザの操作に応じた操作命令を、通信バスを介して、各部１３０，１４０，１５０，１６０，１８０，１９０へ送信する。電源系１８０は、各部１１０，１３０，１４０，１５０，１６０，１７０，１９０の駆動電源となる各種の電源を生成し、これら供給対象に対して適宜供給する。

制御部１９０は、演算処理を行うＣＰＵや撮像装置１００の制御プログラムを記憶するＲＯＭ、ＣＰＵのワークエリアとして機能するＲＡＭ、等を備えており、ＲＡＭをワークエアリアとして利用しつつＲＯＭに記憶されている制御プログラムをＣＰＵが実行することにより、通信バスを介して各部１１０，１２０，１３０，１４０，１５０，１６０，１７０，１８０を制御する。また、例えば、制御部１９０は、不図示のタイミングジェネレータから各部へ各種のタイミング信号を供給させる制御を行ったりする。

（３）固体撮像素子の構成：
以上説明した撮像装置においては、固体撮像素子１２０として、後述する各実施形態に係るＣＣＤイメージセンサ等の固体撮像素子を用いることができる。図２は、本実施形態に係る固体撮像素子の構成を示すブロック図である。なお、同図には、インターライン転送（ＩＴ）方式の固体撮像素子１０を例示してあるが、この方式に限るものではない。

同図に示す固体撮像素子１０は、半導体基板（チップ）１１上に、複数の光センサ部１２と、複数の読み出しゲート部１３と、複数の垂直転送部１４と、水平転送部１５と、電荷電圧変換部１６、が形成されている。なお、以下では、半導体基板がＮ型の場合を例に取り説明する。

複数の光センサ部１２は、いわゆる画素を構成し、半導体基板１１上に行列状に２次元配置されている。光センサ部１２は、例えばＰＮ接合のフォトダイオードを有し、受光した光を露光期間に亘って光電変換することにより、受光量に応じた信号電荷を発生して蓄積する。この光センサ部１２は、本実施形態において光電変換部を構成する。

読み出しゲート部１３は、画素毎に設けられており、各画素と、この画素に対応する垂直転送部１４との間を接続している。読み出しゲート部１３を所定の制御信号により制御すると、光センサ部１２に蓄積されている信号電荷が、適宜のタイミングで垂直転送部１４へ転送される（読み出される）。

垂直転送部１４は、行列状の画素配列に対して画素列ごとに設けられている。垂直転送部１４は、半導体基板表面の酸化膜上に複数の電極を設けたＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）にて構成される。これにより、垂直転送部１４は、複数電極の各電極に対して隣同士で異なる電圧を与えて各電極の間にポテンシャル障壁を形成し、各電極に電荷を保持することができる。このような電荷転送態様から、垂直転送部１４は垂直転送レジスタと呼ばれることもある。

垂直転送部１４は、読出しゲート部１３を通って光センサ部１２へ読み出された信号電荷を、水平ブランキング期間の一部にて１走査線（１行）に相当する部分ずつ順次に垂直方向に転送する。なお、垂直方向とは、行列状に配列された複数画素の列方向（図２の上下方向に対応）を指す。

水平転送部１５は、垂直転送部１４の一方の端部（即ち、転送先側の端部）に設けられている。水平転送部１５は、上述した垂直転送部１４と同様にＣＣＤにて構成される。このため、水平転送部１５は水平転送レジスタと呼ばれることもある。

水平転送部１５は、複数本の垂直転送部１４から１行に相当する信号電荷が順にシフト（転送）される。水平転送部１５は、複数本の垂直転送部１４からシフトされる１行分の信号電荷を、水平ブランキング期間後の水平走査期間に、順次に水平方向へ転送する。なお、水平方向とは、行列状に配列された複数画素の行方向（図２の左右方向に対応）を指す。

以上説明した読み出しゲート部１３と垂直転送部１４と水平転送部１５は、本実施形態において、光電変換部が生成した信号電荷をＣＣＤにて転送するための転送部を構成する。

水平転送部１５の転送先側の端部には、当該水平転送部１５によって転送される信号電荷を電圧信号に変換する電荷電圧変換部１６が設けられている。電荷電圧変換部１６は、例えば、フローティング・ディフュージョン・アンプ構成のものが用いられる。

具体的には、図２に示す電荷電圧変換部１６は、蓄積部を構成するフローティングディフュージョン（ＦＤ）部１６ａと、電荷排出部を構成するリセットドレイン（ＲＤ）部１６ｂと、蓄積部と電荷排出部の接続を制御するリセットゲート（ＲＧ）部１６ｃと、出力回路１６ｄと、バイアス発生回路１６ｅと、ドレイン電圧発生回路１６ｆとを有する。

リセットドレイン部１６ｂは、所定電圧値のリセットドレイン電圧Ｖｄｒが印加されている。このリセットドレイン電圧Ｖｄｒを印加されたリセットドレイン部１６ｂのポテンシャルは、水平転送部１５から垂直転送部１４へ電荷転送を行わないとき（後述する、垂直転送部１４の最終段の電極ＨＯＧに所定電圧が印加されていないとき）の水平転送部１５の最終転送段のポテンシャルに比べて深くなっている。

リセットゲート部１６ｃは、ＭＯＳトランジスタ構成となっており、そのゲート電極には、バイアス発生回路１６ｅで発生される直流のバイアス電圧が印加される。さらに、このゲート電極は、半導体基板１１外に設けられたリセットクロック発生回路２１から、キャパシタ２２を介して、リセットクロック（リセットパルス）φＲＧを印加される。

リセットクロックφＲＧは、バイアス発生回路１６ｅで発生されるバイアス電圧に重畳されてリセットゲート部１６ｃに印加される。これにより、フローティングディフュージョン部１６ａの電位は、リセットクロックφＲＧの周期で、リセットドレイン電圧Ｖｄｒにリセットされる。

水平転送部１５から電荷電圧変換部１６へ転送された信号電荷は、フローティングディフュージョン部１６ａに蓄積される。これにより、フローティングディフュージョン部１６ａは、蓄積された信号電荷に応じた電圧となる。フローティングディフュージョン部１６ａは、バッファーとしての機能を持つ出力回路（出力部）１６ｄに接続されており、出力回路１６ｄには、フローティングディフュージョン部１６ａの電圧に相当する電圧信号が入力される。

出力回路１６ｄは、光センサ部１２、垂直転送部１４、水平転送部１５、電荷電圧変換部１６およびバイアス発生回路１６ｅと同じ半導体基板１１に搭載される周辺回路の一つであり、一般に、多段のソースフォロワ回路を用いて構成される。このようにして、電荷電圧変換部１６から出力される電圧信号は、撮像信号Ｖｏｕｔとして、出力回路１６ｄを介して半導体基板１１外に出力される。

（４）電荷電圧変換部の構成：
次に、図３を参照しつつ、電荷電圧変換部１６の構成の一例について説明する。図３は、電荷電圧変換部１６を説明するための模式的な断面図である。同図に示すように、水平転送部１５は、Ｎ型の半導体基板１１ａの表面側にＰ型ウェル１１ｂを介してＮ型のチャネル領域１１ｃが形成されている。

Ｎ型のチャネル領域１１ｃの表面部には、Ｎ型のトランスファ（ＴＲ）領域１１ｄが図の左右方向に沿って一定のピッチで形成され、トランスファ領域１１ｄ，１１ｄの間のチャネル領域１１ｃがストレージ（ＳＴ）領域１１ｅとなっている。

ストレージ領域１１ｅの上方には、１層目のポリシリコンからなる電極Ｈ１が絶縁膜（図示せず）を介して形成され、トランスファ領域１１ｄの上方には、２層目のポリシリコンからなる電極Ｈ２が絶縁膜（図示せず）を介して形成されている。

このように形成された隣り合う電極Ｈ１，Ｈ２が対となり、この電極対（Ｈ１，Ｈ２）に対してその配列方向にて交互に２相の転送クロックＨφ１，Ｈφ２が印加されることで２相駆動の水平転送が実現することとなる。

更に、水平転送部１５の最終段には、２層目のポリシリコンからなる電極ＨＯＧが形成されている。この電極ＨＯＧは、固体撮像素子基準電位であるグランド（接地）電位に電気的に接続されている。なお、電極ＨＯＧはその下のチャネル領域と共に出力ゲート部１１ｆを構成している。

また、出力ゲート部１１ｆに隣接してＮ＋型のフローティングディフュージョン（ＦＤ）部１６ａが形成され、このフローティングディフュージョン（ＦＤ）部１６ａの横にチャネル領域１１ｃを挟んでＮ＋型のリセットドレイン（ＲＤ）部１６ａが形成されている。更に、チャネル領域１１ｃの上方に、絶縁膜（図示せず）を介してリセットゲート（ＲＧ）部１６ｃが形成されている。

リセットゲート部１６ｃには、図２に示すリセットクロック発生回路２１に接続されており、リセットクロック発生回路２１で生成されたリセットクロックＲＧφをリセットゲートに印加可能に構成されている。

フローティングディフュージョン部１６ａは、出力回路１６ｄ内のソースフォロア回路と接続されており、リセットドレイン部１６ｂは、一定のドレイン電圧Ｖｄｒが印加されている。フローティングディフュージョン部１６ａは、リセットゲートパルスφＲＧによるリセットゲート部１６ｃの制御により、リセットドレイン部１６ｂとの接続を制御される。

フローティングディフュージョン部１６ａは、リセットドレイン部１６ｂに接続するとドレイン電圧Ｖｄｒにリセットされ、リセットドレイン部１６ｂに接続されないときは水平転送部１５から転送されてきた信号電荷を保持する。

出力ゲート部１１ｆから出力された信号電荷は、こうしたフローティング・ディフュージョン・アンプ構成の電荷電圧変換部１６によって、電荷に応じた信号電圧が検出されることとなる。

次に、図４，５を参照しつつ、以上のように構成された電荷電圧変換部１６における信号電荷の転送動作について説明する。なお、図４は、水平転送部１５と電荷電圧変換部１６におけるポテンシャルを説明する図であり、図５は、電荷電圧変換部１６におけるタイミングチャートを示してある。

水平転送部１５に転送された信号電荷は、水平転送部１５の転送電極（Ｈ１，Ｈ２，ＬＨ）に、それぞれ転送クロックを印加することで、出力方向へ転送される。具体的には、電極Ｈ１に対して転送クロックＨφ１を印加し、電極Ｈ２に対して転送クロックＨφ２を印加し、電極ＬＨに対して転送クロックＬＨφを印加する。

これら転送クロックＨφ１，Ｈφ２，ＬＨφによって、水平転送部１５を構成する各レジスタのポテンシャルが適宜のタイミングで上下され、信号電荷は、出力方向（右方向から左方向）へ転送される。水平転送部１５内を転送された信号電荷は、フローティングディフュージョン１６ｃへ転送される。

フローティングディフュージョン部１６ａに転送された信号電荷は、出力回路１６ｄにおいて電荷量に応じた電圧に変換される。その後、リセットゲート部１６ｃにリセットゲート電圧ＲＧφが印加されることで、信号電荷は、リセットドレイン部１６ｂに掃き捨てられる。こうした一連の動作を行なうことによって、固体撮像素子１０の出力信号を得ることができる。

なお、水平転送部１５の最終段にある電極ＨＯＧには、固定電圧として電圧ＨＯＧφが印加されている。従って、電極ＨＯＧ下のポテンシャルはほとんど変化しない。ただし、電極ＬＨに印加される転送クロックＬＨφによって電極ＬＨ下のポテンシャルが上下に変化する。

ここで、転送クロックＬＨφがハイレベル（Ｈレベル）状態のとき、図４に示すように、電極ＨＯＧ下のポテンシャルと電極ＬＨ下のポテンシャルとで電極ＬＨ下（図３のチャネル領域１１ｃ）に蓄積できる最大信号量（Ｄレンジ）が定義されることとなる。

一方、転送クロックＬＨφがローレベル（Ｌレベル）状態のとき、図４に示すように、電極ＬＨ下から電極ＨＯＧ下方向に階段状に低下する転送電界が形成される。このように電極ＬＨ下から電極ＨＯＧ下方向に転送電界が形成されると、電極ＬＨ下に蓄積されていた信号電荷は、電極ＨＯＧ下のポテンシャルを越えて、フローティングディフュージョン部１６ａに転送される。

次に、図６を参照して、信号電荷を信号電圧に変換する出力動作について説明する。同図には、出力動作に係るタイミングチャートを示してある。

同図に示す「動画期間」は、連続的に撮像することにより、いわゆるプレビュー動作を行う期間である。「露光動作期間」は、ユーザの行う撮像指示に応じて、いわゆる静止画を撮像するための露光を行う期間である。「静止画読み出し期間」は、「露光動作期間」において各画素に蓄積された信号電荷を、順次に読み出して信号電圧に変換する期間である。なお、ユーザは、撮像装置１００に対して所定の操作入力を行うことにより撮像指示を行うことができる。

図６（ａ）には、静止画撮影時の基板電圧Ｖｓｕｂのタイミングチャートを示してある。基板電圧Ｖｓｕｂは、各画素に蓄積可能な電荷量を調整するための電圧であり、具体的には、図３に示すＮ型の半導体基板１１ａの基板電圧である。この基板電圧Ｖｓｕｂは、図７に示す固体撮像素子の外部にある制御電圧発生回路３０から制御電圧入力端子１８に入力される制御信号に基づいて作成されており、図６（ａ）に示すように、動作状態に応じて変化するように調整されている。

基板電圧Ｖｓｕｂは、動画期間に比べて静止画読み出し期間の方が低くなっている。具体的には、例えば、動画期間における基板電圧Ｖｓｕｂを１０Ｖとすると、静止画読み出し期間における基板電圧Ｖｓｕｂは４〜５Ｖとする。これにより、静止画読み出し期間においては、１画素に蓄積できる電荷量が、動画期間に比べて多くなるように調整されている。

また、基板電圧Ｖｓｕｂは、露光期間において、動画期間と静止画読み出し期間との中間くらいになっている。具体的には、上述した動画期間や静止画読み出し期間における具体的な電圧値に対応させると、露光期間の基板電圧Ｖｓｕｂは、約６〜７Ｖとする。このように、静止画を撮影する時の基板電圧Ｖｓｕｂを、露光期間と静止画読み出し期間とで異なる値にする基板電圧Ｖｓｕｂの調整は、２段変調と呼ばれる。

この２段変調を行う理由は、画素の電荷漏れに対応するためである。画素の電荷漏れとは、１フレームを構成する複数の画素のそれぞれに蓄積された信号電荷を順次に読み出している間に、最初に読み出した信号については蓄積された状態の信号電荷が出力されるのに対し、読み出し順が遅い画素については時間の経過に伴い信号電荷が抜けてしまい、同じ光量を受光した画素であっても、読み出し順の遅い画素の信号は階調が低くなるという現象である。

そこで、各画素に蓄積可能な電荷の総量が、露光期間に比べて静止画読み出し期間の方が多くなるように、露光期間における基板電圧Ｖｓｕｂを静止画読み出し期間の基板電圧Ｖｓｕｂに比べてやや高めに設定している。これにより、各画素に蓄積されている信号電荷が漏れ出にくくなり、上述した電荷漏れの影響を極力低下できる。

なお、露光期間に入ると、各画素に蓄積されていた電荷を排出するための電子シャッター動作が実行される。このとき、各画素から排出される電荷は、Ｎ型の半導体基板１１ａに排出されるため、基板電圧Ｖｓｕｂは瞬間的に上昇する。これにより、各画素は、電子シャッター動作を行って以降に受光した光量に応じた電荷を蓄積することになる。

図６（ｂ）には、メカシャッターの動作に係るタイミングチャートを示してある。メカシャッターは、開閉動作によって固体撮像素子の表面を機械的に覆ったり開放したりするものであり、制御部１９０の出力する制御信号によって駆動されている。メカシャッターは、動画期間や露光動作期間においては開放され、静止画読み出し期間においては閉鎖される。これにより、動画撮影中や静止画読み出しのための露光中は、画素への入光を可能としつつ、静止画の信号電荷を転送している静止画読み出し期間中は、画素への入光を確実に防止できる。

図６（ｃ）には、制御電圧Ｖｃｔｌのタイミングチャートを示してある。制御電圧Ｖｃｔｌは、固体撮像素子の各部の動作を制御するための電圧であり、上述した基板電圧Ｖｓｕｂも、この制御電圧Ｖｃｔｌを利用して生成されている。制御電圧Ｖｃｔｌは、固体撮像素子の制御電圧入力端子１８に入力されており、図６（ｃ）に示すように、動作状態に応じて調整されている。

この制御電圧Ｖｃｔｌも、上述した基板電圧Ｖｓｕｂと同様に、動画期間に比べて静止画読み出し期間の方が低くなっており、露光期間においては動画期間と静止画読み出し期間との中間くらいになっている。

図７は、基板電圧生成回路を説明するブロック図である。同図に示すように、固体撮像素子１０の外部には、制御電圧発生回路３０が設けられており、制御電圧発生回路３０は、制御電圧Ｖｃｔｌを生成し、固体撮像素子１０の制御電圧入力端子１８へ入力している。

制御電圧入力端子１８へ入力された制御電圧Ｖｃｔｌは、基板電圧発生回路１７に入力される。なお、制御電圧Ｖｃｔｌは、必要に応じて固体撮像素子１０の他の構成へも供給され、各種の制御に利用される。例えば、制御電圧Ｖｃｔｌは、電荷電圧変換部１６に供給され、後述するドレイン電圧Ｖｄｒを変化させるためのトリガーとして用いることができる。

基板電圧発生回路１７は、入力された制御電圧Ｖｃｔｌを適宜に調整して基板電圧Ｖｓｕｂを生成して半導体基板１１ａに供給する。半導体基板１１ａにおける基板電圧Ｖｓｕｂは、上述したように光センサ部１２における電荷の蓄積容量を規定する電圧であり、基板電圧Ｖｓｕｂが高いほど光センサ部１２の容量は小さくなり、基板電圧Ｖｓｕｂが低いほど光センサ部１２の容量は大きくなる。

また、基板電圧Ｖｓｕｂは、必要に応じて固体撮像素子１０の他の構成へも供給され、各種の制御に利用される。例えば、基板電圧Ｖｓｕｂは、電荷電圧変換部１６に供給され、後述するドレイン電圧Ｖｄｒを変化させるためのトリガーとして用いることができる。

図６（ｄ）は、ドレイン電圧Ｖｄｒの変化を示すタイミングチャートである。同図に示すように、露光期間におけるドレイン電圧Ｖｄｒは、他の期間に比べて高くなるように調整されている。すなわち、フローティングディフュージョン部１６ａとリセットゲート部１６ｃとリセットドレイン部１６ｂとによって構成されるＭＯＳトランジスタ構造において、リセットドレイン部１６ｂに印加されるドレイン電圧Ｖｄｒが、通常よりも高くしてある。

露光期間中のドレイン電圧Ｖｄｒは、固体撮像素子の内部に既存の信号を利用して変化させてもよいし、外部から別途に入力した信号を利用して変化させてもよい。前者の場合は、上述した基準電圧や制御電圧Ｖｃｔｌを利用することができる。なお、基準電圧を利用する場合は、上述したリセット時の瞬間的な電圧上昇を容量にて解消してから用いてもよい。後者の場合は、メカシャッターの制御信号を利用してもよいし、制御部１９０にて別途に生成した制御信号を用いてもよい。

ここで、ＭＯＳトランジスタ構造においては、ソース−ドレイン間の電位差が小さいほどホットキャリアが発生しにくく、逆に、ソース−ドレイン間の電位差が大きいほどホットキャリアが発生しやすい。従って、上述のように露光期間においてドレイン電圧Ｖｄｒを上昇させることにより、ホットキャリアが抑制され、画質が向上する。

なお、ドレイン電圧Ｖｄｒは、露光期間の少なくとも一部において上昇させればよい。むろん、露光期間の全期間においてドレイン電圧Ｖｄｒを上昇させた方がホットキャリアの抑制効果は高いが、露光期間の一部においてドレイン電圧Ｖｄｒを上昇させても、当然に、ホットキャリアの抑制効果があるためである。

また、ドレイン電圧Ｖｄｒは、フローティングディフュージョン部１６ａから出力される信号電圧の基準電圧であるため、従来は、信号電圧が後段のバッファーＩＣ２３の入力制限範囲内に収まるように調整されていた。このバッファーＩＣ２３は、固体撮像素子１０の外部に配置されるものであり、出力回路１６ｄから出力される撮像信号Ｖｏｕｔを入力され、これを増幅する素子である。本実施形態においては、露光期間のみでドレイン電圧Ｖｄｒを変化させるため、信号電圧が後段のバッファーＩＣ２３の入力制限範囲外となるようなドレイン電圧Ｖｄｒに変化させることができる。

すなわち、露光期間においては、各画素に信号電荷を蓄積中であるため、信号電荷がフローティングディフュージョン部１６ａに転送されてくることがなく、フローティングディフュージョン部１６ａから電圧信号を出力することもない。従って、上述した入力制限範囲は、バッファーＩＣ２３の入出力の線形性を維持可能な範囲であり、露光期間中にドレイン電圧Ｖｄｒを変動させても、信号電圧に影響しない。

従って、ドレイン電圧Ｖｄｒを、後段のバッファーＩＣ２３の入力制限範囲に制限させることなく上昇させることにより、ソース−ドレイン間の電位差を十分に大きくすることが可能となり、ホットキャリアの抑制効果を高めることができる。

図８は、ドレイン電圧発生回路を説明するブロック図である。同図（ａ）は、従来のドレイン電圧Ｖｄｒを発生するためのドレイン電圧発生回路であり、同図（ｂ）は、本実施形態に係るドレイン電圧Ｖｄｒを発生するためのドレイン電圧発生回路の一例である。

図８（ａ）に示すように、従来のドレイン電圧発生回路においては、電源ＶｄｄとグランドＶｓｓとの間を直列に接続する２つのＭＯＳ抵抗１６ｆ３，１６ｆ４にて構成される分圧回路と、駆動ＭＯＳ１６ｆ１や符号１６ｆ２に対応するＭＯＳ抵抗と電流源にて構成されたソースフォロワ回路と、を備えていた。

分圧回路は、電源Ｖｄｄを分圧した電圧を、ソースフォロワ回路を構成する駆動ＭＯＳ１６ｆ１のゲートに入力している。これにより、駆動ＭＯＳ１６ｆ１のドレインには、電源Ｖｄｄが所定値を超えたとき駆動ＭＯＳ１６ｆ１のゲートに印加される電圧に応じた電圧が、ドレイン電圧Ｖｄｒとして出力される

一方、図８（ｂ）に示すように、本実施形態に係るドレイン電圧発生回路は、２つのＭＯＳ抵抗１６ｆ３，１６ｆ４にて構成された分圧回路にスイッチ回路１６ｆ５を組み込んである。

スイッチ回路１６ｆ５は、例えば、多段的に組み合わせたスイッチングトランジスタにより構成され、上述した制御電圧Ｖｃｔｌや基板電圧Ｖｓｕｂ等のように、露光期間の開始タイミングや終了タイミングにおいて電圧変動のある電圧を利用してオンオフが駆動されるようになっている。これにより、スイッチ回路１６ｆ５は、動画期間においてはオンし、露光動作期間においてはオフし、静止画読み出し期間においてはオンする。

すなわち、スイッチ回路１６ｆ５がオフされている時は、電源Ｖｄｄが分圧回路を介して駆動ＭＯＳ１６ｆ１に駆動電圧としてそのまま入力されるため、ドレイン電圧Ｖｄｒは上昇する。一方、スイッチ回路１６ｆ５がオンされている時は、分圧回路で分圧されたＶｄｄが駆動ＭＯＳ１６ｆ１に駆動電圧として入力されるため、ドレイン電圧Ｖｄｒは低下する。

以上説明した図８（ｂ）に係るドレイン電圧発生回路を用いることにより、従来回路に数点の回路素子を追加するだけで、自動的に、露光期間のみドレイン電圧Ｖｄｒを所望の電圧値に変化させつつ、他の期間のドレイン電圧Ｖｄｒは一定の電圧値に維持することが可能なドレイン電圧発生回路１６ｆを実現することができる。

（５）まとめ：
以上説明したように、本実施形態に係る固体撮像素子１０は、受光量に応じた信号電荷を生成するための光センサ部１２と、光センサ部１２が生成した信号電荷をＣＣＤにて転送するための転送部（読み出しゲート部１３，垂直転送部１４、水平転送部１５）と、転送部が光センサ部１２から転送した信号電荷を蓄積するためのフローティングディフュージョン部１６ａと、ドレイン電圧Ｖｄｒを入力されているリセットドレイン部１６ｂと、フローティングディフュージョン部１６ａとリセットドレイン部１６ｂとの接続を切り替えるためのリセットゲート部１６ｃと、フローティングディフュージョン部１６ａに接続されたソースフォロワ回路により構成されており、フローティングディフュージョン部１６ａに蓄積されている信号電荷に応じた電圧信号を出力する出力回路１６ｄと、固体撮像素子１０の動作状態に応じてドレイン電圧Ｖｄｒを変化させるためのドレイン電圧発生回路１６ｆと、を備えている。これにより、出力信号の線形性やゲイン特性を維持しつつ、又、トランジスタの使用数や回路規模・回路面積を増大させることなく、ホットキャリアに起因する白浮きを抑制することが可能になる。

なお、本実施形態に係る技術の適用対象は、固体撮像素子に限るものではなく、フォトダイオード等の光電変換素子が生成した信号電荷を、フローティングディフュージョン等の蓄積部に転送し、蓄積部に蓄積された信号電荷に応じた電圧信号を出力する固体撮像素子であれば、様々なものに適用することができる。このような意味で、ＣＭＯＳ固体撮像素子も本技術の適用対象であることは言うまでも無い。

また、本技術は上述した実施形態や変形例に限られず、上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また，本技術に係る技術思想の範囲は上述した実施形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。

なお、以上説明した本技術の態様は、以下のような構成を取ることができる。
（ａ）受光量に応じた信号電荷を生成するための光電変換部と、
前記光電変換部が生成した信号電荷を転送するための転送部と、
前記転送部が前記光電変換部から転送した信号電荷を蓄積するための蓄積部と、
基準電圧を入力されているリセット部と、
前記蓄積部と前記リセット部の接続を切り替えるためのスイッチ部と、
前記蓄積部に接続されたソースフォロワ回路であって前記蓄積部に蓄積されている信号電荷に応じた電圧信号を出力する出力回路と、
本固体撮像素子の動作状態に応じて前記基準電圧を変化させるための基準電圧制御部と、
を備える固体撮像素子。

（ｂ）前記基準電圧制御部は、静止画を撮像するために設けた露光期間の少なくとも一部において、前記基準電圧を、露光期間以外に比べて高い電圧に変化させる前記（ａ）に記載の固体撮像素子。

（ｃ）前記基準電圧制御部は、静止画を撮像するために設けた露光期間の少なくとも一部において、前記基準電圧を、前記蓄積部に蓄積される信号電荷に応じた信号電圧を入力されるバッファー回路の性能保証の範囲外となる電圧に変化させる前記（ａ）又は前記（ｂ）に記載の固体撮像素子。

（ｄ）前記基準電圧制御部は、本固体撮像素子の内部信号を利用して、前記蓄積部の基準電圧を自動的に変化させる前記（ａ）〜（ｃ）の何れか１項に記載の固体撮像素子。

（ｅ）前記蓄積部は、フローティングディフュージョン部であり、
前記リセット部は、前記基準電圧を入力されているドレイン部であり、
前記スイッチ部は、前記蓄積部と前記ドレイン部との間の接続を切り替えるゲート部であり、を備え、
前記フローティングディフュージョン部は、前記ゲート部の制御によってドレイン部と接続されることにより前記基準電圧にリセットされる前記（ａ）〜（ｄ）の何れか１項に記載の固体撮像素子。

（ｆ）前記転送部は、前記光電変換部が生成した信号電荷をＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）にて転送する前記（ａ）〜（ｅ）の何れか１項に記載の固体撮像素子。

（ｆ）受光量に応じた信号電荷を光電変換部が生成する光電変換工程と、
前記光電変換部の生成した信号電荷を転送部が転送する転送工程と、
前記転送部が前記光電変換部から転送した信号電荷を蓄積部に蓄積する蓄積工程と、
基準電圧を入力されているリセット部と前記蓄積部との接続を切り替えるためのスイッチ部を接続させるリセット工程と、
前記蓄積部に蓄積されている信号電荷に応じた電圧信号を、前記蓄積部に接続されたソースフォロワ回路により構成された出力回路に出力させる出力工程と、
本固体撮像素子の動作状態に応じて前記基準電圧を変化させる基準電圧制御工程と、
を含む、固体撮像素子の駆動方法。

（ｇ）受光量に応じた信号電荷を生成するための光電変換部と、
前記光電変換部が生成した信号電荷を転送するための転送部と、
前記転送部が前記光電変換部から転送した信号電荷を蓄積するための蓄積部と、
基準電圧を入力されているリセット部と、
前記蓄積部と前記リセット部の接続を切り替えるためのスイッチ部と、
前記蓄積部に接続されたソースフォロワ回路であって前記蓄積部に蓄積されている信号電荷に応じた電圧信号を出力する出力回路と、
本固体撮像素子の動作状態に応じて前記基準電圧を変化させるための基準電圧制御部と、
を有する固体撮像素子を備える電子機器。

１０…固体撮像素子、１１…半導体基板、１２…光センサ部、１３…読み出しゲート部、１４…垂直転送部、１５…水平転送部、１６…電荷電圧変換部、１６ａ…フローティングディフュージョン部、１６ｂ…リセットドレイン部、１６ｃ…リセットゲート部、１６ｄ…出力回路、１６ｅ…バイアス発生回路、１６ｆ…ドレイン電圧発生回路、１７…基板電圧発生回路、１８…制御電圧入力端子、２１…リセットクロック発生回路、２２…キャパシタ、２３…バッファーＩＣ、３０…制御電圧発生回路、１１ａ…半導体基板、１１ｂ…Ｐ型ウェル、１１ｃ…チャネル領域、１１ｄ…トランスファ領域、１１ｅ…ストレージ領域、１１ｆ…出力ゲート部、１６ｆ１…駆動ＭＯＳ、１６ｆ３…ＭＯＳ抵抗、１６ｆ４…ＭＯＳ抵抗、１６ｆ５…スイッチ回路、１００…撮像装置、１１０…光学系、１２０…固体撮像素子、１３０…ＤＳＰ、１４０…フレームメモリ、１５０…表示装置、１６０…記録装置、１７０…操作系、１８０…電源系、１９０…制御部

Claims (8)

1. 受光量に応じた信号電荷を生成するための光電変換部と、
   前記光電変換部が生成した信号電荷を転送するための転送部と、
   前記転送部が前記光電変換部から転送した信号電荷を蓄積するための蓄積部と、
   基準電圧を入力されているリセット部と、
   前記蓄積部と前記リセット部の接続を切り替えるためのスイッチ部と、
   前記蓄積部に接続されたソースフォロワ回路により構成されており、前記蓄積部に蓄積されている信号電荷に応じた電圧信号を出力する出力回路と、
   本固体撮像素子の動作状態に応じて前記基準電圧を変化させるための基準電圧制御部と、
   を備える固体撮像素子。
2. 前記基準電圧制御部は、静止画を撮像するために設けた露光期間の少なくとも一部において、前記基準電圧を、露光期間以外に比べて高い電圧に変化させる請求項１に記載の固体撮像素子。
3. 前記基準電圧制御部は、静止画を撮像するために設けた露光期間の少なくとも一部において、前記基準電圧を、前記蓄積部に蓄積される信号電荷に応じた信号電圧を入力されるバッファー回路の性能保証の範囲外となる電圧に変化させる請求項１に記載の固体撮像素子。
4. 前記基準電圧制御部は、本固体撮像素子の内部信号を利用して、前記蓄積部の基準電圧を自動的に変化させる請求項１に記載の固体撮像素子。
5. 前記蓄積部は、フローティングディフュージョン部であり、
   前記リセット部は、前記基準電圧を入力されているドレイン部であり、
   前記スイッチ部は、前記蓄積部と前記ドレイン部との間の接続を切り替えるゲート部であり、を備え、
   前記フローティングディフュージョン部は、前記ゲート部の制御によってドレイン部と接続されることにより前記基準電圧にリセットされる請求項１に記載の固体撮像素子。
6. 前記転送部は、前記光電変換部が生成した信号電荷をＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）にて転送する請求項１に記載の固体撮像素子。
7. 受光量に応じた信号電荷を光電変換部が生成する光電変換工程と、
   前記光電変換部の生成した信号電荷を転送部が転送する転送工程と、
   前記転送部が前記光電変換部から転送した信号電荷を蓄積部に蓄積する蓄積工程と、
   基準電圧を入力されているリセット部と前記蓄積部の接続を切り替えるためのスイッチ部を接続させるリセット工程と、
   前記蓄積部に蓄積されている信号電荷に応じた電圧信号を、前記蓄積部に接続されたソースフォロワ回路により構成された出力回路に出力させる出力工程と、
   本固体撮像素子の動作状態に応じて前記基準電圧を変化させる基準電圧制御工程と、
   を含む、固体撮像素子の駆動方法。
8. 受光量に応じた信号電荷を生成するための光電変換部と、
   前記光電変換部が生成した信号電荷を転送するための転送部と、
   前記転送部が前記光電変換部から転送した信号電荷を蓄積するための蓄積部と、
   基準電圧を入力されているリセット部と、
   前記蓄積部と前記リセット部の接続を切り替えるためのスイッチ部と、
   前記蓄積部に接続されたソースフォロワ回路により構成されており、前記蓄積部に蓄積されている信号電荷に応じた電圧信号を出力する出力回路と、
   本固体撮像素子の動作状態に応じて前記基準電圧を変化させるための基準電圧制御部と、
   を有する固体撮像素子を備える電子機器。

Images