JP2011055345A - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP2011055345A JP2011055345A JP2009203740A JP2009203740A JP2011055345A JP 2011055345 A JP2011055345 A JP 2011055345A JP 2009203740 A JP2009203740 A JP 2009203740A JP 2009203740 A JP2009203740 A JP 2009203740A JP 2011055345 A JP2011055345 A JP 2011055345A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- charge
- absorption layer
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
【課題】 SN比が高く、ダイナミックレンジの広い撮像装置を提供する。
【解決手段】 撮像装置は、光電変換部を含んで構成される複数の画素と、複数の画素のそれぞれに対応して色毎に設けられる複数色のカラーフィルタと、撮影感度を設定する撮影感度設定部と、第2導電型の電荷吸収層と、電圧印加部とを有している。光電変換部は、第1導電型半導体からなるウエルと、第2導電型半導体からなり、第1導電型半導体の受光面側に設けられる電荷蓄積部とから構成され、入射光を光電変換して電荷を生成する。第2導電型の電荷吸収層は、少なくとも1つの色のカラーフィルタが設けられる画素について、電荷蓄積部の下側に前記第1導電型半導体を介在させて配置される。電圧印加部は、撮影感度設定部により設定される撮影感度に基づき、電荷吸収層に電圧を印加する。
【選択図】 図5
【解決手段】 撮像装置は、光電変換部を含んで構成される複数の画素と、複数の画素のそれぞれに対応して色毎に設けられる複数色のカラーフィルタと、撮影感度を設定する撮影感度設定部と、第2導電型の電荷吸収層と、電圧印加部とを有している。光電変換部は、第1導電型半導体からなるウエルと、第2導電型半導体からなり、第1導電型半導体の受光面側に設けられる電荷蓄積部とから構成され、入射光を光電変換して電荷を生成する。第2導電型の電荷吸収層は、少なくとも1つの色のカラーフィルタが設けられる画素について、電荷蓄積部の下側に前記第1導電型半導体を介在させて配置される。電圧印加部は、撮影感度設定部により設定される撮影感度に基づき、電荷吸収層に電圧を印加する。
【選択図】 図5
Description
本発明は、撮像装置に関する。
一般に、デジタルカメラ等の撮像装置には、CCD型やCMOS型の固体撮像素子が使用されている。この種の固体撮像素子では、光電変換部を有する複数の画素がマトリクス状に配置されている。例えば、CMOS型の固体撮像素子では、各画素は、フォトダイオード等の光電変換部、フローティングディフュージョン領域および増幅トランジスタ等を有している。入射光の光量に応じて光電変換部に発生した電荷は、フローティングディフュージョン領域に転送される。そして、増幅トランジスタは、フローティングディフュージョン領域に蓄積された電荷に基づく信号電圧をゲートで受け、入射光の光量に応じた画素信号を出力する。
例えば、暗い場所での撮影や高速シャッタを使用した撮影では、入射光の光量が小さいため、SN比は低下する。このため、高感度撮影では、SN比を向上させる必要がある。一方、高輝度被写体の撮影や長秒撮影では、黒つぶれや白飛びの発生を防止するために、ダイナミックレンジを広くする必要がある。近年、飽和光量の異なる2つの光電変換部が同一画素に設けられた固体撮像素子が提案されている(例えば、特許文献1)。特許文献1の固体撮像素子では、各画素の2つの光電変換部は、半導体基板の異なる深さに配置される。例えば、深い位置に配置された光電変換部は、浅い位置に配置された光電変換部に比べて広いダイナミックレンジを有している。
2つの光電変換部が半導体基板の異なる深さに配置される構成では、深い方に配置された光電変換部の電荷をフローティングディフュージョン領域に完全に転送することは困難である。光電変換部の電荷が完全に転送されない場合、次の光電変換時(次フレーム)まで光電変換部に電荷が残り、残像が発生する。この場合、画像の品質は低下する。
本発明の目的は、SN比が高く、ダイナミックレンジの広い撮像装置を提供することである。
撮像装置は、光電変換部を含んで構成される複数の画素と、複数の画素のそれぞれに対応して色毎に設けられる複数色のカラーフィルタと、撮影感度を設定する撮影感度設定部と、第2導電型の電荷吸収層と、電圧印加部とを有している。光電変換部は、第1導電型半導体からなるウエルと、第2導電型半導体からなり、第1導電型半導体の受光面側に設けられる電荷蓄積部とから構成され、入射光を光電変換して電荷を生成する。第2導電型の電荷吸収層は、少なくとも1つの色のカラーフィルタが設けられる画素について、電荷蓄積部の下側に前記第1導電型半導体を介在させて配置される。電圧印加部は、撮影感度設定部により設定される撮影感度に基づき、電荷吸収層に電圧を印加する。
本発明によればSN比が高く、ダイナミックレンジの広い撮像装置を提供できる。
以下、本発明の実施形態を図面を用いて説明する。
図1は、本発明の一実施形態を示している。この実施形態の撮像装置は、例えば、デジタルカメラであり、固体撮像素子10、光学系20、制御部30、タイミングジェネレータ40、メモリ50、記憶媒体60、モニタ70、および操作部80を有している。固体撮像素子10は、例えば、CMOS型の固体撮像素子であり、光学系20に設けられた撮影レンズ22を介して入射される被写体の像を電気信号(以下、画像信号とも称する)に変換する。
光学系20は、被写体の像を固体撮像素子10の受光面に結像する撮影レンズ22を有している。なお、光学系20は、撮影レンズ22の他に、ズームレンズやフォーカスレンズ等を有してもよい。制御部30は、例えば、マイクロプロセッサであり、図示しないプログラムに基づいて、撮像装置の動作を制御する。例えば、制御部30は、オートフォーカス制御、絞り制御、固体撮像素子10への露光制御および画像データの記録等を実施する。さらに、制御部30は、後述する撮影感度設定部34、電荷吸収層に電圧を可変に印加する電圧印加部としての感度調整部32を有し、固体撮像素子10のダイナミックレンジを撮影感度に応じて調整する。
例えば、感度調整部32は、撮影感度に応じて、後述する図5に示す電荷吸収層ABL1に調整電圧VAを可変に印加する。具体的には、感度調整部32は、撮影感度設定部34により設定される撮影感度に応じた電圧を電荷吸収層ABL1に印加する。なお、撮影感度設定部34における撮影感度の設定は、ユーザにより設定されてもよいし、測光等により得られる情報(例えば、入射光の光量の情報)に基づいて自動的に設定されてもよい。ここで、感度調整部32および撮影感度設定部34は、制御部30の外部に設けられてもよい。例えば、感度調整部32および撮影感度設定部34は、固体撮像素子10内に設けられてもよい。
タイミングジェネレータ40は、制御部30により制御され、固体撮像素子10に駆動クロックを供給する。例えば、タイミングジェネレータ40は、後述する図2に示す垂直走査回路11および水平走査回路15の駆動クロック、制御信号TN、TSを、固体撮像素子10に供給する。なお、タイミングジェネレータ40は、制御部30内に設けられてもよいし、固体撮像素子10内に設けられてもよい。
メモリ50は、例えば、DRAM(Dynamic RAM)やSRAM(Static RAM)等で形成されたバッファメモリであり、画像データ等を一時的に記憶する。記憶媒体60は、撮影された画像の画像データ等を記憶する。モニタ70は、例えば、液晶ディスプレイであり、撮影された画像、記憶媒体60に記憶された画像およびメニュー画面等を表示する。操作部80は、レリーズボタンおよびその他の各種スイッチを有し、撮像装置を動作させるために、ユーザにより操作される。
図2は、図1に示した固体撮像素子10の一例を示している。固体撮像素子10は、例えば、画素アレイARY、垂直信号線VL、定電流源IS、カラムアンプCA、垂直走査回路11、蓄積信号選択部12、信号蓄積部13、水平選択スイッチ部14および水平走査回路15を有している。
画素アレイARYは、行方向(図の横方向)および列方向(図の縦方向)にマトリクス状に配置された画素PX1を有している。各画素PX1は、例えば、後述する光電変換部と、光電変換部に対応して色毎に設けられる図5に示すカラーフィルタCFLとを有し、カラーフィルタCFLを通過した入射光の光量に応じた電気信号を生成する。以下、赤(R)、緑(G)、青(B)のカラーフィルタCFLをそれぞれ有する画素PX1を、赤画素PX1(R)、緑画素PX1(G)、青画素PX1(B)とも称する。また、画素アレイARYにおいて赤(R)、緑(G)、青(B)のカラーフィルタCFLをそれぞれ有する画素PX1を総称して、赤画素PX1(R)グループ、緑画素PX1(G)グループ、青画素PX1(B)グループとも称する。
カラーフィルタCFLの配列は、特に限定されないが、本実施形態においてはベイヤー配列が例示される。行方向に着目した場合、例えば、画素アレイARYのn行目では、赤画素PX1(R)と緑画素PX1(G)とが交互に配置され、n+1行目では、緑画素PX1(G)と青画素PX1(B)とが交互に配置されている。また、列方向に着目した場合、例えば、画素アレイARYのm列目では、緑画素PX1(G)と赤画素PX1(R)とが交互に配置され、m+1列目では、青画素PX1(B)と緑画素PX1(G)とが交互に配置されている。
なお、列方向に配置された複数の画素PX1は、列毎に設けられた垂直信号線VLに接続されている。そして、各垂直信号線VLには、定電流源ISが接続されている。
垂直走査回路11は、制御信号SEL、RES、TXを用いて、画素アレイARYの画素PX1を行毎に制御する。例えば、垂直走査回路11は、制御信号SEL(n)、RES(n)、TX(n)を制御し、n行目の各画素PX1の信号を各垂直信号線VLに出力する。また、例えば、垂直走査回路11は、制御信号SEL(n+1)、RES(n+1)、TX(n+1)を制御し、n+1行目の各画素PX1の信号を各垂直信号線VLに出力する。以下、制御信号SEL、RES、TXを選択信号SEL、リセット信号RES、転送信号TXともそれぞれ称する。
カラムアンプCAは、例えば、演算増幅器を用いて構成された反転増幅器であり、垂直信号線VL毎に設けられている。各カラムアンプCAは、各画素PX1から各垂直信号線VLを介して読み出された信号を反転増幅する。
蓄積信号選択部12は、垂直信号線VL毎に設けられた画素信号選択スイッチMS1およびノイズ信号選択スイッチMN1を有している。例えば、画素信号選択スイッチMS1は、nMOSトランジスタであり、ゲートに印加される制御信号TSが高レベルの期間にオンし、カラムアンプCAから入力された画素信号を信号蓄積部13の画素信号蓄積部CSに出力する。
また、例えば、ノイズ信号選択スイッチMN1は、nMOSトランジスタであり、ゲートに印加される制御信号TNが高レベルの期間にオンし、カラムアンプCAから入力されたノイズ信号を信号蓄積部13のノイズ信号蓄積部CNに出力する。以下、画素信号選択スイッチMS1、ノイズ信号選択スイッチMN1をトランジスタMS1、MN1ともそれぞれ称する。
信号蓄積部13は、垂直信号線VL毎に設けられた画素信号蓄積部CSおよびノイズ信号蓄積部CNを有している。例えば、画素信号蓄積部CSは、容量であり、一方の端子がトランジスタMS1のソースに接続され、他方の端子が接地されている。また、例えば、ノイズ信号蓄積部CNは、容量であり、一方の端子がトランジスタMN1のソースに接続され、他方の端子が接地されている。以下、画素信号蓄積部CS、ノイズ信号蓄積部CNを容量CS、CNともそれぞれ称する。
水平選択スイッチ部14は、垂直信号線VL毎に設けられた画素信号出力スイッチMS2およびノイズ信号出力スイッチMN2を有している。例えば、画素信号出力スイッチMS2は、nMOSトランジスタであり、ゲートに印加される制御信号GHが高レベルの期間にオンし、容量CSに保持された電圧を画素信号OUTSとして出力する。また、例えば、ノイズ信号出力スイッチMN2は、nMOSトランジスタであり、ゲートに印加される制御信号GHが高レベルの期間にオンし、容量CNに保持された電圧をノイズ信号OUTNとして出力する。以下、画素信号出力スイッチMS2、ノイズ信号出力スイッチMN2をトランジスタMS2、MN2ともそれぞれ称する。なお、トランジスタMS2、MN2のゲートは、互いに接続されている。
ここで、ノイズ信号OUTNは、例えば、画素PX1のリセットノイズ成分等を含む固定ノイズ成分を示す信号である。また、画素信号OUTSは、前述のノイズ成分と、画素PX1内のフォトダイオードで光電変換により生じる電荷に応じた信号成分とを含む信号である。したがって、例えば、CDS(相関二重サンプリング)によって、画素信号OUTSに含まれる画素PX1のリセットノイズ成分等の固定ノイズ成分は、画素信号OUTSからノイズ信号OUTNを減算することにより、除去される。
水平走査回路15は、制御信号GHを用いて、トランジスタMS2、MN2を列毎に順次オンし、信号蓄積部13の容量CS、CNにそれぞれ保持された信号OUTS、OUTNを順次出力する。例えば、m列目の画素PX1から読み出された信号に対応する画素信号OUTS、ノイズ信号OUTNをそれぞれ出力するとき、水平走査回路15は、制御信号GH(m)を高レベルに制御し、制御信号GH(m+1)を含む他の制御信号GHを低レベルに制御する。
図3は、図2に示した画素PX1の回路構成の一例を示している。画素PX1は、光電変換部としてのフォトダイオードPD、ダイオードD1、転送トランジスタMTR、増幅トランジスタMAM、画素選択トランジスタMSE、リセットトランジスタMRSおよび電荷電圧変換部としてのフローティングディフュージョンFD(フローティングディフュージョン領域)を有している。なお、画素PX1がフォトダイオードPDを有して構成されることから、上述した赤(R)、緑(G)、青(B)のカラーフィルタCFLは、フォトダイオードPDのそれぞれに対応して色毎に設けられることとなる。また、各画素PX1を構成するフォトダイオードPDは、画素アレイARYにおいて、赤色フィルタが設けられるフォトダイオードPDグループ(R)、緑色フィルタが設けられるフォトダイオードPDグループ(G)、青色フィルタが設けられるフォトダイオードPDグループ(B)を構成する。
フローティングディフュージョンFDは、フォトダイオードPDから転送される電荷を蓄積する寄生容量CFDが形成される領域(トランジスタMTRのドレイン領域、トランジスタMTR、MAM間の配線領域、トランジスタMAMのゲート領域、リセットトランジスタMRSのソース領域等)である。また、画素PX1内に形成されるトランジスタMTR、MAM、MSE、MRSは、全てnMOSトランジスタである。
フォトダイオードPDは、入射光を光電変換して電荷を生成する光電変換部であり、アノードが接地され、カソードが転送トランジスタMTRのソースに接続されている。ダイオードD1は、アノードが接地され、カソードに調整電圧VAが印加される。なお、後述する図5に示すように、ダイオードD1のアノード(図5では、領域PA1)は、フォトダイオードPDのアノードでもある。したがって、例えば、ダイオードD1は、カソードに調整電圧VAが印加されることにより、フォトダイオードPDで生成される電荷の一部を吸収する。
なお、フォトダイオードPDで生成される電荷のうち、ダイオードD1に吸収されずに残った信号電荷は、フォトダイオードPDのn型領域(例えば、後述する図5に示すn型領域NA1)に蓄積される。したがって、この実施形態では、調整電圧VAを調整することにより、フォトダイオードPDの量子効率(受光感度)を調整できる。
転送トランジスタMTRは、ゲートに印加される転送信号TXが高レベルの期間にオンし、フォトダイオードPDに蓄積されている信号電荷をフローティングディフュージョンFDに転送する。なお、フローティングディフュージョンFDに転送された信号電荷は、容量CFDに蓄積される。
増幅トランジスタMAMは、ソースが画素選択トランジスタMSEのドレインに接続され、ドレインが電源VDDに接続され、ゲートが転送トランジスタMTRのドレインに接続されている。すなわち、フローティングディフュージョンFDの電圧(容量CFDの電圧)は、増幅トランジスタMAMのゲートに入力される。そして、増幅トランジスタMAMは、例えば、ゲートの電圧から増幅トランジスタMAMの閾値電圧分降下した電圧を、ソースから出力する。このように、増幅トランジスタMAMは、フローティングディフュージョンFDに転送された信号電荷に応じた信号を生成する。
画素選択トランジスタMSEは、ゲートに印加される選択信号SELが高レベルの期間にオンし、ソースに接続された垂直信号線VLと増幅トランジスタMAMのソースとの間を導通させる。したがって、画素選択トランジスタMSEがオンの期間では、増幅トランジスタMAMと、画素選択トランジスタMSEと、垂直信号線VLに接続された定電流源ISとにより、ソースフォロア回路が構成される。これにより、画素選択トランジスタMSEにより選択された画素PX1の信号が、垂直信号線VLに出力される。
リセットトランジスタMRSは、ソースが増幅トランジスタMAMのゲートに接続され、ドレインが電源VDDに接続されている。そして、リセットトランジスタMRSは、ゲートに印加されるリセット信号RESが高レベルの期間にオンし、フローティングディフュージョンFDの電荷(容量CFDに蓄積されている電荷)を初期状態にリセットする。
図4は、図2に示した画素PX1の平面構造の一例を示している。図中の網掛けは、トランジスタのゲートを示し、×印を付けた矩形は、コンタクト領域を示している。また、領域NA1、NA2、NA3、NA4、NA5、NA6は、n型領域を示している。例えば、n型領域NA1、NA2、NA3、NA4、NA5、NA6は、後述する図5に示すp型ウエル領域PWELLに、n型の不純物を導入することにより形成される。
転送トランジスタMTRは、n型領域NA1、ゲートGT1およびn型領域NA2を含んで構成されている。なお、n型領域NA1は、転送トランジスタMTRのソースでもあり、フォトダイオードPDの電荷蓄積部(n型領域)でもある。以下、n型領域NA1を電荷蓄積部NA1とも称する。また、n型領域NA2は、転送トランジスタMTRのドレインでもあり、上述した図3に示したフローティングディフュージョンFDの一部でもある。転送トランジスタMTRのゲートGT1には、配線LN1を介して転送信号TXが印加される。
画素選択トランジスタMSEは、n型領域NA3、ゲートGT2およびn型領域NA4を含んで構成されている。画素選択トランジスタMSEのソースであるn型領域NA3には、垂直信号線VLが接続されている。また、画素選択トランジスタMSEのゲートGT2には、配線LN2を介して選択信号SELが印加される。増幅トランジスタMAMは、n型領域NA4、ゲートGT3およびn型領域NA5を含んで構成されている。なお、n型領域NA4は、画素選択トランジスタMSEのドレインでもあり、増幅トランジスタMAMのソースでもある。
リセットトランジスタMRSは、n型領域NA5、ゲートGT4およびn型領域NA6を含んで構成されている。n型領域NA5は、増幅トランジスタMAMのドレインでもあり、リセットトランジスタMRSのドレインでもあり、電源VDDに接続されている。なお、図4では、図を見やすくするために、電源VDDの配線や接地線等の記載を省略している。リセットトランジスタMRSのゲートGT4には、配線LN3を介してリセット信号RESが印加される。
リセットトランジスタMRSのソースであるn型領域NA6は、配線LN4により、増幅トランジスタMAMのゲートGT3および転送トランジスタMTRのドレインであるn型領域NA2に接続されている。ここで、上述した図3に示した容量CFDは、トランジスタMTRのn型領域NA2、トランジスタMRSのn型領域NA6、トランジスタMAMのゲートGT3および配線LN4等に形成される寄生容量である。
電荷吸収層ABL1は、画素アレイARYの全面に形成され、図示しない周辺回路領域(上述した図2に示した垂直走査回路11等の周辺回路が形成される領域)には形成されない。すなわち、電荷吸収層ABL1は、複数色の画素PX1の全面に共通に形成される。例えば、電荷吸収層ABL1は、後述するように、フォトダイオードPDの下側に形成されたn型領域であり、上述した図3に示したダイオードD1の一部である。ここで、フォトダイオードPDの下側とは、フォトダイオードPDの受光面と反対側をいう。なお、電荷吸収層ABL1には、配線LVAを介して調整電圧VAが印加される。
図5は、図4に示した画素PX1のA−A’線に沿う断面を示している。なお、図5では、図を見やすくするために、遮光膜やマイクロレンズ等の記載を省略している。画素PX1は、n型シリコン基板NSUB上に、第1導電型半導体としてのp型半導体からなるp型ウエル領域PWELLを形成して構成されている。例えば、p型ウエル領域PWELLにn型の不純物を導入することにより、電荷吸収層ABL1やn型領域NA1、NA2等が形成される。なお、p型ウエル領域PWELLは、接地されている。
p型ウエル領域PWELLの受光面側(図の上側)には、第2導電型半導体としてのn型半導体からなる電荷蓄積部NA1(n型領域NA1)が形成されている。すなわち、第1導電型半導体からなるウエル領域PWELLの受光面側に、第2導電型半導体からなる電荷蓄積部NA1が設けられてフォトダイオードPDが形成されている。なお、本実施形態に係るフォトダイオードPDは、第1導電型半導体からなる領域PA1(p型領域PA1)と電荷蓄積部NA1(n型領域NA1)との接合部JCP(pn接合)を有する。
画素PX1に対応するフォトダイオードPDの受光面の上方には、カラーフィルタCFLが、各フォトダイオードPDに対応して色毎に配置されている。例えば、赤画素PX1(R)のフォトダイオードPDの受光面上には、赤色のカラーフィルタCFL(R)が、また緑画素PX1(G)のフォトダイオードPDの受光面上には、緑色のカラーフィルタCFL(G)が、また図示しない青画素PX1(B)のフォトダイオードPDの受光面上には、青色のカラーフィルタCFL(B)が配置されている。このように、分光特性の異なる複数色のカラーフィルタCFLがフォトダイオードPDのそれぞれに対応して設けられているため、フォトダイオードPDは、配置されたカラーフィルタCFLを通過した入射光の光量に応じた電荷を生成する。
電荷蓄積部NA1の下側(すなわち、受光面と反対側のn型シリコン基板NSUB側)には、電荷吸収層ABL1が、電荷蓄積部NA1と間隔を置いて配置されている。ここで、電荷蓄積部NA1と電荷吸収層ABL1との間に介在するp型半導体の領域PA1は、p型ウエル領域PWELLの一部である。ダイオードD1は、pn接合ダイオードであり、p型半導体の領域PA1とn型半導体の電荷吸収層ABL1との接合部(pn接合)を有している。
したがって、領域PA1と電荷吸収層ABL1との接合部近傍には、空乏層が形成される。この空乏層により、フォトダイオードPDで生成される電荷の一部(例えば、空乏層近傍の領域に発生した電荷)は、電荷吸収層ABL1に吸収される。そして、フォトダイオードPDで生成される電荷のうち、電荷吸収層ABL1に吸収されずに残った信号電荷は、電荷蓄積部NA1に蓄積される。
ここで、電荷吸収層ABL1の不純物濃度は、後述する図6に示すように、電荷蓄積部NA1と電荷吸収層ABL1との間に介在する領域PA1の不純物濃度より高い。このため、例えば、ダイオードD1を逆バイアスにする調整電圧VAが電荷吸収層ABL1に印加されたとき、ダイオードD1の空乏層は、領域PA1側に広がる。すなわち、領域PA1と電荷吸収層ABL1との接合部近傍に形成される空乏層は、調整電圧VAを大きくするほど、電荷蓄積部NA1側に広がる。
したがって、この実施形態では、調整電圧VAを調整することにより、フォトダイオードPDの量子効率を調整できる。また、この実施形態では、入射光が殆ど到達しない深い領域に電荷吸収層ABL1が形成された場合でも、適切な調整電圧VAを電荷吸収層ABL1に印加することにより、空乏層を電荷蓄積部NA1側に広げることができ、フォトダイオードPDの量子効率を調整できる。なお、入射光が電荷吸収層ABL1に到達する場合、領域PA1と電荷吸収層ABL1との接合部近傍に発生する電荷は、電荷吸収層ABL1に吸収される。
この実施形態では、電荷吸収層ABL1に吸収される電荷を読み出す必要がない。また、転送トランジスタMTRは、電荷蓄積部NA1がn型領域NA2(転送トランジスタMTRのドレイン)とほぼ同じ深さに形成されているため、電荷蓄積部NA1に蓄積された信号電荷をフローティングディフュージョンFDに効率よく転送できる。これにより、この実施形態では、次フレームの画像に残像が発生することを防止でき、画像の品質が低下することを防止できる。
図6は、図5に示した画素のB−B’箇所における正味の不純物濃度分布を示している。図の横軸は、上述した図5に示したフォトダイオードPDの受光面からの深さ(単位はμm)を示し、図の縦軸は、正味の不純物濃度を示している。電荷蓄積部NA1(図6では、例えば、0.3〜0.5μmの深さ)の不純物濃度は、1立方cmあたり約1E17個である。また、電荷蓄積部NA1と電荷吸収層ABL1との間の領域PA1(図6では、例えば、0.7〜3.6μmの深さ)の不純物濃度は、1立方cmあたり約1E15個である。電荷吸収層ABL1(図6では、例えば、4.2〜6.0μmの深さ)の不純物濃度は、1立方cmあたり約1E16個である。
このように、電荷吸収層ABL1の不純物濃度は、電荷蓄積部NA1と電荷吸収層ABL1との間の領域PA1の不純物濃度より、一桁以上高い。これにより、この実施形態では、領域PA1と電荷吸収層ABL1との接合部近傍に形成される空乏層の領域PA1側への伸びを大きくできる。したがって、電荷吸収層ABL1は、領域PA1で発生した電荷を、空乏層を介して効率よく吸収できる。これにより、この実施形態では、フォトダイオードPDの量子効率を効率よく低下させることができ、フォトダイオードPDのダイナミックレンジを容易に拡大できる。
図7は、カラーフィルタCFLがない場合の画素PX1の分光出力の一例を示している。図の横軸は、入射光の波長(単位はnm)を示し、図の縦軸は、入射光に対する画素PX1の出力値を相対値で示している。例えば、入射光の波長が450nm以上では、電荷吸収層ABL1に印加される調整電圧VAが6Vのときの画素PX1の出力値は、調整電圧VAが1Vのときより低く、調整電圧VAが10Vのときより高い。すなわち、画素PX1の出力値は、フォトダイオードPDの量子効率によって変化する。例えば、画素PX1の出力値は、調整電圧VAを大きくするほど低下し、調整電圧VAを小さくするほど増加する。なお、画素PX1の出力値は、固体撮像素子10から出力された出力値である。
図8は、図2に示した画素PX1の分光出力の一例を示している。図の横軸は、入射光の波長(単位はnm)を示し、図の縦軸は、入射光に対する画素PX1の出力値を相対値で示している。なお、画素信号に対するゲインを一定としているため(カラムアンプCAを含む回路ゲインが固定、かつ、画素PX1のフローティングディフュージョンFDの容量が固定)、図8の縦軸が示す画素PX1の出力値を、画素PX1の感度(相対値)に読み替えてもよい。
図8に示されるように、青画素PX1(B)では、当該画素PX1の出力値の調整電圧VAの依存性は、緑画素PX1(G)および赤画素PX1(R)のそれと比べて、小さい。すなわち、緑画素PX1(G)および赤画素PX1(R)では、調整電圧VAを調整することにより、画素PX1の出力値を調整できる。例えば、緑画素PX1(G)および赤画素PX1(R)では、それらの出力値は、調整電圧VAを大きくするほど、低下する。
したがって、高感度撮影では、例えば、図1に示した感度調整部32は、1Vの調整電圧VAを電荷吸収層ABL1に印加し、フォトダイオードPDの量子効率を高くする。この場合、入射光の光量が小さいときでも、画素PX1は、SN比の高い信号を出力できる。
一方、低感度撮影では、例えば、感度調整部32は、6Vや10Vの調整電圧VAを電荷吸収層ABL1に印加し、フォトダイオードPDの量子効率を低くする。この場合、フォトダイオードPDのダイナミックレンジを拡大できる。したがって、電荷蓄積部NA1の受光面における面積を大きくすることなく、大きな光量まで白飛びせずに撮影できる。これは、電荷蓄積部NA1に蓄積される電荷数が、フォトダイオードPDの量子効率が低いほど減少するためである。
なお、低感度撮影では、入射光の光量が大きいため、フォトダイオードPDの量子効率を低くしても、多くの電荷が電荷蓄積部NA1に蓄積される。したがって、低感度撮影では、フォトダイオードPDの量子効率を低くしても、画素PX1は、SN比の高い信号を出力できる。また、増幅トランジスタMAMや、カラムアンプCA等の回路ゲインは許容される信号の最大値が決まっており、そのためフォトダイオードPDの量子効率が高いと、それらの回路において飽和等の不具合を生じ得る。本実施形態では、フォトダイオードPDの量子効率を容易に減じることができるため、そのような不具合が生じることが無い。
また、図8に示されるように、緑画素PX1(G)のフォトダイオードPDの感度は、青画素PX1(B)、赤画素PX1(R)に比べて、高い。このため、例えば、撮像装置のダイナミックレンジは、緑画素PX1(G)のフォトダイオードPDのダイナミックレンジに依存する。この実施形態では、緑画素PX1(G)に対応するダイオードD1を逆バイアスにする調整電圧VAを大きく設定することにより、撮像装置のダイナミックレンジの制約条件となっている緑画素PX1(G)のフォトダイオードPDの量子効率を低下させることができる。これにより、この実施形態では、撮像装置のダイナミックレンジを容易に拡大できる。
図9は、図2に示した固体撮像素子10の動作の一例を示している。なお、図9は、図2に示した画素アレイARYのn行目の各画素PX1から画素信号OUTSおよびノイズ信号OUTNをそれぞれ読み出すときの固体撮像素子10の動作を示している。
なお、期間T1は、各画素PX1の画素信号OUTSおよびノイズ信号OUTNを信号蓄積部13の容量CS、CNにそれぞれ蓄積するための期間である。また、期間T2は、信号蓄積部13の容量CS、CNにそれぞれ蓄積された画素信号OUTSおよびノイズ信号OUTNを順次出力するための水平走査期間である。例えば、期間T1(n)および期間T2(n)は、n行目の画素PX1の信号を読み出すための期間T1、T2をそれぞれ示している。以下、n行目の各画素PX1の図3に示した要素を、符号の末尾にnを追加して称する場合もある。例えば、n行目の各画素PX1の増幅トランジスタMAMを、増幅トランジスタMAMnとも称する。
例えば、上述した図1に示した感度調整部32は、撮影感度に応じた調整電圧VAを、期間T1の前に、上述した図5に示した電荷吸収層ABL1に印加する。また、期間T1(n)に移る前では、リセット信号RES(n)が高レベルに維持され(図9(a))、リセットトランジスタMRSnがオンしているため、フローティングディフュージョンFDnの電圧は、初期状態(以下、リセット状態とも称する)にリセットされている。
期間T1(n)では、先ず、リセット信号RES(n)が高レベルから低レベルに変化し(図9(b))、リセットトランジスタMRSnがオフする。これにより、フローティングディフュージョンFDnは、転送トランジスタMTRnがオンしたときに、フォトダイオードPDnからの信号電荷を蓄積できる。なお、フローティングディフュージョンFDnの電圧は、フォトダイオードPDnから信号電荷が転送されるまで、リセット状態に維持される。
次に、選択信号SEL(n)が低レベルから高レベルに変化し(図9(c))、画素選択トランジスタMSEnがオンする。これにより、増幅トランジスタMAMnのソースから信号が出力される。すなわち、増幅トランジスタMAMnは、フローティングディフュージョンFDnの電圧(リセット状態の電圧)に応じた電圧を、画素選択トランジスタMSEnを介して垂直信号線VLに出力する。なお、垂直信号線VLに出力された電圧は、カラムアンプCAにより反転増幅される。
そして、制御信号TNが低レベルから高レベルに変化し(図9(d))、トランジスタMN1がオンする。これにより、n行目の画素PX1のリセット状態に対応する信号(ノイズ信号OUTN)は、信号蓄積部13の容量CNに蓄積される。その後、制御信号TNが高レベルから低レベルに変化し(図9(e))、トランジスタMN1がオフする。これにより、n行目の画素PX1のノイズ信号OUTNは、容量CNに保持される。
制御信号TNが高レベルから低レベルに変化した後に、転送信号TX(n)が低レベルから高レベルに変化する(図9(f))。そして、一定期間経過後に、転送信号TX(n)が高レベルから低レベルに変化する(図9(g))。これにより、転送トランジスタMTRnが一定期間オンし、フォトダイオードPDnの電荷蓄積部NA1に蓄積された信号電荷が、転送トランジスタMTRnを介して、フローティングディフュージョンFDnに転送される。そして、フローティングディフュージョンFDnの電圧(信号電荷が蓄積された容量CFDの電圧)に応じた信号電圧が、増幅トランジスタMAMnから画素選択トランジスタMSEnを介して垂直信号線VLに出力される。なお、垂直信号線VLに出力された電圧は、図2に示したカラムアンプCAにより反転増幅される。
転送信号TX(n)が高レベルから低レベルに変化した後に、制御信号TSが低レベルから高レベルに変化し(図9(h))、トランジスタMS1がオンする。これにより、n行目の画素PX1のフォトダイオードPDの電荷蓄積部NA1に蓄積された信号電荷に対応する信号成分を含む信号(画素信号OUTS)は、信号蓄積部13の容量CSに蓄積される。その後、制御信号TSが高レベルから低レベルに変化し(図9(i))、トランジスタMS1がオフする。これにより、n行目の画素PX1の画素信号OUTSは、容量CSに保持される。
水平走査期間T2(n)では、制御信号GHが高レベルに順次変化する(図9(j、k))。例えば、水平走査回路15は、出力対象の列に対応する制御信号GHを高レベルに変化させたとき、他の制御信号GHを低レベルに変化させる。これにより、トランジスタMS2、MN2が順次オンし、信号蓄積部13の容量CS、CNにそれぞれ保持された信号OUTS、OUTNが順次出力される。なお、水平走査期間T2では、例えば、制御信号RESは、高レベルに維持され、制御信号SEL、TX、TN、TSは、低レベルに維持されている。
以上、この実施形態では、画素PX1は、調整電圧VAが印加される電荷吸収層ABL1を有している。この画素アレイARYにわたって形成された電荷吸収層ABL1は、フォトダイオードPDの電荷蓄積部NA1の下側に、電荷蓄積部NA1と間隔を置いて配置されている。このため、この実施形態では、電荷吸収層ABL1に印加する調整電圧VAを調整することにより、フォトダイオードPDの量子効率を調整できる。したがって、この実施形態では、高感度撮影の場合、電荷吸収層ABL1に印加する調整電圧VAを低下させることにより、フォトダイオードPDの量子効率を高くでき、SN比を高くできる。また、低感度撮影の場合、電荷吸収層ABL1に印加する調整電圧VAを増加させることにより、フォトダイオードPDの量子効率を低くでき、ダイナミックレンジを拡大できる。すなわち、この実施形態では、SN比が高く、かつ、ダイナミックレンジの広い撮像装置を提供できる。
図10は、別の実施形態における撮像装置の画素PX1の断面を示している。図10は、図4に示した画素PX1のA−A’線に沿う断面に対応している。また、図10では、図を見やすくするために、遮光膜やマイクロレンズ等の記載を省略している。この実施形態の撮像装置は、図4に示した電荷吸収層ABL1の代わりに、電荷吸収層ABL2が設けられている。その他の構成は、図1−図9で説明した実施形態と同じである。図1−図9で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
図4および図5に示した撮像装置では、電荷吸収層ABL1は、画素アレイARYにわたって配置されており、受光面から電荷吸収層ABL1までの間隔は一定とされていた。本実施形態に係る撮像装置では、電荷吸収層ABL2は、画素アレイARYにわたって配置される構成は同じであるが、受光面から電荷吸収層ABL2までの間隔、すなわち、電荷蓄積部NA1と電荷吸収層ABL2との距離DISが、画素PX1に配置されるカラーフィルタCFLの色に対応して互いに異なるように形成される。例えば、緑画素PX1(G)内の電荷蓄積部NA1と電荷吸収層ABL2との距離DISgは、赤画素PX1(R)内の電荷蓄積部NA1と電荷吸収層ABL2との距離DISrより短い。これにより、電荷吸収層ABL2に調整電圧VAが印加されたときのフォトダイオードPDの量子効率を、赤画素PX1(R)と緑画素PX1(G)とで異ならせることができる。例えば、この実施形態では、調整電圧VAを大きくしたときの赤画素PX1(R)のフォトダイオードPDの量子効率の低下を、緑画素PX1(G)に比べて小さくできる。
緑画素PX1(G)のフォトダイオードPDの量子効率が撮像装置のダイナミックレンジの制約条件になっているため、赤画素PX1(R)のフォトダイオードPDの量子効率は、高くても大きな問題とならない。また、複数色(例えば、赤、緑、青)の画素PX1の電荷蓄積部NA1と電荷吸収層ABL2との距離DISを、配置されるカラーフィルタCFLの色に応じてそれぞれ調整し、フォトダイオードPDの量子効率を色毎にそれぞれ適切に設定してもよい。その場合、図示していないが、青画素PX1(B)の電荷蓄積部NA1と電荷吸収層ABL2との距離DISbは、青画素PX1(B)内のフォトダイオードPDの量子効率が所望の値となるように別途設定される。
なお、本実施形態に係る構成は、画素アレイARYを構成する赤画素PX1(R)グループ、緑画素PX1(G)グループおよび青画素PX1(B)グループのそれぞれについて好適に採用できる。例えば、緑画素PX1(G)グループに属する緑画素PX1(G)の全てについて、電荷蓄積部NA1と電荷吸収層ABL2との間隔を距離DISgとし、また赤画素PX1(R)グループに属する赤画素PX1(R)の全てについて、電荷蓄積部NA1と電荷吸収層ABL2との間隔を距離DISgより短い距離DISrとすることができる。これにより、電荷吸収層ABL2に調整電圧VAが印加されたときのフォトダイオードPDの量子効率を、赤画素PX1(R)グループと緑画素PX1(G)グループとで異ならせることができる。なお、同一画素グループに属する画素PX1の全てについて、電荷蓄積部NA1と電荷吸収層ABL2との間隔を一定とする必要は無い。同一画素グループ内の画素PX1であっても、必要に応じて、例えば、画素アレイARYの中心部と周辺部とで距離DISを変えてもよい。
以上、この実施形態においても、図1−図9で説明した実施形態と同様の効果を得ることができる。
図11−図13は、別の実施形態における撮像装置の固体撮像素子10の一例を示している。この実施形態の固体撮像素子10は、図2に示した画素PX1の代わりに、画素PX2が設けられている。また、赤画素PX2(R)、緑画素PX2(G)、青画素PX2(B)には、図4に示した電荷吸収層ABL1の代わりに、電荷吸収層ABL3が画素PX2毎に設けられている。画素PX2毎に設けられた電荷吸収層ABL3には、配置されるカラーフィルタCFLに応じて調整電圧VAr、VAg、VAbがそれぞれ供給される。例えば、図1に示した感度調整部32は、撮影感度に応じた調整電圧VAr、VAg、VAbを、赤画素PX2(R)、緑画素PX2(G)、青画素PX2(B)にそれぞれ供給する。その他の構成は、図1−図9で説明した実施形態と同じである。図1−図9で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
図11に示した画素PX2の回路構成は、図3に示したダイオードD1の代わりに画素PX2毎にダイオードD2が設けられ、配置されるカラーフィルタCFLの色に応じて、ダイオードD2のカソードに異なる調整電圧VAr、VAg、VAbが印加される構成である。画素PX2のその他の回路構成は、画素PX1と同じである。例えば、緑画素PX2(G)のダイオードD2は、カソードに調整電圧VAgが印加されることにより、フォトダイオードPDで生成される電荷の一部を吸収する。同様に、赤画素PX2(R)および青画素PX2(B)のダイオードD2のカソードには、調整電圧VAr、VAbがそれぞれ印加されて、フォトダイオードPDで生成される電荷の一部が吸収される。すなわち、この実施形態では、ダイオードD2のカソードに印加される調整電圧VAr、VAg、VAbを色毎に設定できる。
図12は、図11に示した画素PX2の平面構造の一例を示している。図中の網掛けは、トランジスタのゲートを示し、×印を付けた矩形は、コンタクト領域を示している。なお、図12では、図を見やすくするために、電源VDDの配線や接地線等の記載を省略している。この実施形態の画素アレイARYは、図4に示した電荷吸収層ABL1の代わりに電荷吸収層ABL3が設けられ、配線LVAの代わりに配線LVAr、LVAg、LVAbが設けられて構成されている。この実施形態の画素アレイARYのその他の構成は、図4に示した画素アレイARYと同じである。
電荷吸収層ABL3は、画素PX2毎に分離して設けられたn型領域であり、上述したダイオードD2の一部である。なお、赤画素PX2(R)、緑画素PX2(G)および青画素PX2(B)の電荷吸収層ABL3には、配線LVAr、LVAg、LVAbをそれぞれ介して、調整電圧VAr、VAg、VAbがそれぞれ印加される。
図13は、図12に示した画素PX2のC−C’線に沿う断面を示している。なお、図13では、図を見やすくするために、遮光膜やマイクロレンズ等の記載を省略している。赤画素PX2(R)のフォトダイオードPDの受光面上には、赤のカラーフィルタCFL(R)が配置され、緑画素PX2(G)のフォトダイオードPDの受光面上には、緑のカラーフィルタCFL(G)が配置されている。なお、図示しない青画素PX2(B)のフォトダイオードPDの受光面上には、青のカラーフィルタCFL(B)が配置されている。
各画素PX2の電荷蓄積部NA1のn型シリコン基板NSUB側には、画素PX2毎に分離して設けられた電荷吸収層ABL3が、電荷蓄積部NA1と間隔を置いて配置されている。互いに隣接する電荷吸収層ABL3間の領域および電荷蓄積部NA1と電荷吸収層ABL3との間の領域PA1は、p型の半導体であり、p型ウエル領域PWELLの一部を構成する。また、領域PA1は、ダイオードD2の一部である。すなわち、ダイオードD2は、pn接合ダイオードであり、p型半導体の領域PA1とn型半導体の電荷吸収層ABL3との接合部(pn接合)を有している。
また、図13に示されるように、各画素PX2は、電荷吸収層ABL3と電気的に接続されたn型領域NA7を有している。例えば、n型領域NA7は、p型ウエル領域PWELLにn型の不純物を導入することにより、電荷吸収層ABL3と一体に形成される。なお、n型領域NA7は、電荷吸収層ABL3と電気的に接続されていればよく、電荷吸収層ABL3と一体に形成されていなくてもよい。
例えば、赤画素PX2(R)では、n型領域NA7は、電荷吸収層ABL3からp型ウエル領域PWELLの表面(図では受光面側)まで延在して形成され、配線LVArに電気的に接続されている。また、例えば、緑画素PX2(G)では、n型領域NA7は、電荷吸収層ABL3からp型ウエル領域PWELLの表面まで延在して形成され、配線LVAgに電気的に接続されている。なお、図示しない青画素PX2(B)では、n型領域NA7は、電荷吸収層ABL3からp型ウエル領域PWELLの表面まで延在して形成され、配線LVAbに電気的に接続されている。
これにより、例えば、図1に示した感度調整部32は、図11に示すように撮影感度に応じてそれぞれ設定された調整電圧VAr、VAg、VAbを、赤画素PX2(R)、緑画素PX2(G)、青画素PX2(B)の電荷吸収層ABL3にそれぞれ印加できる。例えば、感度調整部32は、低感度撮影では、赤画素PX2(R)の電荷吸収層ABL3に1Vの調整電圧VArを印加し、緑画素PX2(G)および青画素PX2(B)の電荷吸収層ABL3に10Vの調整電圧VAg、VAbをそれぞれ印加する。なお、例えば、調整電圧VAbは、調整電圧VAg、VArと異なる電圧値に設定せれてもよいし、調整電圧VArと同じ電圧値に設定されてもよい。すなわち、感度調整部32は、カラーフィルタCFLの色に対応した調整電圧VAr、VAg、VAbを各画素PX2の電荷吸収層ABL3に個別に印加する。
以上、この実施形態においても、図1−図9で説明した実施形態と同様の効果を得ることができる。さらに、この実施形態では、電荷吸収層ABL3が画素PX2毎に分離して設けられているため、赤画素PX2(R)、緑画素PX2(G)および青画素PX2(B)の電荷吸収層ABL3に印加する調整電圧VAr、VAg、VAbを色毎に設定できる。これにより、フォトダイオードPDの量子効率を色毎に調整できる。
なお、本実施形態に係る構成は、画素アレイARYを構成する赤画素PX2(R)グループ、緑画素PX2(G)グループおよび青画素PX2(B)グループのそれぞれについて好適に採用できる。例えば、緑画素PX2(G)グループに属する緑画素PX2(G)の全てについて電荷吸収層ABL3を設け、調整電圧VAgを印加する。赤画素PX2(R)および青画素PX2(B)についても同様である。これにより、フォトダイオードPDの量子効率を画素アレイARY全面にわたって色毎に調整できる。なお、同一画素グループに属する画素PX2の全てについて、調整電圧VAを一定とする必要は無い。同一画素グループ内の画素PX2であっても、必要に応じて、例えば、画素アレイARYの中心部と周辺部とで調整電圧VAを変えてもよい。
図14は、別の実施形態における撮像装置の固体撮像素子10の一例を示している。この実施形態の固体撮像素子10は、図2に示した画素PX1の代わりに、画素PX3が設けられ、容量制御部16が図2に示した固体撮像素子10に追加されて構成されている。その他の構成は、図1−図9で説明した実施形態と同じである。図1−図9で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
容量制御部16は、撮影感度に応じた制御信号VCr、VCg、VCbを、赤画素PX2(R)、緑画素PX2(G)、青画素PX2(B)にそれぞれ供給する。なお、制御信号VCr、VCg、VCbは、後述する図15に示す電荷電圧変換部としてのフローティングディフュージョンFDの容量値を制御するための信号である。以下、色毎に区別しない場合等、制御信号VCr、VCg、VCbを制御信号VCとも称する。ここで、容量制御部16は、固体撮像素子10と同一基板に形成されているが、これに限定されるものではなく、固体撮像素子10の外部に別途設けられてもよい。例えば、容量制御部16は、制御部30内に設けられてもよい。
図15は、図14に示した画素PX3(R)の回路構成の一例を示している。なお、緑画素PX3(G)および青画素PX3(B)は、供給される制御信号VCg、VCbを除いて、赤画素PX3(R)と同じである。画素PX3は、フローティングディフュージョンFDの容量値を可変制御するための容量CFD’を有して構成されている。容量CFD’は、図3で示した寄生容量CFDを含む。その他の画素PX3の構成は、図3に示した画素PX1と同じである。
容量CFD’は、例えば、図5に示したp型ウエル領域PWELL上に酸化膜(絶縁膜)を介して形成されたゲートを有するnMOSトランジスタを有して構成され、フローティングディフュージョンFDに電気的に接続される。例えば、高レベルの制御信号VCがゲートに印加されたときの容量CFD’の容量値は、低レベルの制御信号VCがゲートに印加されたときに比べて、大きい。このように、容量CFD’の容量値は、制御信号VCに応じて変化する。
容量CFD’がフローティングディフュージョンFDに電気的に接続されているため、寄生容量CFDを含むフローティングディフュージョンFDの総容量値は、制御信号VCに応じて変化する。したがって、この実施形態では、制御信号VCを調整することにより、フローティングディフュージョンFDでの変換ゲインを調整できる。ここで、フローティングディフュージョンFDでの変換ゲインは、フォトダイオードPDから転送された信号電荷と増幅トランジスタMAMのゲートに入力される信号電圧との変換比である。
図16は、図14に示した画素PX3の平面構造の一例を示している。図中の網掛けは、トランジスタのゲートを示し、×印を付けた矩形は、コンタクト領域を示している。なお、図16では、図を見やすくするために、電源VDDの配線や接地線等の記載を省略している。この実施形態の画素アレイARYは、図4に示した画素アレイARYに配線LVCr、LVCg、LVbが追加され、画素PX1の代わりに画素PX3が設けられて構成されている。この実施形態の画素アレイARYのその他の構成は、図4に示した画素アレイARYと同じである。例えば、図16に示した画素PX3のA−A’線に沿う断面は、上述した図5と同じである。
制御信号VCが印加されるゲートGT5は、容量CFD’を構成するnMOSトランジスタのゲートであり、リセットトランジスタMRSのソース(n型領域NA6)に隣接して配置されている。また、赤画素PX3(R)、緑画素PX3(G)および青画素PX3(B)のゲートGT5には、配線LVCr、LVCg、LVCbをそれぞれ介して、制御信号VCr、VCg、VCbがそれぞれ印加される。すなわち、この実施形態では、画素PX3のゲートGT5に印加される制御信号VCを色毎に設定できる。
n型領域NA6に隣接して配置されるゲートGT5に制御信号VCが印加されたときに、ゲートGT5の下側(図では、ゲートGT5と重なる位置)のp型ウエル領域PWELLの表面近傍に反転層が形成される。この反転層は、寄生容量CFDを形成する領域の1つであるn型領域NA6と電気的に接続され、フローティングディフュージョンFDの容量CFD’を形成するさらなる領域として作用する。この結果、寄生容量CFDのみを有する上述した実施形態に比べて、フローティングディフュージョンFDの容量値を大きくすることができる。なお、反転層における容量は、ゲートGT5に印加される制御信号VCの大きさ(レベル)に応じて変化する。したがって、制御信号VCのレベルを可変に制御することにより、フローティングディフュージョンFDの容量値を調整することができる。
これにより、この実施形態では、制御信号VCを調整することにより、フローティングディフュージョンFDの総容量値を調整でき、フローティングディフュージョンFDでの変換ゲインを調整できる。すなわち、この実施形態では、フローティングディフュージョンFDでの変換ゲインを調整することにより、画素PX3の感度を調整できる。例えば、画素PX3の感度は、入射光の光量と画素PX3から出力される信号電圧との変換比である。
ここで、図8に示したように、赤画素PX3(R)の感度は、フローティングディフュージョンFDの変換ゲインを同一とした場合、緑画素PX3(G)や青画素PX3(B)の感度に比べて低い。したがって、例えば、10Vの調整電圧VAが電荷吸収層ABL1に印加される低感度撮影時において、赤画素PX3(R)の感度を低下させたくない場合、上述した図14に示した容量調整部16は、例えば、以下のように動作させればよい。
容量調整部16は、低感度撮影では、低レベルの制御信号VCrを赤画素PX3(R)のゲートGT5に印加し、高レベルの制御信号VCg、VCbを緑画素PX3(G)および青画素PX3(B)のゲートGT5にそれぞれ印加する。この場合、赤画素PX3(R)のフローティングディフュージョンFDの容量値は、緑画素PX3(G)や青画素PX3(B)のそれと比べて小さい。あるいは、赤画素PX3(R)のゲートGT5に制御信号VCrを印加せず、緑画素PX3(G)および青画素PX3(B)のゲートGT5に制御信号VCg、VCbをそれぞれ印加するようにしてもよい。
このため、赤画素PX3(R)のフローティングディフュージョンFDでの変換ゲインは、緑画素PX3(G)や青画素PX3(B)のフローティングディフュージョンFDでの変換ゲインより大きい。この結果、例えば、後述する図17に示すように、調整電圧VAが10Vのときの赤画素PX3(R)の感度は、調整電圧VAが1Vのときの赤画素PX3(R)の感度とほぼ同じ値に維持される。このように、この実施形態では、可変容量CFD’を利用して、赤画素PX3(R)のフローティングディフュージョンFDの容量を緑画素PX3(G)および青画素PX3(B)のそれと比べて小さくすることにより、赤画素PX3(R)の感度を高くでき、赤画素PX3(R)から出力される信号電圧を大きくできる。
なお、例えば、1Vの調整電圧VAが電荷吸収層ABL1に印加される高感度撮影では、容量調整部16は、高レベルの制御信号VCr、VCg、VCbを、赤画素PX3(R)、緑画素PX3(G)および青画素PX3(B)のゲートGT5にそれぞれ印加する。このように、容量調整部16は、撮影感度に応じて、制御信号VCを制御する。また、容量調整部16は、撮像素子10のカラーバランスを調整するために、制御信号VCr、VCg、VCbを色毎に調整してもよい。
図17は、図14に示した画素PX3の分光出力の一例を示している。図の横軸は、入射光の波長(単位はnm)を示し、図の縦軸は、入射光に対する画素PX3の出力値を相対値で示している。なお、図の細い線は、調整電圧VAが1Vに設定され、かつ、制御信号VCr、VCg、VCbが全て高レベルに設定されたときの画素PX3の出力値を示しており、この設定は、例えば、高感度撮影時に適用される。また、図の太い線は、調整電圧VAが10Vに設定され、かつ、制御信号VCr、VCg、VCbが低レベル、高レベル、高レベルにそれぞれ設定されたときの画素PX3の出力値を示しており、この設定は、例えば、低感度撮影時に適用される。
調整電圧VAが10Vのときの赤画素PX3(R)の出力値は、調整電圧VAが1Vのときの赤画素PX3(R)の出力値とほぼ同じである。このように、この実施形態では、調整電圧VAが10Vのときに、低レベルの制御信号VCrが赤画素PX3(R)のゲートGT5に印加されることにより、上述した図8では相対的に低い値を示していた赤画素PX3(R)の出力値を高くできる。
以上、この実施形態においても、図1−図9で説明した実施形態と同様の効果を得ることができる。さらに、この実施形態では、各画素PX3は、制御信号VCr、VCg、VCbにより容量値が可変に設定される可変容量CFD’を有している。これにより、この実施形態では、フローティングディフュージョンFDの総容量値を色毎に設定でき、撮像素子10のカラーバランスを調整できる。
なお、本実施形態に係る構成は、画素アレイARYを構成する赤画素PX3(R)グループ、緑画素PX3(G)グループおよび青画素PX3(B)グループのそれぞれについて好適に採用できる。例えば、緑画素PX3(G)グループに属する緑画素PX3(G)の全てについて可変容量CFD’を有するフローティングディフュージョンFDを設け、制御信号VCgを印加する。赤画素PX3(R)および青画素PX3(B)についても同様である。なお、同一画素グループに属する画素PX3の全てについて、制御信号VCを一定とする必要は無い。同一画素グループ内の画素PX3であっても、必要に応じて、例えば、画素アレイARYの中心部と周辺部とで制御信号VCを変えてもよい。
なお、図1−図9で説明した実施形態では、電荷吸収層ABL1がp型ウエル領域PWELL内に形成される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、図18に示すように、n型シリコン基板NSUBが電荷吸収層ABL1として使用されてもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。
また、図11−図13で説明した実施形態では、電荷吸収層ABL3が各画素PX2に設けられる例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、電荷吸収層ABL3は、特に限定されないが、緑画素PX2(G)のみに設けられてもよい。この場合、画素アレイARYを構成する画素PX2のうち、緑色のカラーフィルタCFLが設けられる光電変換部(フォトダイオードPD)のグループのみに対して電荷吸収層ABL3が設けられる。この場合も、撮像装置のダイナミックレンジの制約条件となっている緑画素PX2(G)のフォトダイオードPDの量子効率を低下させることができる。あるいは、電荷吸収層ABL3は、特に限定されないが、緑画素PX2(G)および青画素PX2(B)のみに設けられてもよい。この場合、画素アレイARYを構成する画素PX2のうち、緑色のカラーフィルタCFLが設けられる光電変換部(フォトダイオードPD)のグループと、青色のカラーフィルタCFLが設けられる光電変換部(フォトダイオードPD)のグループとに対して電荷吸収層ABL3が設けられる。この場合、赤画素PX2(R)の量子効率に比べて、緑画素PX2(G)および青画素PX2(B)のフォトダイオードPDの量子効率を低下させることができる。したがって、この場合にも、上述した実施形態と同様の効果を得ることができる。
また、図14−図17で説明した実施形態では、フローティングディフュージョンFDの容量CFD’に係る容量値が制御信号VCにより調整される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、容量CFD’は、ゲートGT5を有して構成されずとも、撮像素子10のカラーバランスが最適になる容量値に固定されてもよい。すなわち、容量CFD’は、複数色のカラーフィルタCFLに対応して異なる容量値に固定されてもよい。この場合、例えば、カラーフィルタCFLに対応して異なる容量値になるように、同色のカラーフィルタCFLが配置される画素PXのグループ毎に、容量を形成するn型領域NA6の大きさを変えればよい。この場合にも、上述した実施形態と同様の効果を得ることができる。
また、図14−図17で説明した実施形態では、赤画素PX3(R)、緑画素PX3(G)および青画素PX3(B)のゲートGT5に、配線LVCr、LVCg、LVCbをそれぞれ介して、制御信号VCr、VCg、VCbがそれぞれ印加される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、配線LVCrは、配線LVCbと兼用されてもよい。この場合、例えば、赤画素PX3(R)を含む行の画素PX3から信号を読み出すときに、赤画素PX3(R)のゲートGT5に、配線LVCrを介して制御信号VCrが印加される。そして、青画素PX3(B)を含む行の画素PX3から信号を読み出すときに、青画素PX3(B)のゲートGT5に、配線LVCrを介して制御信号VCbが印加される。この場合にも、上述した実施形態と同様の効果を得ることができる。
あるいは、容量CFD’は、特開2008−305983号公報に示されるように、同じ列に配置された複数の画素PX3のゲートGT5に共通の配線を介して制御信号を印加することにより、制御されてもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。
また、図14−図17で説明した実施形態では、制御信号VCが高レベルおよび低レベルのいずれかに設定される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、制御信号VCは、3つ以上の複数の電圧値から選択的に設定されてもよい。この場合、容量CFD’の容量値を多段階に調整でき、フローティングディフュージョンFDでの変換ゲインを最適に調整できる。この場合にも、上述した実施形態と同様の効果を得ることができる。
図14−図17で説明した実施形態では、容量CFD’が図3に示した画素PX1に追加される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、容量CFD’は、図11−図13で説明した実施形態の画素PX2に追加されてもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
撮像装置に利用できる。
10‥固体撮像素子;11‥垂直走査回路;12‥蓄積信号選択部;13‥信号蓄積部;14‥水平選択スイッチ部;15‥水平走査回路;16‥容量制御部;20‥光学系;30‥制御部;32‥感度調整部;40‥タイミングジェネレータ;50‥メモリ;60‥記憶媒体;70‥モニタ;80‥操作部;ABL1、ABL2、ABL3‥電荷吸収層;ARY‥画素アレイ;CA‥カラムアンプ;CFD‥寄生容量;CFD’‥フローティング容量;CFL‥カラーフィルタ;D1‥ダイオード;FD‥フローティングディフュージョン;IS‥定電流源;JCP‥接合部;MAM‥増幅トランジスタ;MRS‥リセットトランジスタ;MSE‥画素選択トランジスタ;MTR‥転送トランジスタ;NA1‥電荷蓄積部;PA1‥p型半導体の領域;PD‥フォトダイオード;PX1、PX2、PX3‥画素;VL‥垂直信号線
Claims (7)
- 第1導電型半導体からなるウエルと、第2導電型半導体からなり、前記第1導電型半導体の受光面側に設けられる電荷蓄積部とから構成され、入射光を光電変換して電荷を生成する光電変換部を含む複数の画素と、
前記複数の画素のそれぞれに対応して色毎に設けられる複数色のカラーフィルタと、
撮影感度を設定する撮影感度設定部と、
少なくとも1つの色のカラーフィルタが設けられる画素について、前記電荷蓄積部の下側に前記第1導電型半導体を介在させて配置される第2導電型の電荷吸収層と、
前記撮影感度設定部により設定される撮影感度に基づき、前記電荷吸収層に電圧を印加する電圧印加部とを備えていることを特徴とする撮像装置。 - 請求項1記載の撮像装置において、
前記電荷吸収層は、互いに異なる色のカラーフィルタが設けられる複数の画素に設けられていることを特徴とする撮像装置。 - 請求項2記載の撮像装置において、
前記受光面から前記電荷吸収層までの間隔は、前記互いに異なる色のカラーフィルタが設けられる複数の画素で異なることを特徴とする撮像装置。 - 請求項2または請求項3記載の撮像装置において、
前記電荷吸収層は、前記画素毎に分離して設けられ、
前記電圧印加部は、前記カラーフィルタの色に対応した電圧を前記電荷吸収層に印加することを特徴とする撮像装置。 - 請求項1乃至請求項4のいずれか1項に記載の撮像装置において、
前記画素は、前記光電変換部により生成された電荷が転送される電荷電圧変換部を備え、
前記電荷電圧変換部は、前記画素に設けられる前記カラーフィルタの色に対応して異なる容量値を有していることを特徴とする撮像装置。 - 請求項5記載の撮像装置において、
前記撮影感度設定部により設定される撮影感度に基づき、前記電荷電圧変換部の容量値を制御する容量制御部を備えていることを特徴とする撮像装置。 - 請求項1乃至請求項6のいずれか1項に記載の撮像装置において、
前記電荷吸収層の不純物濃度は、前記電荷蓄積部と前記電荷吸収層との間に介在する前記第1導電型半導体の不純物濃度より高いことを特徴とする撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009203740A JP2011055345A (ja) | 2009-09-03 | 2009-09-03 | 撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009203740A JP2011055345A (ja) | 2009-09-03 | 2009-09-03 | 撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011055345A true JP2011055345A (ja) | 2011-03-17 |
Family
ID=43943879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009203740A Withdrawn JP2011055345A (ja) | 2009-09-03 | 2009-09-03 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011055345A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012222807A (ja) * | 2011-04-13 | 2012-11-12 | Lg Innotek Co Ltd | ピクセル、ピクセル配列及びピクセル配列を含む画像センサー |
JPWO2015012098A1 (ja) * | 2013-07-22 | 2017-03-02 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
CN107180840A (zh) * | 2016-03-10 | 2017-09-19 | 松下知识产权经营株式会社 | 摄像装置 |
US10805554B2 (en) | 2017-09-28 | 2020-10-13 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device and camera system |
-
2009
- 2009-09-03 JP JP2009203740A patent/JP2011055345A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012222807A (ja) * | 2011-04-13 | 2012-11-12 | Lg Innotek Co Ltd | ピクセル、ピクセル配列及びピクセル配列を含む画像センサー |
US9287304B2 (en) | 2011-04-13 | 2016-03-15 | Lg Innotek Co., Ltd. | Image sensor including a pixel array each pixel comprising a variable capacitor and a capacitor |
JPWO2015012098A1 (ja) * | 2013-07-22 | 2017-03-02 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
CN107180840A (zh) * | 2016-03-10 | 2017-09-19 | 松下知识产权经营株式会社 | 摄像装置 |
US10805554B2 (en) | 2017-09-28 | 2020-10-13 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device and camera system |
US11284016B2 (en) | 2017-09-28 | 2022-03-22 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device and camera system |
US11665436B2 (en) | 2017-09-28 | 2023-05-30 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device and camera system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11627272B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
US10567691B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
US8570410B2 (en) | Solid state imaging device, driving method of the solid state imaging device, and electronic equipment | |
JP6124217B2 (ja) | 固体撮像装置及びそれを用いたカメラシステム | |
JP5470181B2 (ja) | 固体撮像装置 | |
JP2021193814A (ja) | 撮像装置 | |
US8456558B2 (en) | Pixel circuit, a solid-state image sensing device, and a camera system that facilitates charge transfer within a pixel | |
JP2013145779A (ja) | 固体撮像装置及び電子機器 | |
KR20150002593A (ko) | 고체 촬상 장치 및 전자 기기 | |
JP6083977B2 (ja) | 固体撮像装置および撮像装置 | |
JP2017005754A (ja) | 固体撮像装置の駆動方法 | |
JP2011055345A (ja) | 撮像装置 | |
JP6733159B2 (ja) | 撮像素子、及び撮像装置 | |
JP2005198001A (ja) | 固体撮像装置 | |
JP2016103513A (ja) | 撮像素子および撮像装置 | |
JP6274897B2 (ja) | 撮像素子及び撮像素子の駆動方法 | |
JP6825675B2 (ja) | 撮像素子及び撮像装置 | |
JP6217338B2 (ja) | 固体撮像素子及び撮像装置 | |
US10477126B1 (en) | Dual eclipse circuit for reduced image sensor shading | |
JPWO2020054162A1 (ja) | 撮像装置および撮像方法 | |
JP7247975B2 (ja) | 撮像素子及び撮像装置 | |
JP2013187233A (ja) | 固体撮像装置、固体撮像装置の駆動方法及び電子機器 | |
JP2013070181A (ja) | 固体撮像装置及びカメラシステム | |
JP7160129B2 (ja) | 撮像素子および撮像装置 | |
JP7198675B2 (ja) | 固体撮像素子、その駆動回路および撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20121106 |