JPS60130120A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60130120A JPS60130120A JP23741583A JP23741583A JPS60130120A JP S60130120 A JPS60130120 A JP S60130120A JP 23741583 A JP23741583 A JP 23741583A JP 23741583 A JP23741583 A JP 23741583A JP S60130120 A JPS60130120 A JP S60130120A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity
- impurity
- ion
- insulation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000009413 insulation Methods 0.000 abstract 5
- 238000002513 implantation Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000003908 quality control method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体基板に複数の導電性を持った不純物領
域を同時に形成する半導体装置の製造方法に関するもの
である。
域を同時に形成する半導体装置の製造方法に関するもの
である。
最近、半導体装置は工程の増加によシ、複雑になってき
ている。これは写真蝕刻工程数の増加、ＣＶＤの増加、
イオン注入工程の増加等であシ、工程数も２００を超え
るものも出ている。この様な工程数の増加は歩留の低下
及び品質管理面からも好ましくない方向に進むものであ
り、工程数の削減はプロセスが単純になり、半導体装置
の歩留上からも又品質管理上からも非常に好ましいもの
である。
ている。これは写真蝕刻工程数の増加、ＣＶＤの増加、
イオン注入工程の増加等であシ、工程数も２００を超え
るものも出ている。この様な工程数の増加は歩留の低下
及び品質管理面からも好ましくない方向に進むものであ
り、工程数の削減はプロセスが単純になり、半導体装置
の歩留上からも又品質管理上からも非常に好ましいもの
である。
従来の技術では１度のイオン注入工程により、単一の導
電性を持った不純物領域しか形成出来ない。これは第１
図乃至第３図の様な製造工程の中で所望のパターンだけ
を残してそこにイオン注入されない様に所望パターンを
厚く形成するからであシ、一度のイオン注入で複数の導
電、性を持つ不純物領域が形成出来れば工程数の削減に
つながる。
電性を持った不純物領域しか形成出来ない。これは第１
図乃至第３図の様な製造工程の中で所望のパターンだけ
を残してそこにイオン注入されない様に所望パターンを
厚く形成するからであシ、一度のイオン注入で複数の導
電、性を持つ不純物領域が形成出来れば工程数の削減に
つながる。
ここで図面を用いてさらに詳細に説明する。
第１図乃至第４図は従来技術での製造方法である。まず
半導体基板Ａの一生面上に第１の絶縁膜及び第２の絶縁
膜を形成する。その後第２図に示す様に通常のフォトレ
ジスト法にＪニジ所望のパターンを形成し、不要部分は
通常のエツチング法によシ除去する。この状態でイオン
注入を行なっているのが従来の技術であシ、この様な状
態でイオン注入を行なうと第３図３に示す様に所望パタ
ーンに形成された第２の絶縁膜２の直下の半導体基板上
にはイオン注入されず単一の導電性の不純物領域４だけ
が形成される。その後又写真蝕刻技術を使用して後工程
でもう一回イオン注入を行ない第４図に示すように別の
導電性を持つ不純物領域を形成していた。
半導体基板Ａの一生面上に第１の絶縁膜及び第２の絶縁
膜を形成する。その後第２図に示す様に通常のフォトレ
ジスト法にＪニジ所望のパターンを形成し、不要部分は
通常のエツチング法によシ除去する。この状態でイオン
注入を行なっているのが従来の技術であシ、この様な状
態でイオン注入を行なうと第３図３に示す様に所望パタ
ーンに形成された第２の絶縁膜２の直下の半導体基板上
にはイオン注入されず単一の導電性の不純物領域４だけ
が形成される。その後又写真蝕刻技術を使用して後工程
でもう一回イオン注入を行ない第４図に示すように別の
導電性を持つ不純物領域を形成していた。
これは無駄な工程を増加させておシ、この様な無駄な工
程を削減したのが以下に示す本発明の実施例である。
程を削減したのが以下に示す本発明の実施例である。
第１図および第２図までは従来技術を用いて形成する。
その後所望パターン形成用のレジストを剥離した状態で
第１の絶縁膜１及び第２の絶縁膜２を介して全面にイオ
ン注入を行なうと第５図の状態になる。ここで不純物領
域４は従来と同様に形成出来るが新らたに、第２の絶縁
膜直下に、従来の不純物領域４とは導電性の異なる不純
物領域５が形成される。
第１の絶縁膜１及び第２の絶縁膜２を介して全面にイオ
ン注入を行なうと第５図の状態になる。ここで不純物領
域４は従来と同様に形成出来るが新らたに、第２の絶縁
膜直下に、従来の不純物領域４とは導電性の異なる不純
物領域５が形成される。
この第５図において、不純物領域４は寄生効果防止用の
チャンネルストッパ・−の役目を果す領域となシ、不純
物領域５はトランジスターのしきい値電圧を制御する領
域となる。又、不純物領域５の導電性の制御は第２図の
絶縁膜２を厚くする事によって制御出来る。これは第６
図に示されている。そしてこの厚くした事によって不純
物領域５は新らたに不純物領域５′となる。
チャンネルストッパ・−の役目を果す領域となシ、不純
物領域５はトランジスターのしきい値電圧を制御する領
域となる。又、不純物領域５の導電性の制御は第２図の
絶縁膜２を厚くする事によって制御出来る。これは第６
図に示されている。そしてこの厚くした事によって不純
物領域５は新らたに不純物領域５′となる。
又、イオン注入のエネルギーを変化させれば第７図に示
す様に第２の絶縁膜直下の不純物領域５は第５図におけ
る不純物領域５と同じ導電、性を持つ様になる。
す様に第２の絶縁膜直下の不純物領域５は第５図におけ
る不純物領域５と同じ導電、性を持つ様になる。
この様に、第２の絶縁膜２を制御する事又はイオン注入
のエネルギーを制御する事により所望の導電性を持った
不純物領域が２種類形成出来る。
のエネルギーを制御する事により所望の導電性を持った
不純物領域が２種類形成出来る。
この方法によれば従来２度の写真蝕刻工程、２度のイオ
ン注入を用いて二つの導電性の異なった不純物領域を作
成していたが、１回の写真蝕刻工程、１回のイオン注入
ですます事ができ、工程数の削減は大幅なものがあり、
プロセス２の簡略化にもつながシ歩留の向上も目ざす事
が出来る。１度のイオン注入で複数形成する領域は基板
と１ｎ」一基板型の領域でもよいし、基板と逆尋市性の
ものでもよい。
ン注入を用いて二つの導電性の異なった不純物領域を作
成していたが、１回の写真蝕刻工程、１回のイオン注入
ですます事ができ、工程数の削減は大幅なものがあり、
プロセス２の簡略化にもつながシ歩留の向上も目ざす事
が出来る。１度のイオン注入で複数形成する領域は基板
と１ｎ」一基板型の領域でもよいし、基板と逆尋市性の
ものでもよい。
第１図乃至第４図は従来方法の工程の断面図である。第
５図乃至第７図は本発明の実施例の工程の断面図である
。 Ａ・・・・・・半導体基板、１・・・・・・第１の絶縁
膜、２・・・・・・第２の絶縁膜、３・・・・・・フォ
トレジス）、４．４’。 ５．５′・・・・・・各々導電、性の異なった不純物領
域。 キＳ 図 Ｓ 第７ 図 ６
５図乃至第７図は本発明の実施例の工程の断面図である
。 Ａ・・・・・・半導体基板、１・・・・・・第１の絶縁
膜、２・・・・・・第２の絶縁膜、３・・・・・・フォ
トレジス）、４．４’。 ５．５′・・・・・・各々導電、性の異なった不純物領
域。 キＳ 図 Ｓ 第７ 図 ６
Claims (1)
- 半導体基板の一生面上に設けられた単数及び複数の絶縁
膜を介して、１度のイオン注入工程によシ、半導体基板
の一生面上に２種類以上の導電性を持った不純物領域を
同時に作成する事を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23741583A JPS60130120A (ja) | 1983-12-16 | 1983-12-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23741583A JPS60130120A (ja) | 1983-12-16 | 1983-12-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60130120A true JPS60130120A (ja) | 1985-07-11 |
Family
ID=17015024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23741583A Pending JPS60130120A (ja) | 1983-12-16 | 1983-12-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60130120A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5437131A (en) * | 1987-09-29 | 1995-08-01 | Hashimoto Forming Industry Co., Ltd. | Window molding members and method of manufacturing same |
| JP2013021242A (ja) * | 2011-07-14 | 2013-01-31 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
-
1983
- 1983-12-16 JP JP23741583A patent/JPS60130120A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5437131A (en) * | 1987-09-29 | 1995-08-01 | Hashimoto Forming Industry Co., Ltd. | Window molding members and method of manufacturing same |
| JP2013021242A (ja) * | 2011-07-14 | 2013-01-31 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5693549A (en) | Method of fabricating thin film transistor with supplementary gates | |
| JPH07183393A (ja) | 半導体装置の製造方法 | |
| JPH0244154B2 (ja) | ||
| US5100816A (en) | Method of forming a field effect transistor on the surface of a substrate | |
| US6171914B1 (en) | Synchronized implant process to simplify NLDD/PLDD stage and N+/P+stage into one implant | |
| KR20040079747A (ko) | Ｌｄｄ 구조를 가지는 반도체 소자 제조 방법 | |
| JPS60130120A (ja) | 半導体装置の製造方法 | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| JPH0621445A (ja) | 半導体装置およびその製造方法 | |
| US6765263B2 (en) | Semiconductor device and method for fabricating the same | |
| US7186631B2 (en) | Method for manufacturing a semiconductor device | |
| JP2004297044A (ja) | 半導体装置及びその製造方法 | |
| JPH10163338A (ja) | 半導体装置とその製造方法 | |
| KR100386610B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US7015103B2 (en) | Method for fabricating vertical transistor | |
| JP3360386B2 (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPS6039868A (ja) | 半導体装置の製造方法 | |
| JPH05315623A (ja) | 不揮発性半導体記憶装置 | |
| KR100494125B1 (ko) | 반도체소자의 불순물접합영역 형성방법 | |
| KR100855283B1 (ko) | 캐패시터 형성 방법 | |
| KR0166888B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100190047B1 (ko) | 반도체장치의 얕은 접합층 형성방법 | |
| JPH10163490A (ja) | トランジスタの製造方法 | |
| JP3241914B2 (ja) | 半導体装置の製造方法 | |
| JPH06252354A (ja) | 半導体装置の製造方法 |