JP2013021216A - 積層型半導体パッケージ - Google Patents

積層型半導体パッケージ Download PDF

Info

Publication number
JP2013021216A
JP2013021216A JP2011154768A JP2011154768A JP2013021216A JP 2013021216 A JP2013021216 A JP 2013021216A JP 2011154768 A JP2011154768 A JP 2011154768A JP 2011154768 A JP2011154768 A JP 2011154768A JP 2013021216 A JP2013021216 A JP 2013021216A
Authority
JP
Japan
Prior art keywords
interposer
sealing resin
semiconductor package
module
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011154768A
Other languages
English (en)
Inventor
Takao Sato
隆夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011154768A priority Critical patent/JP2013021216A/ja
Priority to TW101107018A priority patent/TW201304018A/zh
Priority to US13/411,061 priority patent/US20130015570A1/en
Publication of JP2013021216A publication Critical patent/JP2013021216A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】薄型で組立て性等に優れるパッケージ構造を保ちつつ、パッケージとしての製造歩留りを向上させることを可能にした積層型半導体パッケージを提供する。
【解決手段】実施形態の積層型半導体パッケージ１は、配線基板２上に積層された第１および第２のモジュール６、７を具備する。第１および第２のモジュール６、７は、それぞれインターポーザ８、１３上に搭載された複数の半導体チップ９、１４と封止樹脂層１１、１６とを備える。インターポーザ８と配線基板２とは、金属ワイヤ、印刷配線層、または金属バンプにより電気的に接続されている。インターポーザ１３と配線基板２とは、金属ワイヤまたは印刷配線層により電気的に接続されている。第１および第２のモジュール６、７は、第３の封止樹脂層２０により封止されている。
【選択図】図１

Description

本発明の実施形態は、積層型半導体パッケージに関する。
ＮＡＮＤ型フラッシュメモリ等のメモリチップを内蔵する半導体記憶装置では、小型・高容量化を実現するために、配線基板上に薄厚化したメモリチップを多段に積層して搭載した構造が適用されている。半導体チップの薄厚化技術によって、メモリチップ等の半導体チップの積層数は増加する傾向にある。また、メモリチップ等の半導体チップの積層構造としては、予めパッケージした半導体チップを多段に積層した構造、いわゆるＰＯＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）構造が知られている。
半導体チップを多段に積層して封止した半導体パッケージは、半導体チップの積層数が増加するにつれて組立歩留りや検査歩留りが低下しやすい。半導体チップの電気的特性の検査は、一般的に半導体パッケージを組立てた後にも実施されるため、１つの半導体チップの初期不良や不具合により半導体パッケージ全体が不良と見なされることになる。半導体パッケージとしての不良は、半導体チップの積層数が増加するにつれて生じやすくなる。ＰＯＰ構造は予め良品と判定されたものを組立てるため、高い歩留りを期待できる反面、パッケージ（ＰＯＰ）全体としての厚さが厚くなりやすい。
特開２００８−１４７６７０号公報
本発明が解決しようとする課題は、薄型で組立て性等に優れるパッケージ構造を保ちつつ、パッケージとしての製造歩留りを向上させることを可能にした積層型半導体パッケージを提供することにある。
実施形態による積層型半導体パッケージは、外部接続端子を備える第１の面と、内部接続端子を備える第２の面とを有する配線基板と、配線基板の第１の面上に配置された第１のモジュールと、第１のモジュール上に積層された第２のモジュールとを具備する。第１のモジュールは、第１のインターポーザと、第１のインターポーザ上に搭載された複数の第１の半導体チップと、第１のインターポーザと複数の第１の半導体チップとを電気的に接続する第１の接続部材と、複数の第１の半導体チップを第１の接続部材と共に封止するように、第１のインターポーザ上に形成された第１の封止樹脂層とを備える。第２のモジュールは、第２のインターポーザと、第２のインターポーザ上に搭載された複数の第２の半導体チップと、第２のインターポーザと複数の第２の半導体チップとを電気的に接続する第２の接続部材と、複数の第２の半導体チップを第２の接続部材と共に封止するように、第２のインターポーザ上に形成された第２の封止樹脂層とを備える。第１のインターポーザと配線基板の内部接続端子とは、金属ワイヤ、印刷配線層、または金属バンプを備える第３の接続部材により電気的に接続されている。第２のインターポーザと配線基板の内部接続端子とは、金属ワイヤまたは印刷配線層を備える第４の接続部材により電気的に接続されている。第１および第２のモジュールは、配線基板の前記第２の面上に形成された第３の封止樹脂層により第３および第４の接続部材と共に封止されている。
第１の実施形態による積層型半導体パッケージを示す断面図である。 第１および第２のモジュールの樹脂厚に対する積層型半導体パッケージの樹脂厚の比と積層型半導体パッケージの反りとの関係を示す図である。 積層型半導体パッケージの封止樹脂層の弾性率と反りとの関係を示す図である。 第２の実施形態による積層型半導体パッケージを示す断面図である。 第３の実施形態による積層型半導体パッケージを示す断面図である。 第４の実施形態による積層型半導体パッケージを示す断面図である。
以下、実施形態の積層型半導体パッケージについて、図面を参照して説明する。
（第１の実施形態）
図１は第１の実施形態の積層型半導体パッケージの構成を示す断面図である。積層型半導体パッケージ１は配線基板２を具備している。配線基板２は、例えば絶縁樹脂基板の表面や内部に配線網３を設けたものであり、具体的にはガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等の絶縁樹脂を使用したプリント配線板（多層プリント基板等）が適用される。配線基板２は、外部接続端子の形成面となる第１の面２ａと、半導体チップを有するモジュールの実装面となる第２の面２ｂとを有している。
配線基板２の第１の面２ａには、外部接続端子４が形成されている。積層型半導体パッケージ１でＢＧＡパッケージを構成する場合、外部接続端子４は半田ボール、半田メッキ、Ａｕメッキ等からなる突起端子で構成される。また、積層型半導体パッケージ１でＬＧＡパッケージを構成する場合には、外部接続端子４として金属ランドが設けられる。配線基板２の第２の面２ｂには、内部接続端子５が設けられている。内部接続端子５は、半導体チップを備えるモジュールとの接続時に接続部（接続パッド）として機能するものであり、配線基板２の配線網３を介して外部接続端子４と電気的に接続されている。
配線基板２の第２の面２ｂ上には第１のモジュール６が配置されており、さらにその上には第２のモジュール７が積層されている。第１のモジュール６は、第１のインターポーザ８と、第１のインターポーザ８上に搭載された複数の第１の半導体チップ９と、第１のインターポーザ８と第１の半導体チップ９とを電気的に接続する第１の接続部材１０と、第１の半導体チップ９を第１の接続部材１０と共に封止するように、第１のインターポーザ８上に形成された第１の封止樹脂層１１とを備えている。
第１のインターポーザ８としては、例えばシリコンインタポーザやインターポーザ基板（配線基板）等が使用される。第１のインターポーザ８は、支持基板を利用して形成した配線層等であってもよい。第１のインターポーザ８上には、複数の第１の半導体チップ９が階段状に積層されて搭載されている。第１の半導体チップ９は、それぞれ外形辺に沿って配列された電極パッド（図示せず）を有しており、これら電極パッドが露出するように階段状に積層されている。第１の半導体チップ９の具体例としては、ＮＡＮＤ型フラッシュメモリのようなメモリチップが挙げられるが、これに限られるものではない。
第１の半導体チップ９の電極パッドと第１のインターポーザ８とは、第１の接続部材１０としての金属ワイヤを介して電気的に接続されている。第１の接続部材１０には、金属ワイヤに代えて印刷配線層を適用してもよく、また後述する他の実施形態で示すように、貫通電極もしくは貫通電極と金属ワイヤとの組合せ等を適用してもよい。印刷配線層は、例えばインクジェット法やスクリーン印刷法等を使用して、導電性ペーストを所望の配線パターンに応じて塗布することにより形成される。第１のインターポーザ８上には、第１の半導体チップ９を第１の接続部材１０と共に封止するように、エポキシ樹脂等の絶縁樹脂からなる第１の封止樹脂層１１が例えばモールド成形されている。
第１のモジュール６は、第１の封止樹脂層１１が配線基板２の第２の面２ｂと第１の接着剤層１２を介して接着されている。すなわち、第１のモジュール６は第１のインターポーザ８が紙面上方、第１の封止樹脂層１１が紙面下方となるように配置されている。ここで、上方および下方は積層型半導体パッケージ１を実装する際の実装ボード上における位置関係に対応するものである。第１のモジュール６は、配線基板２側に配置される第１の封止樹脂層１１が第１の接着剤層１２を介して接着されている。第１の接着剤層１２としては、接着剤フィルムや接着剤ペースト等が用いられる。
第１のモジュール６は、第１のインターポーザ８の第１の半導体チップ９が搭載された第１の面とは反対側の第２の面が上方を向くように配置されている。第１のインターポーザ８の第２の面には、第１の面に設けられた内部端子（図示せず）、すなわち第１の接続部材１０と接続された内部端子と電気的に接続された外部端子（接続端子／図示せず）が設けられている。外部端子は図示を省略した第１のインターポーザ８の表面配線や内部配線を介して内部端子と電気的に接続されている。
第２のモジュール７は第１のモジュール６と同様な構成を備えている。すなわち、第２のモジュール７は、第２のインターポーザ１３と、第２のインターポーザ１３上に搭載された複数の第２の半導体チップ１４と、第２のインターポーザ１３と第２の半導体チップ１４とを電気的に接続する第２の接続部材１５と、第２の半導体チップ１４を第２の接続部材１５と共に封止するように、第２のインターポーザ１３上に形成された第２の封止樹脂層１６とを備えている。第２のインターポーザ１３、第２の半導体チップ１４、第２の接続部材１５、および第２の封止樹脂層１６の構成や配置状態等は、第１のモジュール６と同様とされている。
第２のモジュール７は、第２の封止樹脂層１６が第１のモジュール６の第１のインターポーザ８の第２の面と第２の接着剤層１７を介して接着されている。すなわち、第２のモジュール７は第１のモジュール６と同様に、第２のインターポーザ１３が紙面上方、第２の封止樹脂層１６が紙面下方となるように配置されている。第２のモジュール７は、第１のモジュール６側に配置される第２の封止樹脂層１６が第２の接着剤層１７を介して接着されている。第２の接着剤層１７は第１の接着剤層１２と同様である。
第２のモジュール７は第１のモジュール６と同様に、第２のインターポーザ１３の第２の半導体チップ１４が搭載された第１の面とは反対側の第２の面が上方を向くように配置されている。第２のインターポーザ１３の第２の面には、第１の面に設けられた内部端子（図示せず）、すなわち第２の接続部材１５と接続された内部端子と電気的に接続された外部端子（接続端子／図示せず）が設けられている。外部端子は図示を省略した第２のインターポーザ１３の表面配線や内部配線を介して内部端子と電気的に接続されている。
第１のインターポーザ８の第２の面（紙面上面）に設けられた外部端子は、第３の接続部材１８を介して配線基板２の内部接続端子５と電気的に接続されている。第２のインターポーザ１３の第２の面（紙面上面）に設けられた外部端子は、第４の接続部材１９を介して配線基板２の内部接続端子５と電気的に接続されている。第３および第４の接続部材１８、１９としては、例えば金属ワイヤが用いられる。また、金属ワイヤに代えて印刷配線層を適用してもよい。第２のモジュール７は第１のインターポーザ８の外部端子が露出するように、第１のモジュール６上にずらして配置されている。
配線基板２の第２の面２ｂ上には、第１および第２のモジュール６、７を第３および第４の接続部材１８、１９と共に封止するように、エポキシ樹脂等の絶縁樹脂からなる第３の封止樹脂層２０が例えばモールド成形されている。このように、第１のインターポーザ８上に複数の第１の半導体チップ９を搭載して構成した第１のモジュール６と、第２のインターポーザ１３上に複数の第２の半導体チップ１４を搭載して構成した第２のモジュール７とを、外部接続端子４を有する配線基板２上に積層することによって、第１の実施形態の積層型半導体パッケージ１が構成されている。
第１および第２のモジュール６、７におけるインターポーザ８、１３上への半導体チップ９、１４の搭載数は４〜８個とすることが好ましい。このような半導体チップ９、１４の搭載数であれば、半導体チップ９、１４の組立て歩留りや検査歩留りを高めることができる。そして、予めモジュール６、７の段階で電気的特性を検査し、電気的特性が合格と判定されたモジュール６、７のみを配線基板２上に搭載することで、積層型半導体パッケージ１の製造歩留りを向上させることができる。さらに、各モジュール６、７内に複数の半導体チップ９、１４を積層しているため、半導体チップを個々にパッケージしたものを積層した場合に比べて、積層型半導体パッケージ１を薄型化することが可能になる。
加えて、第１の実施形態の積層型半導体パッケージ１においては、各モジュール６、７をインターポーザ８、１３が上方となるように配線基板２上に配置しているため、インターポーザ８、１３の第２の面側に設けられた接続端子を、配線基板２の内部接続端子５との接続に利用することができる。従って、接続端子に複雑な形状を適用したり、またインターポーザと配線基板との接続に特別な配線構造等を適用することなく、通常のワイヤボンディングや印刷配線等を利用して、各モジュール６、７と配線基板２とを電気的に接続することができる。これによって、積層型半導体パッケージ１の製造コストの増加等を抑制することができる。すなわち、薄型で半導体チップ９、１４の増加に対応させた積層型半導体パッケージ１を低コストで歩留りよく提供することが可能となる。
ところで、積層型半導体パッケージ１は樹脂封止したモジュール６、７を、さらに第３の封止樹脂層２０で樹脂封止した構造、すなわちモールドインモールド構造を有している。このため、積層型半導体パッケージ１には反りが生じやすくなるおそれがある。積層型半導体パッケージ１の反りには、第１および第２の封止樹脂層１１、１６と第３の封止樹脂層２０の樹脂厚比や弾性率比が影響すると考えられる。すなわち、モールドインモールド構造の積層型半導体パッケージ１においては、インターポーザ８、１３や半導体チップ９、１４の上下両面に封止樹脂が存在することになるため、樹脂厚比や弾性率比によっては反りが生じやすくなるものと考えられる。
そこで、積層型半導体パッケージ１においては、第３の封止樹脂層２０の第２のモジュール７上における樹脂厚Ｔ１を、第１のモジュール６における第１の封止樹脂層１１の第１の半導体チップ９上における樹脂厚Ｔ２、および第２のモジュール７における第２の封止樹脂層１６の第２の半導体チップ１４上における樹脂厚Ｔ２に対して、Ｔ１≧Ｔ２の条件を満足させることが好ましい。これによって、第３の封止樹脂層２０の樹脂厚Ｔ１とモジュール６、７における封止樹脂層１１、１６の樹脂厚Ｔ２とのバランスがよくなり、積層型半導体パッケージ１の反りを抑制することができる。
図２はモジュール６、７における封止樹脂層１１、１６の樹脂厚Ｔ２に対する第３の封止樹脂層２０の樹脂厚Ｔ１の比（Ｔ１／Ｔ２）と積層型半導体パッケージ１の反り量との関係を示している。図２から明らかなように、Ｔ１／Ｔ２比を１以上（Ｔ１≧Ｔ２）とすることによって、積層型半導体パッケージ１の反りを抑制することができる。Ｔ１／Ｔ２比は１〜２の範囲とすることが好ましく、１〜１．５の範囲とすることがより好ましい。
封止樹脂層１１、１６、２０の樹脂厚Ｔ１、Ｔ２は、封止樹脂（モールド樹脂）に含まれるフィラーの径や、ワイヤボンディングを適用する場合にはワイヤ高さ等に応じて設定される。このため、樹脂厚Ｔ１、Ｔ２の具体的な値は、それぞれ７０〜２００μｍの範囲とすることが好ましい。このような樹脂厚Ｔ１、Ｔ２を満足させた上で、Ｔ１／Ｔ２比を１〜２の範囲、さらには１〜１．５の範囲とすることが好ましい。例えば、封止樹脂層１１、１６の樹脂厚Ｔ２を１００μｍ前後としたとき、Ｔ１／Ｔ２比を１〜１．５の範囲とすることによって、積層型半導体パッケージ１の厚さをあまり増加させることなく、積層型半導体パッケージ１の反りを抑制することができる。
さらに、積層型半導体パッケージ１においては、第３の封止樹脂層２０の弾性率Ｅ１を、第１および第２の封止樹脂層１１、１６の弾性率Ｅ２に対して、Ｅ１≧Ｅ２の条件を満足させることが好ましい。これによって、第１および第２のモジュール６、７に基づく積層型半導体パッケージ１の反りを、第３の封止樹脂層２０により抑え込むことができる。すなわち、積層型半導体パッケージ１の反りを抑制することができる。
図３は第１および第２の封止樹脂層１１、１６の弾性率Ｅ２を２５ＧＰａとした場合に、第３の封止樹脂層２０の弾性率Ｅ１を変化させたときの積層型半導体パッケージ１の反り量を示している。図３から明らかなように、Ｅ１／Ｅ２比を１以上（Ｅ１≧Ｅ２）とすることによって、積層型半導体パッケージ１の反りを抑制することができる。ここで、封止樹脂層１１、１６、２０の弾性率Ｅ１、Ｅ２は、常温での弾性率を示すものである。
第１および第２の封止樹脂層１１、１６の弾性率Ｅ２は、半導体チップ９、１４の保持性等を考慮すると２２ＧＰａ以上とすることが好ましく、さらに２５ＧＰａ以上とすることがより好ましい。このような封止樹脂層１１、１６の弾性率Ｅ２を満足させた上で、第３の封止樹脂層２０の弾性率Ｅ１をＥ１≧Ｅ２の条件を満足させるために、第３の封止樹脂層２０の弾性率Ｅ１は２５〜３０ＧＰａの範囲とすることが好ましく、２５〜２８ＧＰａの範囲とすることがより好ましい。
封止樹脂層１１、１６、２０の弾性率Ｅ１、Ｅ２は、封止樹脂を形成する樹脂組成物に添加するフィラーの種類、フィラーの充填量等により調整することができる。ただし、封止樹脂層１１、１６、２０をモールド成形するにあたって、封止樹脂の弾性率が高すぎるとモールド成形性等が低下するため、封止樹脂層１１、１６、２０の弾性率Ｅ１、Ｅ２は３０ＧＰａ以下とすることが好ましい。第１および第２の封止樹脂層１１、１６と第３の封止樹脂層２０とは、同種の絶縁樹脂で構成することが好ましいが、必ずしもその限りではない。別種の絶縁樹脂を使用する場合には、樹脂間の密着性を高める手法（例えばプラズマ洗浄等による接触面の密着性向上）を適用することが好ましい。
（第２の実施形態）
次に、第２の実施形態による積層型半導体パッケージについて、図４を参照して説明する。図４に示す積層型半導体パッケージ２１は、第１の実施形態における第１のモジュール６、すなわち配線基板２とワイヤボンディング等により電気的に接続されるモジュール６に代えて、配線基板２との接続にフリップチップ接続（ＦＣ接続）を適用した第１のモジュール２２を用いている。第２の実施形態による積層型半導体パッケージ２１は、第１のモジュール２２の構成および接続方式を除いて、第１の実施形態による積層型半導体パッケージ１と同一の構成を備えている。
第２の実施形態の積層型半導体パッケージ２１における第１のモジュール２２は、第１のインターポーザ８と、第１のインターポーザ８上に搭載された複数の第１の半導体チップ９と、第１のインターポーザ８と第１の半導体チップ９とを電気的に接続する第１の接続部材１０と、第１の半導体チップ９を第１の接続部材１０と共に封止するように、第１のインターポーザ８上に形成された第１の封止樹脂層１１とを備えている。ここまでの構成は第１の実施形態における第１のモジュール６と同様であり、インターポーザ８や第１の接続部材１０の具体的な構成も第１の実施形態と同様とすることが好ましい。
第１のモジュール２２は、第１のインターポーザ８が紙面下方、第１の封止樹脂層１１が紙面上方となるように配置されている。第１のインターポーザ８の第１の半導体チップ９が搭載された第１の面とは反対側の第２の面には、ＦＣ接続用の金属バンプ２３が設けられている。金属バンプ２３は半田ボール、半田メッキ、Ａｕメッキ等で構成されている。第１のモジュール２２は、第１のインターポーザ８の第２の面に設けられた金属バンプ２３を介して、配線基板２の内部接続端子５と電気的および機械的にＦＣ接続されている。第１のモジュール２２の第１のインターポーザ８と配線基板２との間には、アンダーフィル樹脂２４が充填されている。
第２のモジュール７は、第１の実施形態と同様に、第２のインターポーザ１３が紙面上方、第２の封止樹脂層１６が紙面下方となるように配置されている。第２のモジュール７は、第２の封止樹脂層１６が第１のモジュール２２の第１の封止樹脂層１１と接着剤層２５を介して接着されている。第２のモジュール７は第１の実施形態と同様に、第２のインターポーザ１３の第２の面（紙面上面）に設けられた外部端子が配線基板２の内部接続端子５と接続部材１９を介して電気的に接続されている。
配線基板２の第２の面２ｂ上には、第１および第２のモジュール２２、７を接続部材１９と共に封止するように、エポキシ樹脂等の絶縁樹脂からなる第３の封止樹脂層２０が例えばモールド成形されている。このように、第１のインターポーザ８上に複数の第１の半導体チップ９を搭載して構成した第１のモジュール２２と、第２のインターポーザ１３上に複数の第２の半導体チップ１４を搭載して構成した第２のモジュール７とを、外部接続端子４を有する配線基板２上に積層すると共に、第１のモジュール２２を配線基板２とＦＣ接続することで、第２の実施形態の積層型半導体パッケージ２１が構成されている。
第２の実施形態における第１および第２のモジュール２２、７は、第１の実施形態と同様に、インターポーザ８、１３上への半導体チップ９、１４の搭載数を４〜８個とすることが好ましい。そして、第１の実施形態と同様に、電気的特性が合格と判定されたモジュール２２、７のみを配線基板２上に搭載することで、積層型半導体パッケージ２１の製造歩留りを向上させることができる。さらに、積層型半導体パッケージ２１を薄型化することが可能になる。加えて、通常のＦＣ接続やワイヤボンディング等を利用して、各モジュール２２、７と配線基板２とを電気的に接続することができため、積層型半導体パッケージ２１の製造コストの増加等を抑制することができる。
第２の実施形態による積層型半導体パッケージ２１においても、第１の実施形態と同様に、モジュール２２、７における封止樹脂層１１、１６の樹脂厚Ｔ２に対する第３の封止樹脂層２０の樹脂厚Ｔ１の比（Ｔ１／Ｔ２）を１以上（Ｔ１≧Ｔ２）とすることが好ましい。また、封止樹脂層１１、１６の弾性率Ｅ２に対する第３の封止樹脂層２０の弾性率Ｅ１の比（Ｅ１／Ｅ２）を１以上（Ｅ１≧Ｅ２）とすることが好ましい。樹脂厚Ｔ１、Ｔ２や弾性率Ｅ１、Ｅ２の具体的な値も、第１の実施形態と同様とすることが好ましい。これらによって、積層型半導体パッケージ２１の反りを抑制することができる。
（第３の実施形態）
次に、第３の実施形態による積層型半導体パッケージについて、図５を参照して説明する。図５に示す積層型半導体パッケージ３１は、第１および第２のモジュール６、７における半導体チップ９、１４間を貫通電極３２で接続し、それぞれ最上段の半導体チップ９、１４とインターポーザ８、１３とを金属ワイヤ３３で電気的に接続していることを除いて、第１の実施形態による積層型半導体パッケージ１と同一構成を備えている。
このように、第１および第２のモジュール６、７におけるインターポーザ８、１３と半導体チップ９、１４との電気的な接続には、貫通電極３２と金属ワイヤ３３との組合せを適用してもよい。貫通電極３２を適用する場合でも、インターポーザ８、１３上への半導体チップ９、１４の搭載数は４〜８個とすることが好ましい。そして、第１の実施形態と同様に、電気的特性が合格と判定されたモジュール６、７のみを配線基板２上に搭載することで、積層型半導体パッケージ３１の製造歩留りを向上させることができる。さらに、積層型半導体パッケージ３１の薄型化や製造コストの低減等を実現することができる。
第３の実施形態による積層型半導体パッケージ３１においても、第１の実施形態と同様に、モジュール６、７における封止樹脂層１１、１６の樹脂厚Ｔ２に対する第３の封止樹脂層２０の樹脂厚Ｔ１の比（Ｔ１／Ｔ２）を１以上（Ｔ１≧Ｔ２）とすることが好ましい。また、封止樹脂層１１、１６の弾性率Ｅ２に対する第３の封止樹脂層２０の弾性率Ｅ１の比（Ｅ１／Ｅ２）を１以上（Ｅ１≧Ｅ２）とすることが好ましい。樹脂厚Ｔ１、Ｔ２や弾性率Ｅ１、Ｅ２の具体的な値も、第１の実施形態と同様とすることが好ましい。これらによって、積層型半導体パッケージ１の反りを抑制することができる。
（第４の実施形態）
次に、第４の実施形態による積層型半導体パッケージについて、図６を参照して説明する。図６に示す積層型半導体パッケージ４１は、第３の実施形態と同様に、第１および第２のモジュール２２、７における半導体チップ９、１４間を貫通電極３２で接続し、それぞれ最上段の半導体チップ９、１４とインターポーザ８、１３とを金属ワイヤ３３で電気的に接続していることを除いて、第２の実施形態による積層型半導体パッケージ２１と同一構成を備えている。
このように、ＦＣ接続するモジュール２２におけるインターポーザ８と半導体チップ９との電気的な接続に、貫通電極３２と金属ワイヤ３３との組合せを適用することも可能である。図６に示す積層型半導体パッケージ４１においても、第１ないし第３の実施形態と同様に、積層型半導体パッケージ４１の製造歩留りを向上させることができる。さらに、積層型半導体パッケージ４１の薄型化や製造コストの低減等を実現することができる。
第４の実施形態による積層型半導体パッケージ４１においても、第１の実施形態と同様に、モジュール２２、７における封止樹脂層１１、１６の樹脂厚Ｔ２に対する第３の封止樹脂層２０の樹脂厚Ｔ１の比（Ｔ１／Ｔ２）を１以上（Ｔ１≧Ｔ２）とすることが好ましい。また、封止樹脂層１１、１６の弾性率Ｅ２に対する第３の封止樹脂層２０の弾性率Ｅ１の比（Ｅ１／Ｅ２）を１以上（Ｅ１≧Ｅ２）とすることが好ましい。樹脂厚Ｔ１、Ｔ２や弾性率Ｅ１、Ｅ２の具体的な値も、第１の実施形態と同様とすることが好ましい。これらによって、積層型半導体パッケージ１の反りを抑制することができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，２１，３１，４１…積層型半導体パッケージ、２…配線基板、４…外部接続端子、５…内部接続端子、６，２２…第１のモジュール、７…第２のモジュール、８…第１のインターポーザ、９…第１の半導体チップ、１０…第１の接続部材、１１…第１の封止樹脂層、１２…第１の接着剤層、１３…第２のインターポーザ、１４…第２の半導体チップ、１５…第２の接続部材、１６…第２の封止樹脂層、１７…第２の接着剤層、１８…第３の接続部材、１９…第４の接続部材、２０…第３の封止樹脂層、２２…金属バンプ、２３…アンダーフィル樹脂、３２…貫通電極、３３…金属ワイヤ。

Claims (5)

  1. 外部接続端子を備える第１の面と、内部接続端子を備える第２の面とを有する配線基板と、
    第１のインターポーザと、前記第１のインターポーザ上に搭載された複数の第１の半導体チップと、前記第１のインターポーザと前記複数の第１の半導体チップとを電気的に接続する第１の接続部材と、前記複数の第１の半導体チップを前記第１の接続部材と共に封止するように、前記第１のインターポーザ上に形成された第１の封止樹脂層とを備え、前記配線基板の前記第２の面上に配置された第１のモジュールと、
    第２のインターポーザと、前記第２のインターポーザ上に搭載された複数の第２の半導体チップと、前記第２のインターポーザと前記複数の第２の半導体チップとを電気的に接続する第２の接続部材と、前記複数の第２の半導体チップを前記第２の接続部材と共に封止するように、前記第２のインターポーザ上に形成された第２の封止樹脂層とを備え、前記第１のモジュール上に積層された第２のモジュールと、
    前記第１のインターポーザと前記配線基板の前記内部接続端子とを電気的に接続する金属ワイヤ、印刷配線層、または金属バンプを備える第３の接続部材と、
    前記第２のインターポーザと前記配線基板の前記内部接続端子とを電気的に接続する金属ワイヤまたは印刷配線層を備える第４の接続部材と、
    前記第１および第２のモジュールを前記第３および第４の接続部材と共に封止するように、前記配線基板の前記第２の面上に形成された第３の封止樹脂層と
    を具備することを特徴とする積層型半導体パッケージ。
  2. 請求項１記載の積層型半導体パッケージにおいて、
    前記第１のモジュールは、前記第１の封止樹脂層が前記配線基板の前記第２の面と第１の接着剤層を介して接着されていると共に、前記第３の接続部材としての前記金属ワイヤまたは前記印刷配線層は、前記第１のインターポーザの前記第１の半導体チップが搭載された第１の面とは反対側の第２の面に設けられた接続端子と接続されており、
    前記第２のモジュールは、前記第２の封止樹脂層が前記第１のインターポーザの前記第２の面と第２の接着剤層を介して接着されていると共に、前記第４の接続部材は前記第２のインターポーザの前記第２の半導体チップが搭載された第１の面とは反対側の第２の面に設けられた接続端子と接続されていることを特徴とする積層型半導体パッケージ。
  3. 請求項１記載の積層型半導体パッケージにおいて、
    前記第１のモジュールは、前記第１のインターポーザの前記第１の半導体チップが搭載された第１の面とは反対側の第２の面に設けられた、前記第１の接続部材としての前記金属バンプを介して、前記配線基板と電気的および機械的に接続されており、
    前記第２のモジュールは、前記第２の封止樹脂層が前記第１の封止樹脂層と接着剤層を介して接着されていると共に、前記第４の接続部材は前記第２のインターポーザの前記第２の半導体チップが搭載された第１の面とは反対側の第２の面に設けられた接続端子と接続されていることを特徴とする積層型半導体パッケージ。
  4. 請求項１ないし請求項３のいずれか１項記載の積層型半導体パッケージにおいて、
    前記第３の封止樹脂層の前記第２のモジュール上における樹脂厚をＴ１、前記第１の封止樹脂層の前記第１の半導体チップ上における樹脂厚、および前記第２の封止樹脂層の前記第２の半導体チップ上における樹脂厚をＴ２としたとき、前記第３の封止樹脂層はＴ１≧Ｔ２の条件を満足することを特徴とする積層型半導体パッケージ。
  5. 請求項１ないし請求項４のいずれか１項記載の積層型半導体パッケージにおいて、
    前記第３の封止樹脂層の弾性率をＥ１、前記第１および第２の封止樹脂層の弾性率をＥ２としたとき、前記第３の封止樹脂層はＥ１≧Ｅ２の条件を満足することを特徴とする積層型半導体パッケージ。
JP2011154768A 2011-07-13 2011-07-13 積層型半導体パッケージ Withdrawn JP2013021216A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011154768A JP2013021216A (ja) 2011-07-13 2011-07-13 積層型半導体パッケージ
TW101107018A TW201304018A (zh) 2011-07-13 2012-03-02 積層型半導體封裝及其製造方法
US13/411,061 US20130015570A1 (en) 2011-07-13 2012-03-02 Stacked semiconductor package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011154768A JP2013021216A (ja) 2011-07-13 2011-07-13 積層型半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2013021216A true JP2013021216A (ja) 2013-01-31

Family

ID=47518483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011154768A Withdrawn JP2013021216A (ja) 2011-07-13 2011-07-13 積層型半導体パッケージ

Country Status (3)

Country Link
US (1) US20130015570A1 (ja)
JP (1) JP2013021216A (ja)
TW (1) TW201304018A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021073695A (ja) * 2014-11-21 2021-05-13 マイクロン テクノロジー，インク． メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946878B2 (en) * 2007-12-06 2015-02-03 Stats Chippac Ltd. Integrated circuit package-in-package system housing a plurality of stacked and offset integrated circuits and method of manufacture therefor
US10297571B2 (en) 2013-09-06 2019-05-21 Toshiba Memory Corporation Semiconductor package
JP6293694B2 (ja) * 2015-03-16 2018-03-14 東芝メモリ株式会社 半導体記憶装置
CN106686932B (zh) * 2015-11-05 2019-12-13 精能医学股份有限公司 植入式电子装置的防水结构
JP2019153619A (ja) * 2018-02-28 2019-09-12 東芝メモリ株式会社 半導体装置
CN113161366B (zh) * 2018-06-29 2023-08-18 长江存储科技有限责任公司 具有使用内插器的堆叠器件芯片的三维存储器件
US20200118991A1 (en) * 2018-10-15 2020-04-16 Intel Corporation Pre-patterned fine-pitch bond pad interposer
KR102613513B1 (ko) 2019-05-17 2023-12-13 삼성전자주식회사 반도체 모듈
US11282814B2 (en) * 2019-12-27 2022-03-22 Micron Technology, Inc. Semiconductor device assemblies including stacked individual modules

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335717B1 (ko) * 2000-02-18 2002-05-08 윤종용 고용량 메모리 카드
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US20110024890A1 (en) * 2007-06-29 2011-02-03 Stats Chippac, Ltd. Stackable Package By Using Internal Stacking Modules
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021073695A (ja) * 2014-11-21 2021-05-13 マイクロン テクノロジー，インク． メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法
JP7408588B2 (ja) 2014-11-21 2024-01-05 マイクロン テクノロジー，インク． メモリ・パッケージの下にコントローラを備えたメモリ・デバイス、ならびに関連するシステムおよび方法

Also Published As

Publication number Publication date
TW201304018A (zh) 2013-01-16
US20130015570A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
JP2013021216A (ja) 積層型半導体パッケージ
TWI469309B (zh) 積體電路封裝系統
JP5075463B2 (ja) 半導体装置
US20040070083A1 (en) Stacked flip-chip package
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
JP2014512688A (ja) フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ
JP5843803B2 (ja) 半導体装置とその製造方法
JP2012216644A (ja) 半導体装置及びその製造方法
KR101550496B1 (ko) 적층형 반도체패키지 및 그 제조방법
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
JP2010010301A (ja) 半導体装置及びその製造方法
US7193309B2 (en) Semiconductor package with stacked chips and method for fabricating the same
WO2013106973A1 (zh) 堆叠式半导体芯片封装结构及工艺
JP2007281129A (ja) 積層型半導体装置
WO2014148485A1 (ja) 半導体装置及びその製造方法
US8063313B2 (en) Printed circuit board and semiconductor package including the same
US20120001324A1 (en) Semiconductor device and method for manufacturing the same
US8872318B2 (en) Through interposer wire bond using low CTE interposer with coarse slot apertures
JP5547703B2 (ja) 半導体装置の製造方法
KR101123799B1 (ko) 반도체 패키지 및 그 제조방법
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
JP2013175585A (ja) 積層型半導体装置
JP2008277457A (ja) 積層型半導体装置および実装体
TW202137425A (zh) 晶片封裝結構及其製造方法
JP2007266540A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007