JP2013004982A - バイポーラ・パンチ・スルー半導体デバイス及びそのような半導体デバイスを製造するための方法 - Google Patents

バイポーラ・パンチ・スルー半導体デバイス及びそのような半導体デバイスを製造するための方法 Download PDF

Info

Publication number
JP2013004982A
JP2013004982A JP2012134819A JP2012134819A JP2013004982A JP 2013004982 A JP2013004982 A JP 2013004982A JP 2012134819 A JP2012134819 A JP 2012134819A JP 2012134819 A JP2012134819 A JP 2012134819A JP 2013004982 A JP2013004982 A JP 2013004982A
Authority
JP
Japan
Prior art keywords
ions
anode
depth
layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012134819A
Other languages
English (en)
Other versions
JP5992216B2 (ja
Inventor
Matthias Sven
シュフェン・マッティアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Technology AG
Original Assignee
ABB Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Technology AG filed Critical ABB Technology AG
Publication of JP2013004982A publication Critical patent/JP2013004982A/ja
Application granted granted Critical
Publication of JP5992216B2 publication Critical patent/JP5992216B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

【課題】漏洩電流が少なく、ソフト・ターン・オフに対して最適化された、ダイオードを提供する。
【解決手段】カソード側１３に第一の導電性タイプのドリフト・レイヤ２を有し、アノード側１４に第二の導電性タイプのアノード・レイヤ３を有する。アノード・レイヤ３は、拡散されたアノード接触レイヤ５、及び二重の拡散されたアノード・バッファ・レイヤ４を有している。アノード・バッファ・レイヤ４は、１８μｍから２５μｍまでの深さに配置され、５μｍの深さ付近と、１５μｍの深さ付近で、異なつたドーピング濃度を有することにより、デバイスの良好なソフトネス及び低い漏洩電流特性が可能となつた。従来のアノード・レイヤ・ドーピング濃度は、全ての深さに亘って、低いドーピング濃度を有しているか（高い漏洩電流の原因）、あるいは、高いドーピング濃度を有しているか（悪いソフトネスの原因）であつた。
【選択図】図８

Description

本発明は、パワー・エレクトロニクスの分野に係り、特に、請求項１に基づくバイポーラ・ダイオードを製造するための方法、及び、請求項１４の前書き部分に基づくそのようなバイポーラ・ダイオードに係る。
従来のダイオードは、カソード側にｎ−ドープされたドリフト・レイヤを、カソード側と反対側のアノード側にｐドープされたアノード・レイヤを有している。ｐドープされたアノード・レイヤの上面に、アノード電極として機能する金属レイヤが配置されている。カソード側に、より高くｎ＋ドープされたカソード・レイヤが配置されている。カソード電極の形態の金属レイヤが、ｎ＋ドープされたカソード・レイヤの上面に配置されている。
そのようなデバイスは、アノード接触レイヤのための一つのイオン拡散、及びアノード・バッファ・レイヤのための他の一つのイオン拡散を行うことにより作り出される。この方法により、アノード・バッファ・レイヤのための第一のイオンが、インプラントされ、ウエハの中に、約２０μｍの深さまで深く拡散され、その後で、第二のイオンがインプラントされ、約５μｍの深さに拡散される。
図１１に、従来のｐドープされたアノード・レイヤのドーピング・プロファイルを示す（スプリットＡ及びＢ）。これらのプロファイルは、高くドープされた浅いアノード接触レイヤ、及び、より深く拡散されているがより低くドープされたアノード・バッファ・レイヤ２を有している。アノード接触レイヤの最大ドーピング濃度は、約５＊１０１８ｃｍ−１３である。
アノード・バッファ・レイヤは、漏洩電流に対しても最適化されることが可能であり、この漏洩電流に対して、高いドーピング濃度が５μｍの小さい深さで必要とされ、即ち、５μｍの深さで、１＊１０１６ｃｍ−３よりも高い拡散されたドーピング濃度が、そのようなデバイスのために採用される（スプリットＡ）。５μｍの深さでのそのような高いドーピング濃度は、１５μｍのより大きい深さでのドーピング濃度も、７．２＊１０１４ｃｍ−３のように高くなると言う結果をもたらすことになる。これは、アノード・バッファ・レイヤのための単一の拡散を使用することからの帰結である。しかしながら、１５μｍの深さでの高いドーピング濃度は、デバイスのソフト・ターン・オフに対して弱点を有している。
それ故に、デバイスのソフト・ターン・オフに対して最適化された他のデバイスが作られていて、それは、深い、しかし低いドープされたアノード・バッファ・レイヤを要求し、それは、１５μｍの深さで、１．５＊１０１４ｃｍ−３の低いドーピング濃度を有することにより実現される（スプリットＢ）。しかしながら、これは、５μｍの深さでのドーピング濃度もまた、４＊１０１５ｃｍ−３まで下げることよってのみ実現されることが可能であり、この値もまた、漏洩電流に対して好ましいものではない。
そのような従来のデバイスでは、ドーピング濃度プロファイルの曲率に影響を与えることが可能でなく、従って、一つのデバイスで、漏洩電流とソフトネスを同時に最適化することが可能でない。
本発明の目的は、従来の方法により実現されるものと比べて、より良いソフトネス及びより低い漏洩電流を有する、バイポーラ・ダイオードを製造するための方法を提供することにある。
この目的は、請求項１に基づくバイポーラ・ダイオードを製造するための方法により、及び、請求項１４に基づくバイポーラ・ダイオードにより実現される。
本発明の、バイポーラ・ダイオードを製造するための方法が提供され、このバイポーラ・ダイオードは、カソード側に第一の導電性タイプのドリフト・レイヤを、カソード側と反対側のアノード側に第二の導電性タイプのアノード・レイヤを有し、ここで、第二の導電性タイプは、第一の導電性タイプと異なっている。アノード・レイヤは、アノード接触レイヤ及びアノード・バッファ・レイヤを有している。
本発明の方法は、以下の製造工程を、以下の順序で有している：
（ａ） 第一の導電性タイプの低くドープされたウエハを用意し、このウエハは、第一の側、及び第一の側と反対側の第二の側を有していて、ウエハの、完成後のダイオードの中で補正されないドーピング濃度の部分が、ドリフト・レイヤを形成し、
（ｂ） 第一のイオンを、第二の側で、ウエハに注入し、
（ｃ） 第一のイオンを、ウエハの中に、第一の深さまで拡散させ、
（ｄ） 第二のイオンを、第二の側で、ウエハに注入し、
（ｅ） 合計のドーピング濃度が、５μｍの第二の深さで、８．０＊１０１５と２．０＊１０１６ｃｍ−３との間に、１５μｍの第三の深さで、１．０＊１０１４と５．０＊１０１４ｃｍ−３との間になるように、第一及び第二のイオンをウエハの中に拡散させることにより、アノード・バッファ・レイヤを作り出し、
（ｆ） 第三のイオンを、第二の側で、ウエハに注入し、
（ｇ） 第三のイオンを、ウエハの中に、最大で５μｍの第四の深さまで拡散させることにより、アノード接触レイヤを作り出す。
全ての深さは、第二の側から測定される。
アノード接触レイヤ、及び、少なくとも二重の拡散されたアノード・バッファ・レイヤで作られた、三重のアノード・レイヤを適用することにより、ドーピング濃度プロファイルが、５μｍの浅い深さで増大されることが可能であり、そしてなお、１５μｍの深さに深く且つ低く拡散されることが可能である。このようにして、本発明のデバイスは、デバイスの性能に関して、より低い漏洩電流及びよりソフトなターン・オフ挙動をもたらす。
図１１の中に示された、ドーピング濃度プロファイルは、以下のドーズ量で実現されている：
Figure 2013004982
図１３は、より小さい深さに対する、図１１のドーピング濃度プロファイルを、より詳細に示している。ブロッキングの間の電場もまた、概略的に示されている。もし、電場が第二の側の近くに近付き過ぎた場合には、電場が、照射欠陥のゾーン（５μｍから７μｍの深さ；グラフの中には示されていない）の中に侵入して、より高い漏洩電流を発生させる。それ故に、スプリットＡは、空間電荷領域が、第二の側から、小さい深さに伸びていて、デバイスの最大の漏洩電流を有している。従来技術によりスプリットＢ及び本発明によるスプリットＣは、ほぼ同一の低い漏洩電流を示していて、これに対して、スプリットＤは、僅かにより高い漏洩電流を有しているが、それでもなお、スプリットＢ及びＣの漏洩電流の近くにある。この結果はまた、図１２により確認され、この図の中に、所与の漏洩電流を有するダイオードを有する可能性が示されている。スプリットＡは、これらの図において、遠くに右側にあり、即ち、高い漏洩電流の側にあり、これに対して、スプリットＢ，Ｃ及びＤは、遥かにより低い漏洩電流を有している。
図１５から１８までは、漏洩電流の測定値、及びダイオードのターン・オフの間の逆リカバリー電圧を示している（スプリットＡ，Ｂ，Ｃ及びＤ）。これらの図面の中で、実線（左側に向いた矢印を有する丸印が付けられている）は、電圧を示していて、これに対して、グレイの線は、電流（右側に向いた矢印を有する丸印が付けられている）を示している。
図１５は、スプリットＡ（小さい深さ及び大きい深さでの低いドーピング濃度）が、ソフト・ターン・オフ挙動（最大で３，１０１Ｖ）を示すが、しかし、高い漏洩電流を示すと言うことを示している（図１２も参照方）。
他方、図１６は、小さい深さ及び大きい深さで高いドーピング濃度を有するデバイスを示しているが、しかし、このデバイスは、厄介で、高い逆リカバリー電圧を有している。次の図１７及び１８は、本発明のダイオードによるスプリットＣ及びＤを示していて、これらの両者は、ソフトネス及び漏洩電流に関して、良好な性質を示していて、これらの性質の内の一方が、他の性質を犠牲することがないようになっている。
本発明のダイオードは、約２．５ｋＶのブレーク・ダウン電圧を有するダイオードに対して、特に好ましい。
本発明のダイオードは、好ましくは、ＩＧＣＴ（Integrated gate commutated thyristor／集積ゲート整流サイリスタ）の中のフリー・ホイールまたはクランピング・ダイオードとして、または、ＩＧＢＴ（絶縁ゲートバイポーラ・トランジスタ）のアプリケーションの中のフリー・ホイール・ダイオードとして、使用されることが可能である。
本発明の主題の更なる好ましい実施形態は、従属請求項の中に開示されている。
図１は、本発明の半導体デバイスを製造するための製造工程を示している。 図２は、本発明の半導体デバイスを製造するための製造工程を示している。 図３は、本発明の半導体デバイスを製造するための製造工程を示している。 図４は、本発明の半導体デバイスを製造するための製造工程を示している。 図５は、本発明の半導体デバイスを製造するための製造工程を示している。 図６は、本発明の半導体デバイスを製造するための製造工程を示している。 図７は、本発明の半導体デバイスを製造するための製造工程を示している。 図８は、本発明のダイオードの断面図を示している。 図９は、欠陥レイヤを有する、本発明のダイオードの断面図を示している。 図１０は、カソード・レイヤを有する、本発明のダイオードの断面図を示している。 図１１は、本発明のダイオード及び従来のダイオードのドーピング濃度プロファイルを示している。 図１２は、所与の漏洩電流を有するダイオード・タイプを有することについての可能性の曲線を示している。 図１３は、図１１に基づく、ダイオードのドーピング・プロファイルをより詳細に示している。 図１４は、本発明のダイオード及び従来のダイオードのドーピング濃度プロファイルを示していて、ここで、異なる拡散時間で拡散が行われている； 図１５は、本発明のダイオード及び従来のダイオードに対する、漏洩電流及び逆リカバリー電圧対時間の関係を示している。 図１６は、本発明のダイオード及び従来のダイオードに対する、漏洩電流及び逆リカバリー電圧対時間の関係を示している。 図１７は、本発明のダイオード及び従来のダイオードに対する、漏洩電流及び逆リカバリー電圧対時間の関係を示している。 図１８は、本発明のダイオード及び従来のダイオードに対する、漏洩電流及び逆リカバリー電圧対時間の関係を示している。 図１９は、本発明に基づく他のダイオードのエッジ終端部を示している。 図２０は、本発明に基づく他のダイオードのエッジ終端部を示している。
次に、本発明の主題が、以下のテクストにおいて、添付図面を参照しながら、より詳細に説明される。
これらの図面の中で使用されている参照符号及びそれらの意味は、参照符号のリストの中にまとめられている。一般的に、同様なまたは同様に機能する部分には、同一の参照符号が与えられている。記載された実施形態は、例として意図されていて、本発明を限定するものではない。
図１から８に、本発明のバイポーラ・ダイオード１を製造するための方法が示されている。ダイオード１は、カソード側１３にｎ−ドープされたドリフト・レイヤ２を有し、カソード側１３と反対側のアノード側１４にｐドープされたアノード・レイヤ３を有している。
アノード・レイヤ３は、アノード接触レイヤ５及びアノード・バッファ・レイヤ４を有している。本発明の方法は、以下の製造工程を、以下の順序で有している：
（ａ） 低くｎ−ドープされたウエハ１０を用意し、このウエハ１０は、第一の側１１（カソード側１３）、及び第一の側１１と反対側の第二の側１２（アノード側１４）を有していて（図１）、ここで、ウエハの、完成後のダイオードの中で補正されないドーピング濃度の部分が、ドリフト・レイヤ２を形成し、
（ｂ） ｐドープされたアノード・バッファ・レイヤ４を創り出すために、第一のイオン４２を、第二の側１２で、ウエハ１０に注入し（図２）、
（ｃ） 第一のイオン４２を、ウエハ１０の中に第一の深さ（例えば、少なくとも１３μｍ）まで拡散させ（図３）、
（ｄ） ｐドープされたアノード・バッファ・レイヤ４を創り出すために、第二のイオン４４を、第二の側１２で、ウエハ１０に注入し（図４）、
（ｅ） 合計のドーピング濃度が、５μｍの第二の深さで、８．０＊１０１５と２．０＊１０１６ｃｍ−３との間に、１５μｍの第三の深さで、１．０＊１０１４と５．０＊１０１４ｃｍ−３との間になるように、第一のイオン４２及び第二のイオン４４をウエハ１０の中に拡散させることにより、アノード・バッファ・レイヤ４を作り出し（図５）、
（ｆ） アノード接触レイヤ５を創り出すために、第三のイオン５２をウエハ１０に第二の側１２で注入し（図６）、
（ｇ） 第三のイオン５２をウエハ１０の中に、最大で５μｍ（図７）の第四の深さまで拡散させることにより、アノード接触レイヤ５を作り出し、ここで、全ての深さは、第二の側１２から、即ちアノード接触レイヤ５のアノード側の表面から測定される。
工程（ｂ）及び（ｄ）の中で、第一のイオン４２及び第二のイオン４４は、例えば、同一の粒子の種類であるように選択される。第三のイオンもまた、同一の粒子の種類であっても良いが、しかしまた、他のイオンが使用されても良い。例えば、Ｂ，ＡｌまたはＧａイオンが、第一の、第二のおよび／または第三のイオン４２，４４，５２として使用されても良い。
アノード・バッファ・レイヤ４を創り出すための第一のイオン４２及び第二のイオン４４（または、アノード接触レイヤ５を創り出すための第三のイオン５２）は、表面堆積またはイオン・インプランテーションにより付けられることが可能である。イオンをウエハ表面に付けるための方法に依存して、イオン４２，４４，５２は、イオン・インプランテーション方法の場合と同様に、一方の側、即ち第二の側１２のみに堆積され、あるいは、表面堆積方法の場合と同様に、ウエハの両方の側に、即ち、第一及び第二の側１１，１２に堆積される。両側に付けられる場合には、第一の側１１のイオンは、例えば、エッチングまたはポリッシングにより、拡散前に取り除かれ、次に、イオンが、第二の側１２のみに撃ち込まれ、あるいは、イオンが両側で拡散され、拡散の後に、第一の側１１で作り出されてｐドープされたレイヤを完全に取り除くように、第一の側１１でウエハが薄くされる。
第一のイオン４２と第二のイオン４４は、工程（ｂ）及び（ｄ）の中で、第一及び第二のインプラント／堆積ドーズ量で、注入されても良く、それは、以下においてインプラント・ドーズ量と呼ばれていて、それぞれの値は、例えば、１＊１０１２ｃｍ−２と１＊１０１３ｃｍ−２との間であって、ここで、第一及び第二のインプラント・ドーズ量の合計値は、例えば、３＊１０１２ｃｍ−２と１５＊１０１２ｃｍ−２との間である。
第一のイオンのインプラント・ドーズ量は、第二のイオンのためのインプラント・ドーズ量と同一であっても良い。しかしながら、デバイスのソフトネスを更に改善するために、そして、ターン・オフの間のより小さい電圧最大を実現するために、第一のインプラント・ドーズ量を、第二のイオンのドーズ量と比べて低いように選択することが、好ましいこともある。これらの効果が、実現され、その理由は、より小さい第一のインプラント・ドーズ量に起因して、第三の深さでのドーピング濃度（ソフトネスに対して主として責任がある）が、低く保たれることが可能であるからである。
工程（ｃ）で、第一のイオン４２が、少なくとも部分的にウエハ１０の中に拡散される。所望のドーピング濃度プロファイルに依存して、第二のイオン４４が注入される前に、第一のイオン４２が、例えば、少なくとも１３μｍの第一の深さまで拡散される。他の実施形態において、第一のイオン４２が、１３μｍと１６μｍとの間の、例えば、１３μｍと１５μｍとの間の、第一の深さまで拡散される。他の代替案において、第二のイオン４４が注入されて拡散される前に、第一のイオン４２が、完全に拡散される。この少なくとも部分的な第一の拡散により、その結果もたらされるドーピング濃度プロファイルが、図１４の中に示されているように、より浅い深さで増大され、且つ、より深い深さで減少される。この図１４について、以下においてより詳細に説明される。
第一及び第二の拡散のための拡散時間は、所望のドーピング濃度プロファイルにより、適合されても良い。図１４において、その効果が、拡散時間の変動に対して示されている。第一及び第二の拡散時間の導入は、第二のイオン４４を注入する前に、第一のイオン４２を部分的に拡散させることに対応している。合計の拡散時間、即ち第一の拡散時間と第二の拡散時間の合計値は、少なくとも、第一のイオン４２が１８から２５μｍの第五の深さの中に拡散されるような長さに選択される。図１４の中で与えられた全ての曲線に対して、合計の拡散時間は、同一である。アノード・バッファ・レイヤがより深く位置している程、またドーピング・プロファイルが、より大きい深さで、より低くなる程、小さい電流でのスイッチング性能が、より良好になる（図１７参照方）。
図１４の中の上側の連続する線は、従来のデバイスのドーピング・プロファイルを示していて、このデバイスは、アノード・バッファ・レイヤ４のための一つのインプランテイション及び一つの拡散と、９６５ｍｉｎの拡散時間と、１＊１０１３ｃｍ−２のドーズ量によるものである。他のプロファイルが、５＊１０１２ｃｍ−２の同一の第一及び第二のインプラント・ドーズ量で、 即ち、従来のデバイスの場合と同一の合計のイオンのドーズ量で、実現されている。第一の拡散時間（図１４の説明書きの中で与えられた第一の時間）が、第二の拡散時間（図１４の説明書きの中で与えられた第二の時間）と比較して、短くなる程、全ての深さでのドーピング濃度が高くなり、漏洩電流が減少する（図１４の中の上側のプロファイル）。
第一の拡散時間が長くなる程、即ち、イオンが第一の拡散の中に深く撃ち込まれている程、全ての深さでのドーピング・プロファイルが低くなり、即ち、ソフトネスが更に改善される（図１４の中のより低いプロファイル）。合計の拡散深さは、より長い第一の拡散時間に対するものと比べて、僅かに低い。
代表的な実施形態において、第一のイオン４２及び第二のイオン４４は、６．０＊１０１５ｃｍ−３と２．０＊１０１６ｃｍ−３との間の合計のドーピング濃度が、第二の深さで実現されるように、工程（ｅ）で拡散される。
第五の深さは、第一のイオンが拡散される合計の深さである。第二のイオンのための拡散が、第一のイオンのための拡散よりも遅く開始されるので、第二のイオンは、第一のイオンと比べて、小さい深さまで拡散される。第五の深さは、例えば、１８μｍから２５μｍまでの間で、変動しても良い。
第三のイオン５２が、工程（ｆ）の中で、５＊１０１３ｃｍ−２と１＊１０１５ｃｍ−２との間のインプラント・ドーズ量で、注入されても良い。例えば、工程（ｇ）で、アノード接触レイヤ５の最大ドーピング濃度（表面のドーピング濃度）が、１．０＊１０１７ｃｍ−３と５．０＊１０１８ｃｍ−３との間になるように、第三のイオン５２が拡散され、これは、デバイスの良好なサージ電流能力を実現する。第三のイオン５２は、０．５μｍと３μｍとの間の第四の深さまで、ウエハ１０の中に拡散されても良い。第三のイオン５２が拡散される小さい深さに起因して、第一及び第二のイオンの拡散深さは、第一及び第二の拡散（工程（ｃ）及び（ｅ））により主として与えられる。第三の拡散（工程（ｇ））は、その短い拡散時間に起因して、第一及び第二のイオンの拡散深さ４２，４４に影響を与え難い。
二つの拡散工程（ｃ）及び（ｅ）で作られたアノード・バッファ・レイヤ４を有するダイオードの代わりに、アノード・バッファ・レイヤ４は、複数のそのようなイオン注入、及びその後での、これらのイオンの拡散で作られても良い。それぞれのイオン注入及び拡散工程は、次のイオンが注入される前に、対応するイオンが部分的に拡散されるように行われ（（即ち工程（ｂ）及び（ｃ）が繰り返して行われ）、それは、合計のドーピング濃度が、最終的に、５μｍの第二の深さで、８．０＊１０１５と２．０＊１０１６ｃｍ−３との間に（例えば、１．０＊１０１６と２．０＊１０１６ｃｍ−３との間に）、そして、１５μｍの第三の深さで、１．０＊１０１４と５．０＊１０１４ｃｍ−３との間になるように行われる。当然、以上において例として示された、インプラント・ドーズ量及び拡散時間は、もし、より多くのインプランテイション及び拡散が行われた場合には、それに比例して低くなる。
例えば、ウエハ上でのカソード側のプロセスは、アノード・レイヤ３のための拡散を終了させた後に、行われる。そのようなカソード側のプロセスは、ｎドープされたカソード・レイヤ２５の創出であることが可能である。
典型的に、カソード及びアノード電極６，７のための金属レイヤは、ウエハ１０の中で全てのレイヤを完成させる前に、カソード及びアノード側２１，２２の上に堆積される。カソード電極６としての金属レイヤは、カソード・レイヤ２５の無いデバイスに対して、カソード・レイヤ２５の上面に、または、ドリフト・レイヤ２の上面に、それぞれ、配置され。アノード電極７としての金属レイヤは、ウエハのアノード側１４の上に配置される。
本発明のアノード・レイヤ３の創出に加えて、欠陥レイヤ８が、照射により、アノード・バッファ・レイヤの中の第六の深さに、作り出されても良い。欠陥レイヤ８は、電極６，７としての金属レイヤの創出の後であっても良く、任意の製造段階で作り出されても良い。プロトンまたはヘリウムまたはプロトンなどのような軽いイオン、電子、または重い金属の拡散が、例えば欠陥レイヤ６の創出のために使用される。これらのイオンの照射エネルギーは、欠陥のピークを有する欠陥レイヤ６が作り出されるように選択され、この欠陥のピークは、漏洩電流が増大されないように、アノード接触レイヤを超える深さに、且つ空間電荷領域の外側に配置され、その深さは、例えば８μｍ、特に７μｍである。それ故に、欠陥レイヤは、最大で８μｍ、例えば５μｍと７μｍとの間の、第六の深さに作り出される。
アノード・バッファの交差ポイントとアノード接触レイヤとの間に、欠陥レイヤを配置することにより、ドーピング濃度が比較的低くなり、それ故に、オン状態での電子−空孔プラズマが、大幅に減少されることが可能になる。これは、ダイオードのＳＯＡを改善して、ソフト・リカバリーが実現されることが可能になる。アノード・バッファ・レイヤの中でのドーピング濃度の、アノード接触レイヤの中と比べて遅い低下に起因して、このプロセスは、欠陥レイヤの深さに影響を与える効果（照射エネルギーの変化やウエハの表面の粗さなど）に対して感受性が低い。それと同時に、欠陥レイヤが、ブレーク・ダウン電圧でアノード・ジャンクションの空間電荷領域（ＳＣＲ）により到達されない領域の中に置かれる。それにより、漏洩電流が低く維持されることが可能である。
欠陥中心のピークを、ＳＣＲの深さ比べてより小さい深さに維持することによって、照射欠陥が漏洩電流を増大させることがない。その理由は、欠陥中心がＳＣＲに存在しないからである。欠陥中心の存在に起因して、ローカルな寿命のコントロールが、漏洩電流を増大させること無しに、実現されることが可能である。それにより、ダイオードがより高い温度で使用されることが可能になる。
図１９の中に示されているように、本発明のダイオードは、オプションとして、従来から知られている、正のベベルのような、エッジ終端部を有していても良く、それは、ダイオード１が、カソード側１３で、アノード側１４でと比べて小さい幅を有していることを意味していて、あるいは、図２０の中に示されているように、負のベベルを有していても良く、それは、ダイオード１が、カソード側１３で、アノード側１４でと比べて大きい幅を有していることを意味している。デバイスの幅は、デバイス横方向のサイドの間の距離であり、これに対して、横方向のサイドは、カソード側とアノード側１３，１４との間のサイドである。ダイオード１は、ガード・リングまたはＶＬＤ（Variation of Lateral Doping／横方向のドーピングの変動）により、終結されることも可能である。
正または負のベベルを備えたデバイスに対して、ウエハの横方向のサイドの角度があり、このサイドは、カソードとアノード側との間に配置され、その角度は、９０度とは異なる。正のベベルの場合には、シリコンの内側のカソード側から測定された角度は、負のベベルに対して、９０度と比べて大きく、アノード側で測定されるとき、シリコンの内側で測定される角度は、９０度と比べて大きい。負のベベルにより、電場が、小さいドーピング濃度勾配のために、長い長さに亘って、ベベル上で減少されることが可能であり、それは、デバイスのための増大された静的なブロッキングに、優位性を与える。この効果は、本発明のドーピング・プロファイルにより更に増大される。ベベル終端の優位性は、ガード・リング及びＶＬＤと比較した場合の、個々のダイオードの容易な製造及びより低い漏洩電流にある。
１・・・ダイオード、１０・・・ウエハ、１１・・・第一の側、１２・・・第二の側、１３・・・カソード側、１４・・・アノード側、２・・・ドリフト・レイヤ、２５・・・カソード・レイヤ、３・・・アノード・レイヤ、４・・・アノード・バッファ・レイヤ、４２・・・第一のイオン、４４・・・第二のイオン、５・・・アノード接触レイヤ、５２・・・第三のイオン、６・・・カソード電極、７・・・アノード電極、８・・・欠陥レイヤ。

Claims (15)

  1. バイポーラ・ダイオード（１）を製造するための方法であって、
    このバイポーラ・ダイオードは、カソード側（１３）に第一の導電性タイプのドリフト・レイヤ（２）を、カソード側（１３）と反対側のアノード側（１４）に第二の導電性タイプのアノード・レイヤ（３）を有し、
    このアノード・レイヤ（３）は、アノード接触レイヤ（５）及びアノード・バッファ・レイヤ（４）を有し、
    第二の導電性タイプは、第一の導電性タイプと異なり、
    当該方法は、以下の製造工程を以下の順序で有し：
    （ａ） 低くドープされた第一の導電性タイプのウエハ（１０）を用意し、このウエハ（１０）は、第一の側（１１）と、第一の側（１１）と反対側の第二の側（１２）と、を有していて、ウエハの、完成後のダイオードの中で補正されないドーピング濃度の部分が、ドリフト・レイヤ（２）を形成し、
    （ｂ） 第一のイオン（４２）を、第二の側（１２）で、ウエハ（１０）に注入し、
    （ｃ） 第一のイオン（４２）を、ウエハ（１０）の中に第一の深さまで拡散させ、
    （ｄ） 第二のイオン（４４）を、第二の側（１２）で、ウエハ（１０）に注入し、
    （ｅ） 合計のドーピング濃度が、５μｍの第二の深さで、８．０＊１０１５ｃｍ−３と２．０＊１０１６ｃｍ−３との間にあり、且つ、１５μｍの第三の深さで、１．０＊１０１４ｃｍ−３と５．０＊１０１４ｃｍ−３との間になるように、第一のイオン（４２）及び第二のイオン（４４）をウエハ（１０）の中に拡散させることにより、アノード・バッファ・レイヤ（４）を作り出し、
    （ｆ） 第三のイオン（５２）を、第二の側（１２）で、ウエハ（１０）に注入し、
    （ｇ） 第三のイオン（５２）を、ウエハ（１０）の中に、最大で５μｍの第四の深さまで、拡散させることにより、アノード接触レイヤ（５）を作り出し、
    ここで、全ての深さは、第二の側（１２）から測定されること、
    を特徴とする方法。
  2. 下記特徴を有する請求項１に基づく方法、
    工程（ｃ）で、第一のイオン（４２）を、少なくとも１３μｍの第一の深さまで拡散させる。
  3. 下記特徴を有する請求項１または２に基づく方法、
    工程（ｇ）で、アノード接触レイヤ（５）の最大ドーピング濃度が１．０＊１０１７ｃｍ−３と５．０＊１０１８ｃｍ−３との間になるように、第三のイオン（５２）を拡散させる。
  4. 下記特徴を有する請求項１から３の何れか１項に記載の方法、
    工程（ｇ）で、第三のイオン（５２）を、ウエハ（１０）の中に、０．５μｍと３μｍとの間の第四の深さまで拡散させる。
  5. 下記特徴を有する請求項１から４の何れか１項に記載の方法、
    工程（ｅ）で、合計のドーピング濃度が、第二の深さで、１．０＊１０１６ｃｍ−３と２．０＊１０１６ｃｍ−３との間になるように、第一のイオン（４２）及び第二のイオン（４４）を拡散させる。
  6. 下記特徴を有する請求項１から５の何れか１項に記載の方法、
    工程（ｅ）で、第一のイオン（４２）を、ウエハ（１０）の中に、１８μｍと２５μｍとの間の第五の深さまで拡散させる。
  7. 下記特徴を有する請求項１から６の何れか１項に記載の方法、
    照射により、最大で８μｍの第六の深さに欠陥レイヤ（９）を作り出す。
  8. 下記特徴を有する請求項１から７の何れか１項に記載の方法、
    照射により、５μｍと７μｍとの間の第六の深さに欠陥レイヤ（９）を作り出す。
  9. 下記特徴を有する請求項１から８の何れか１項に記載の方法、
    工程（ｂ）及び（ｄ）で、第一のイオン（４２）及び第二のイオン（４４）を、第一及び第二のインプラント・ドーズ量で注入し、ここで、第一及び第二のインプラント・ドーズ量の合計値は、３＊１０１２ｃｍ−２と１５＊１０１２ｃｍ−２との間である。
  10. 下記特徴を有する請求項１から９の何れか１項に記載の方法、
    工程（ｂ）及び（ｄ）で、第一のイオン（４２）及び第二のイオン（４４）を、第一及び第二のインプラント・ドーズ量で注入し、ここで、第一のイオンのインプラント・ドーズ量は、第二のイオンのインプラント・ドーズ量と比べて低い。
  11. 下記特徴を有する請求項１から１０の何れか１項に記載の方法、
    工程（ｃ）で、第一のイオン（４２）を、第一の拡散時間の間、拡散させ、
    工程（ｅ）で、第一のイオン（４２）及び第二のイオン（４４）を、第二の拡散時間の間、拡散させ、ここで、第一の拡散時間は、第二の拡散時間と比べて長い。
  12. 下記特徴を有する請求項１から１１の何れか１項に記載の方法、
    第一のイオン（４２）及び第二のイオン（４４）として、同一のイオンを注入し、特に、第一のイオン（４２）及び第二のイオン（４４）として、Ｂ，ＡｌまたはＧａイオンを注入する。
  13. 下記特徴を有する請求項１から１２の何れか１項に記載の方法、
    工程（ｃ）で、第一の深さは、最大で１６μｍ、特に最大で１５μｍである。
  14. バイポーラ・ダイオード（１）であって、
    カソード側（１３）に第一の導電性タイプのドリフト・レイヤ（２）を、アノード側（１４）に第二の導電性タイプのアノード・レイヤ（３）を有し、
    第二の導電性タイプは、第一の導電性タイプと異なり、カソード側（１３）は、アノード側（１４）と反対側にあり、
    ここで、アノード・レイヤ（３）は、拡散されたアノード接触レイヤ（５）及び拡散されたアノード・バッファ・レイヤ（４）を有し、アノード接触レイヤ（５）は、最大で５μｍの深さまで配置されている、
    バイポーラ・ダイオード（１）において、
    アノード・バッファ・レイヤ（４）は、５μｍの深さで、８．０＊１０１５ｃｍ−３と２．０＊１０１６ｃｍ−３との間の、１５μｍの深さで、１．０＊１０１４ｃｍ−３と５．０＊１０１４ｃｍ−３との間の、拡散されたドーピング濃度を有し、ここで、全ての深さは、アノード側（１４）から測定されること、
    を特徴とするバイポーラ・ダイオード。
  15. 下記特徴を有する請求項１４に記載のバイポーラ・ダイオード、
    前記アノード・バッファ・レイヤ（４）は、１８μｍと２５μｍとの間の深さに配置されている。
JP2012134819A 2011-06-14 2012-06-14 バイポーラ・パンチ・スルー半導体デバイス及びそのような半導体デバイスを製造するための方法 Active JP5992216B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP11169792.6A EP2535940B1 (en) 2011-06-14 2011-06-14 Bipolar diode and method for manufacturing the same
EP11169792.6 2011-06-14

Publications (2)

Publication Number Publication Date
JP2013004982A true JP2013004982A (ja) 2013-01-07
JP5992216B2 JP5992216B2 (ja) 2016-09-14

Family

ID=44721633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012134819A Active JP5992216B2 (ja) 2011-06-14 2012-06-14 バイポーラ・パンチ・スルー半導体デバイス及びそのような半導体デバイスを製造するための方法

Country Status (5)

Country Link
US (1) US8525302B2 (ja)
EP (1) EP2535940B1 (ja)
JP (1) JP5992216B2 (ja)
KR (1) KR101710220B1 (ja)
CN (1) CN102832122B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018164083A (ja) * 2017-03-24 2018-10-18 ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ Ｉｉｉ−ｖ族半導体ダイオード
US10847626B2 (en) 2017-12-21 2020-11-24 3-5 Power Electronics GmbH Stacked III-V semiconductor component

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014202750A1 (en) * 2013-06-20 2014-12-24 Abb Technology Ag Fast recovery diode
EP3196943A1 (en) 2016-01-22 2017-07-26 ABB Technology AG Bipolar diode and method for manufacturing such a diode
CN113745315B (zh) * 2021-07-28 2023-11-14 西安电子科技大学 P型基区碳化硅das器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294448A (ja) * 1997-04-22 1998-11-04 Hitachi Ltd 高耐圧半導体装置の製造方法
US5960275A (en) * 1996-10-28 1999-09-28 Magemos Corporation Power MOSFET fabrication process to achieve enhanced ruggedness, cost savings, and product reliability
JP2008227151A (ja) * 2007-03-13 2008-09-25 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2011101021A (ja) * 2009-11-09 2011-05-19 Abb Technology Ag ファストリカバリーダイオード
JP2011109090A (ja) * 2009-11-09 2011-06-02 Abb Technology Ag ファストリカバリーダイオード

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4106953A (en) * 1976-12-28 1978-08-15 Motorola, Inc. Method of producing an ion implanted tuning diode
GB9804177D0 (en) * 1998-02-28 1998-04-22 Philips Electronics Nv Semiconductor switch devices and their manufacture
US20030087510A1 (en) * 2001-11-06 2003-05-08 Chen Aikwo Eric Method of forming MOS transistor graded junctions using multiple implant of low diffusion specie, and a device formed thereby
DE102007001108B4 (de) 2007-01-04 2012-03-22 Infineon Technologies Ag Diode und Verfahren zu ihrer Herstellung
DE102008049664B3 (de) * 2008-09-30 2010-02-11 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einem graduellen pn-Übergang
WO2010069618A1 (en) * 2008-12-15 2010-06-24 Abb Technology Ag Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
CN105552115B (zh) * 2009-11-02 2019-10-29 富士电机株式会社 半导体器件以及用于制造半导体器件的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5960275A (en) * 1996-10-28 1999-09-28 Magemos Corporation Power MOSFET fabrication process to achieve enhanced ruggedness, cost savings, and product reliability
JPH10294448A (ja) * 1997-04-22 1998-11-04 Hitachi Ltd 高耐圧半導体装置の製造方法
JP2008227151A (ja) * 2007-03-13 2008-09-25 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2011101021A (ja) * 2009-11-09 2011-05-19 Abb Technology Ag ファストリカバリーダイオード
JP2011109090A (ja) * 2009-11-09 2011-06-02 Abb Technology Ag ファストリカバリーダイオード

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018164083A (ja) * 2017-03-24 2018-10-18 ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ Ｉｉｉ−ｖ族半導体ダイオード
US10734532B2 (en) 2017-03-24 2020-08-04 3-5 Power Electronics GmbH III-V semiconductor diode
US10847626B2 (en) 2017-12-21 2020-11-24 3-5 Power Electronics GmbH Stacked III-V semiconductor component

Also Published As

Publication number Publication date
JP5992216B2 (ja) 2016-09-14
CN102832122B (zh) 2016-08-03
CN102832122A (zh) 2012-12-19
KR20120138689A (ko) 2012-12-26
US20120319227A1 (en) 2012-12-20
EP2535940B1 (en) 2013-08-21
KR101710220B1 (ko) 2017-02-24
US8525302B2 (en) 2013-09-03
EP2535940A1 (en) 2012-12-19

Similar Documents

Publication Publication Date Title
US9887190B2 (en) Semiconductor device and method for manufacturing the same
US8912623B2 (en) Fast recovery diode
JP6026418B2 (ja) バイポーラノンパンチスルー電力半導体デバイス
JP5769950B2 (ja) ファストリカバリーダイオード
US10497570B2 (en) Method for manufacturing semiconductor device having buffer layer
JP5992216B2 (ja) バイポーラ・パンチ・スルー半導体デバイス及びそのような半導体デバイスを製造するための方法
US20160027867A1 (en) Semiconductor device
JP6665713B2 (ja) 半導体装置
US9673308B2 (en) Semiconductor device manufacturing method
JP6362702B2 (ja) バイポーラノンパンチスルーパワー半導体デバイス
JP2013510449A (ja) パンチスルー半導体装置及びそれを製造するための方法
KR20140033078A (ko) 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150423

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160701

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160817

R150 Certificate of patent or registration of utility model

Ref document number: 5992216

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350