JP6362702B2 - バイポーラノンパンチスルーパワー半導体デバイス - Google Patents
バイポーラノンパンチスルーパワー半導体デバイス Download PDFInfo
- Publication number
- JP6362702B2 JP6362702B2 JP2016537198A JP2016537198A JP6362702B2 JP 6362702 B2 JP6362702 B2 JP 6362702B2 JP 2016537198 A JP2016537198 A JP 2016537198A JP 2016537198 A JP2016537198 A JP 2016537198A JP 6362702 B2 JP6362702 B2 JP 6362702B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thickness
- region
- main side
- inner region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 150000002500 ions Chemical class 0.000 claims description 127
- 238000004519 manufacturing process Methods 0.000 claims description 66
- 230000007704 transition Effects 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 95
- 230000000903 blocking effect Effects 0.000 description 17
- 230000005684 electric field Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 9
- 230000008021 deposition Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/102—Cathode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明は、パワーエレクトロニクスの分野に関し、より具体的には、少なくとも2500Vの遮断電圧を有するバイポーラノンパンチスルーパワー半導体デバイス、およびこのような半導体デバイスのための製造方法に関する。
エネルギー効率の需要の高まりにより、位相制御サイリスタなどの半導体デバイスは、エネルギー送電および配電のために必要な多くの機器の中心にある。これらのデバイスは、コスト、信頼性と効率性の面で良好な性能を可能にする。具体的には、バイポーラ半導体パワーデバイスは、非常に低い導通損失と組み合わされたその非常に高いパワー機能のためにさまざまな用途に使用される。たとえば、ノンパンチスルーデバイスタイプのための、デバイスの最も厚い層である低(n−)ドープされたドリフト層、すなわち(n−)ベース領域は、特定の限界未満に削減されることができない。しかし、pドープされた第1の層の厚さ、すなわちp型アノードまたはpベース領域は、削減されることができる。これは、いくつかの理由から側方方向に大きな体積を消費し、したがって第1の層が正ベベルの概念においてより厚くされる必要がある、負のベベル接合終端の場合に特に有益であり得る。
したがって、デバイス内の高電界を避け、さらにリーク電流を低減し、ブレークダウン電圧を向上させ、損失を低減することが、本発明の目的である。この目的は、請求項1に係るバイポーラノンパンチスルーパワー半導体デバイスおよび請求項7に係るそのようなデバイスの製造方法によって達成される。例示的な実施形態は従属特許請求項から明らかであるが、請求項の従属性は、さらなる意味のある請求項の組み合わせを除外するものとの解釈されてはならない。
−第1のイオンの少なくとも高い濃度がその内部領域よりもウェハの外側領域に配置されるように、あるいは第1のイオンが外側領域に限定的に配置されるように、第1の主側上に第2の導電型の第1のイオンを印加する第1の層を形成するステップであって、外側領域は内側領域を取り囲み、
−そして、第1の層の第2のセクションが外側領域において最大厚さを有するように、外側領域において第1の主側から第1の層の第2のセクションの所望の深さまで、外側領域においてウェハに第1のイオンを拡散させることによって、外側領域における第1の層の第2のセクションを作成するステップと、
−そして、少なくともより高濃度の第2のイオンが外側領域よりも内側領域に配置されるように、あるいは第2のイオンが内側領域に限定的に配置されるように、第1の主側上に第2の導電型の第2のイオンを印加するステップと、
−そして、第1の層の第1のセクションが内側領域において厚さを有するように、第1のセクションの所望の深さまで、内部領域においてウェハに第2のイオンを拡散させることにより、内側領域における第1の層の第1のセクションを作成するステップと
−そして、第1のおよび第2の主側のウェハ上に第1のおよび第2の電極を加えるステップ。
本発明の主題は、ここで、添付の図面に示される好ましい例示的な実施形態を参照して以下の文章においてより詳細に説明される。
図8は、例示的に少なくとも2500ボルトの遮断電圧の、バイポーラノンパンチスルーパワー用半導体デバイス1を示しており、デバイス1は、半導体ウェハ2と、ウェハ2の第1の主側3に形成された第1の電極35と、第1の主側3の反対のウェハ2の第2の主側4上に形成された第2の電極45とを備える。ウェハ2は、(n−)ベース層とも呼ばれる(n−)ドープされたドリフト層5、および、たとえばpドープされたベース層の形態の、第1の主側3とドリフト層5までの間で測定される厚さを有する、pドープされた第1の層6を備え、第1の層6は、第1の主側3に向かってドリフト層5の上に配置され、第1の電極35に接触する。厚さは、第1の主側から、第1の層6とドリフト層5との間の接合部の深さまで測定される。第1の層6は、たとえばpドープされたベース層の形態の厚さ615を有する内側領域7における第1のセクション61、およびたとえば接合終端まで厚さ625を有する外側領域における第2のセクション62を有している。
2 ウェハ
3 第1の主側
4 第2の主側
5 ドリフト層
6 第1の層
61 第1の層の第1のセクション
615 第1の層の第1のセクションの深さ
62 第1の層の第2のセクション
625 第1の層の第2のセクションの深さ
64 第1のイオン
66 第2のイオン
7 内側領域
75 内側領域の厚さ
8 外側領域
85 外側領域の最大厚さ
9 負のベベル
11 遷移領域
14 p++アノードコンタクト層
16 第2の層
161 第2の層の第1のセクション
1615 第2の層の第1のセクションの深さ
162 第2の層の第2のセクション
1625 第2の層の第2のセクションの深さ
164 第3のイオン
166 第4のイオン
18 p++ショート
19 負のベベル
23 カソード層
24 p++チャネルストップ
Claims (20)
- バイポーラノンパンチスルーパワー半導体デバイス(1)であって、半導体ウェハ(2)と前記ウェハ(2)の第1の主側(3)上に形成される第1の電極(35)および前記第1の主側(3)の反対の前記ウェハ(2)の第2の主側(4)上に形成される第2の電極(45)とを備え、
前記半導体ウェハ(2)は、異なる導電型の層を有する少なくとも2つの層構造を備え、
前記少なくとも2つの層構造は、
第1の導電型のドリフト層(5)と、
前記第1の導電型とは異なる第2の導電型の第1の層(6)とを備え、前記第1の層(6)は、前記ドリフト層(5)上に前記第1の主側(3)に向かって配置され、前記第1の電極(35)に接触し、
前記半導体ウェハ(2)は、
厚さ(75)を有する内側領域(7)と、前記内側領域(7)を囲み、最大厚さ(85)を有する外側領域(8)とをさらに備え、前記最大厚さ(85)は、最大ウェハ厚さであり、前記最大厚さ(85)は前記第1の主側(3)上で前記内側領域(7)における厚さ(75)より大きく、
前記ドリフト層(5)は、前記外側領域(8)における前記ドリフト層(5)の厚さ(562)よりも大きいまたは等しい前記内側領域(7)における厚さ(561)を有し、
前記第1の層(6)は前記内側領域(7)において第1のセクション(61)および前記外側領域(8)内の第2のセクション(62)を有し、
前記第1の層(6)の厚さは、前記内側領域(7)および前記外側領域(8)の間の遷移領域(11)において、前記第1の層(6)の前記第1のセクション(61)の厚さ(615)から前記第1の層(6)の前記第2のセクション(62)の最大厚さ(625)まで増加し、
前記第1の層(6)の前記厚さは前記遷移領域(11)にわたって線形に増加し、前記遷移領域(11)の幅は、前記第1の層(6)の前記第1のセクション(61)の厚さ(615)の5倍より大きく、好ましくは前記第1の層(6)の前記第1のセクション(61)の前記厚さ(615)の10倍から20倍大きいことを特徴とする、半導体デバイス(1)。 - 前記第1の主側(3)上で、前記外側領域(8)は前記内側領域(7)の上方に100μmまで、好ましくは前記内側領域(7)の上方に少なくとも12μmまたは少なくとも24μm突出する、請求項1に記載の半導体デバイス(1)。
- 前記ウェハの厚さは、前記外側領域(8)において特に多くとも5°を有する特に単一の角度を有するか、または特に前記内側領域のより近くで特に多くとも5°の第1の角度および前記ウェハ(2)の縁部のより近くで特に多くとも15°を有する第2の角度を有する、負のベベル(9、19)を有する前記最大厚さ(85)に対して、削減されることを特徴とする、請求項1または2に記載の、半導体デバイス(1)。
- 前記第1の層(6)の前記第1のセクション(61)は、35μmから55μmの厚さ(615)を有するか、または
前記ドリフト層(5)は、前記内側領域(7)において前記第1の層(6)の前記第1のセクション(61)の前記厚さ(615)の9倍から24倍の厚さ(561)を有するか、の少なくともいずれかである、請求項1から3のいずれか1項に記載の、半導体デバイス(1)。 - 前記第1の層(6)の前記第1のセクション(61)の最大ドーピング濃度は前記第1の層(6)の前記第2のセクション(62)の最大ドーピング濃度よりも高い、請求項1から4のいずれか1項に記載の、半導体デバイス(1)。
- 第2の導電型の第2の層(16)は、前記ドリフト層(5)の下方に前記第2の主側(4)に向かって配置され、前記第2の電極(45)に接触し、前記第2の層(16)は、前記内側領域(7)において第1のセクション(161)および前記外側領域(8)において第2のセクション(162)を有し、
前記第2の層(16)の厚さは、前記遷移領域(11)において前記第2の層(16)の前記第1のセクション(161)の厚さ(1615)から前記第2の層(16)の前記第2のセクション(162)の最大厚さ(1625)まで増加し、
前記第2の層(16)の前記厚さは前記遷移領域(11)にわたって線形に増加し、前記遷移領域(11)の幅は、前記第2の層(16)の前記第1のセクション(161)の前記厚さ(1615)の5倍より大きく、好ましくは前記第2の層(16)の前記第1のセクション(161)の前記厚さ(1615)の10倍から20倍大きい、請求項1から5のいずれか1項に記載の、半導体デバイス(1)。 - バイポーラノンパンチスルーパワー半導体デバイス(1)の製造のための方法であって、半導体ウェハ(2)と前記ウェハ(2)の第1の主側(3)上の第1の電極(35)および前記第1の主側(3)の反対の前記ウェハ(2)の第2の主側(4)上の第2の電極(45)とを備え、前記半導体ウェハ(2)は、第1の導電型のドリフト層(5)と前記第1の導電型とは異なる第2の導電型の第1の層(6)とを備える、異なる導電型の層を有する少なくとも2つの層構造を備え、前記第1の層(6)は、前記ドリフト層(5)上に前記第1の主側(3)に向かって配置され、かつ前記第1の電極(35)に接触し、
前記方法は、
前記第1の導電型のウェハ(2)を提供する製造ステップを少なくとも備え、前記ウェハ(2)は、厚さ(75)を有する内側領域(7)と、前記内側領域(7)を囲み最大厚さ(85)を有する外側領域(8)とを備え、前記最大厚さ(85)は、最大ウェハ厚さであり、前記最大厚さ(85)は前記第1の主側(3)上で前記内側領域(7)における厚さ(75)より大きく、前記方法はさらに、
少なくとも前記第1のイオンのより高い濃度が前記内側領域(7)よりも前記外側領域(8)に配置されるように、または前記第1のイオン(64)が前記外側領域(8)に限定的に配置されるように、前記第1の層(6)を形成するために、前記第1の主側(3)上に前記第2の導電型の第1のイオン(64)を印加する製造ステップと、
さらに、前記第1の層(6)の第2のセクション(62)が前記外側領域(8)において最大厚さ(625)を有するように、前記外側領域(8)において前記ウェハ(2)に前記第1のイオン(64)を拡散することによって、前記外側領域(8)における前記第1の層(6)の第2のセクション(62)を作成する製造ステップと、
さらに、少なくとも前記第2のイオンのより高い濃度が前記外側領域(8)よりも前記内側領域(7)に配置されるように、または前記第2のイオンが前記内側領域(7)に限定的に配置されるように、前記第1の主側(3)上に前記第2の導電型の第2のイオン(66)を印加する製造ステップと、
さらに、前記第1の層(6)の第1のセクション(61)が前記内側領域(7)において厚さ(615)を有するように、前記内側領域(7)において前記ウェハ(2)に前記第2のイオン(66)を拡散することによって、前記内側領域(7)における前記第1の層(6)の第1のセクション(61)を作成する製造ステップとを特徴とし、
前記第1の層(6)の前記第1のおよび第2のセクション(61、62)は、前記第1の層(6)の厚さが、前記第1の主側(3)上で前記内側領域(7)および前記外側領域(8)の間の遷移領域(11)において、前記第1の層(6)の前記第1のセクション(61)の厚さ(615)から前記第1の層(6)の前記第2のセクション(62)の最大厚さ(625)まで増加するように作成され、
前記第1の層(6)の前記厚さは、前記遷移領域(11)にわたって線形に増加し、前記遷移領域(11)の幅は、前記第1の層(6)の前記第1のセクション(61)の前記厚さ(615)の5倍より大きく、好ましくは前記第1の層(6)の前記第1のセクション(61)の前記厚さ(615)の10倍から20倍大きく、
前記内側領域(7)における前記ドリフト層(5)は、前記外側領域(8)における前記ドリフト層(5)の前記厚さ(562)よりも大きいまたは等しい厚さ(561)を有し、前記方法は、
さらに、前記ウェハ(2)上の前記第1のおよび第2の主側(3、4)上に前記第1のおよび第2の電極(35、45)を加える製造ステップを備える、バイポーラノンパンチスルーパワー半導体デバイス(1)の製造のための方法。 - 前記第1の主側(3)上において前記外側領域が前記内側領域(7)の上方に突出し、特に前記外側領域(8)が多くとも100μm、特に少なくとも12μmまたは少なくとも24μm前記内側領域(7)の上方に突出するように、前記ウェハ(2)を提供する製造ステップをさらに備える、請求項7に記載のバイポーラノンパンチスルーパワー半導体デバイス(1)の製造のための方法。
- 前記第1の主側(3)上の前記内側領域(7)の上方に突出する前記外側領域(8)を作成する製造ステップ、または前記第1のイオン(64)を印加する製造ステップの後、かつ前記第1の主側(3)上の前記第1の層(6)の前記第2のセクション(62)を作成する製造ステップの前に、
前記第1の主側(3)上に前記外側領域(8)を覆うマスクを適用する製造ステップと、
前記ウェハの前記厚さが前記第1の主側(3)上の前記内側領域(7)において削減されるように、前記第1の主側(3)上の前記内側領域(7)の表面から材料を除去する製造ステップと、
前記マスクを除去する製造ステップとによって、前記第1の主側(3)上の前記内側領域(7)の上方に突出する前記外側領域(8)の差分を増加させる製造ステップ、をさらに備える、請求項7または8に記載のバイポーラノンパンチスルーパワー半導体デバイス(1)の製造のための方法。 - 少なくとも前記第3のイオン(164)のより高い濃度が前記内側領域(7)よりも前記外側領域(8)に配置されるように、または前記第3のイオン(164)が前記外側領域(8)に限定的に配置されるように、第2の層(16)を形成するために、前記第2の主側(4)上に前記第2の導電型の第3のイオン(164)を印加する製造ステップと、
さらに、前記第2の層(16)の前記第2のセクション(162)が前記外側領域(8)において最大厚さ(1625)を有するように、前記外側領域(8)において前記ウェハ(2)に前記第3のイオン(164)を拡散することによって、前記外側領域(8)において前記第2の層(16)の第2のセクション(162)を作成する製造ステップと、
さらに、少なくとも前記第4のイオンのより高い濃度が前記外側領域(8)よりも前記内側領域(7)に配置されるように、または前記第4のイオンが前記内側領域(7)に限定的に配置されるように、前記第2の主側(4)上に前記第2の導電型の第4のイオン(166)を印加する製造ステップと、
さらに、前記第2の層(16)の前記第1のセクション(161)が前記内側領域(7)において厚さ(1615)を有するように、前記内側領域(7)において前記ウェハ(2)に前記第4のイオン(166)を拡散することによって、前記第2の層(16)の第1のセクション(161)を前記内側領域(7)に作成する製造ステップをさらに備え、
前記第2の層(16)の前記厚さが、前記第2の主側(4)上で前記遷移領域(11)において、前記第2の層(16)の前記第1のセクション(161)の前記厚さ(1615)から前記第2の層(16)の前記第2のセクション(162)の前記最大厚さ(1625)まで増加するように、前記第2の層(16)の第1のおよび第2のセクション(161、162)は作成され、
前記第2の層(16)の前記厚さは、前記遷移領域(11)にわたって線形に増加する、請求項7から請求項9のいずれか1項に記載のバイポーラノンパンチスルーパワー半導体デバイス(1)の製造のための方法。 - 前記外側領域(8)において前記第1の主側(3)または第2の主側(4)からウェハ材料を部分的に除去することによって、少なくとも前記第1の主側(3)または前記第2の主側(4)上に前記外側領域(8)における前記ウェハの負のベベル(9、19)を作成する製造ステップをさらに備える、請求項7から請求項10のいずれか1項に記載のバイポーラノンパンチスルーパワー半導体デバイス(1)の製造のための方法。
- 少なくとも前記第1のまたは第2のイオン(64、66)の1つを前記第1の主側(3)上に0.1μmから10μm、好ましくは2μmから4μmの前記イオンの深さに印加する製造ステップをさらに備える、請求項7から請求項11のいずれか1項に記載のバイポーラノンパンチスルーパワー半導体デバイス(1)の製造のための方法。
- 前記第1のイオン(64)を前記第1の主側(3)全体にわたって印加し、後に前記内側領域(7)における前記第1のイオン(64)を完全に除去するか、または前記内側領域(7)において前記第1のイオン(64)の前記深さが削減されるように、前記第1の主側(3)上の前記内側領域(7)における前記第1のイオン(64)を除去する製造ステップをさらに備える、請求項7から請求項12のいずれか1項に記載のバイポーラノンパンチスルーパワー半導体デバイス(1)の製造のための方法。
- 前記第2のイオン(66)を前記第1の主側(3)全体に印加し、後に前記外側領域(8)内の前記第2のイオン(66)を完全に除去するか、または前記第2のイオン(66)の前記深さが前記第1の主側(3)上の前記外側領域(8)において削減されるように前記外側領域(8)における前記第2のイオン(66)を除去する製造ステップをさらに備える、請求項7から請求項13のいずれか1項に記載のバイポーラノンパンチスルーパワー半導体デバイス(1)の製造のための方法。
- 前記外側領域(8)において前記ウェハ(2)に前記第1のイオン(64)を拡散する製造ステップは、前記第1の主側(3)から150μmまで行われる、請求項7から請求項14のいずれか1項に記載のバイポーラノンパンチスルーパワー半導体デバイス(1)の製造のための方法。
- 前記第2の主側(4)上に前記第3のまたは第4のイオン(164、166)を0.1μmから10μmまで、好ましくは2μmから4μmまでの前記イオンの深さまで印加する製造ステップをさらに備える、請求項10に記載のバイポーラノンパンチスルーパワー半導体デバイス(1)の製造のための方法。
- 前記第2の主側(4)全体にわたって前記第3のイオン(164)を印加し、後に前記内側領域(7)において前記第3のイオン(164)を完全に除去するか、または前記内側領域(7)において前記第3のイオン(164)の深さが前記第2の主側(4)上で削減されるように、前記内側領域(7)における前記第3のイオン(164)を除去する製造ステップをさらに備える、請求項10または16に記載のバイポーラノンパンチスルーパワー半導体デバイス(1)の製造のための方法。
- 前記第2の主側(4)全体にわたって前記第4のイオン(166)を印加し、後に前記外側領域(8)において前記第4のイオン(166)を完全に除去するか、または前記第4のイオン(166)の前記深さが前記外側領域(8)において前記第2の主側(4)上で削減されるように、前記外側領域(8)において前記第4のイオン(166)を除去する製造ステップをさらに備える、請求項10、請求項16、または請求項17のいずれか1項に記載のバイポーラノンパンチスルーパワー半導体デバイス(1)製造のための方法。
- 前記外側領域(8)において前記ウェハ(2)に前記第3のイオン(164)を拡散する製造ステップは、前記第2の主側(3、4)から150μmまで行われる、請求項10、または請求項16から請求項18のいずれか1項に記載のバイポーラノンパンチスルーパワー半導体デバイス(1)製造のための方法。
- 前記第2の主側(4)上に前記内側領域(7)上方に突出する前記外側領域(8)を作成するか、または前記第3のイオン(164)を印加した後かつ前記第2の層(16)の前記第2のセクション(162)を前記第2の主側(4)上に作成する前に、
前記第2の主側(4)上に前記外側領域(8)を覆うマスクを適用する製造ステップと、
前記ウェハの前記厚さが前記内側領域(7)において前記第2の主側(4)上で削減されるように、前記第2の主側(4)上の前記内側領域(7)の前記表面から材料を除去する製造ステップと、
前記マスクを除去する製造ステップとによって、前記外側領域(8)が前記第2の主側(4)上の前記内側領域(7)上方に突出する差分を増加させる製造ステップをさらに備える、請求項10、または請求項16から請求項19のいずれか1項に記載のバイポーラノンパンチスルーパワー半導体デバイス(1)の製造のための方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP13182052 | 2013-08-28 | ||
EP13182052.4 | 2013-08-28 | ||
PCT/EP2014/066796 WO2015028263A1 (en) | 2013-08-28 | 2014-08-05 | Bipolar non-punch-through power semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016532298A JP2016532298A (ja) | 2016-10-13 |
JP6362702B2 true JP6362702B2 (ja) | 2018-07-25 |
Family
ID=49035467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016537198A Active JP6362702B2 (ja) | 2013-08-28 | 2014-08-05 | バイポーラノンパンチスルーパワー半導体デバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US10069000B2 (ja) |
EP (1) | EP3039720B1 (ja) |
JP (1) | JP6362702B2 (ja) |
KR (1) | KR102170068B1 (ja) |
CN (1) | CN105474400B (ja) |
WO (1) | WO2015028263A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111755501A (zh) * | 2020-06-18 | 2020-10-09 | 清华大学 | 一种具有边缘深结结构的晶圆芯片结构 |
CN116504825B (zh) * | 2023-06-27 | 2023-09-19 | 清华大学 | 功率半导体器件及其制作方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3024939C3 (de) * | 1979-07-02 | 1994-08-11 | Hitachi Ltd | Halbleiteranordnung |
DE3867371D1 (en) * | 1987-08-11 | 1992-02-13 | Bbc Brown Boveri & Cie | Gate-turn-off-thyristor. |
DE59203207D1 (de) * | 1991-09-20 | 1995-09-14 | Eupec Gmbh & Co Kg | Thyristor mit Randstruktur. |
JP3211604B2 (ja) * | 1995-02-03 | 2001-09-25 | 株式会社日立製作所 | 半導体装置 |
GB2497245B (en) * | 2010-09-27 | 2015-04-01 | Abb Technology Ag | Bipolar non-punch-through power semiconductor device |
US8987858B2 (en) * | 2013-03-18 | 2015-03-24 | General Electric Company | Method and system for transient voltage suppression |
-
2014
- 2014-08-05 JP JP2016537198A patent/JP6362702B2/ja active Active
- 2014-08-05 KR KR1020167008211A patent/KR102170068B1/ko active IP Right Grant
- 2014-08-05 WO PCT/EP2014/066796 patent/WO2015028263A1/en active Application Filing
- 2014-08-05 CN CN201480047554.5A patent/CN105474400B/zh active Active
- 2014-08-05 EP EP14747388.8A patent/EP3039720B1/en active Active
-
2016
- 2016-02-24 US US15/052,460 patent/US10069000B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN105474400A (zh) | 2016-04-06 |
CN105474400B (zh) | 2019-11-15 |
JP2016532298A (ja) | 2016-10-13 |
US20160284826A1 (en) | 2016-09-29 |
WO2015028263A1 (en) | 2015-03-05 |
EP3039720A1 (en) | 2016-07-06 |
KR20160048923A (ko) | 2016-05-04 |
EP3039720B1 (en) | 2017-10-04 |
US10069000B2 (en) | 2018-09-04 |
KR102170068B1 (ko) | 2020-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6407920B2 (ja) | 負べベルにより終端された高阻止電圧を有するSiCデバイス | |
JP5787853B2 (ja) | 電力用半導体装置 | |
JP6026418B2 (ja) | バイポーラノンパンチスルー電力半導体デバイス | |
JP4843253B2 (ja) | 電力用半導体装置 | |
KR100994185B1 (ko) | 반도체 장치 | |
CN103208531B (zh) | 一种快恢复二极管frd芯片及其制作方法 | |
KR101798273B1 (ko) | 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법 | |
JP6088586B2 (ja) | 逆導通パワー半導体デバイス | |
KR101710220B1 (ko) | 바이폴라 펀치 쓰루 반도체 디바이스 및 그 반도체 디바이스의 제조 방법 | |
EP2463913A1 (en) | Bipolar reverse-blocking non-punch-through power semiconductor device | |
JP6362702B2 (ja) | バイポーラノンパンチスルーパワー半導体デバイス | |
CN111164759B (zh) | 具有高电流容量的馈线设计 | |
KR101851821B1 (ko) | 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법 | |
CN106711205B (zh) | 一种igbt及其制作方法 | |
CN113675256A (zh) | 一种高压功率半导体器件复合终端 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6362702 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |