JP2012230753A - 半導体装置及びその動作方法 - Google Patents
半導体装置及びその動作方法 Download PDFInfo
- Publication number
- JP2012230753A JP2012230753A JP2012097679A JP2012097679A JP2012230753A JP 2012230753 A JP2012230753 A JP 2012230753A JP 2012097679 A JP2012097679 A JP 2012097679A JP 2012097679 A JP2012097679 A JP 2012097679A JP 2012230753 A JP2012230753 A JP 2012230753A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- program
- memory cell
- semiconductor device
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】プログラム動作の時にトンネル絶縁膜にトラップされた電子を短時間で容易に除去すること。
【解決手段】メモリセルのコントロールゲートにはプログラム電圧を印加し、半導体基板内に形成されたウェルにはデートラップ電圧を印加して前記メモリセルをプログラムする段階と、前記メモリセルを検証する前に、前記デートラップ電圧が前記ウェルに印加される間に前記コントロールゲートに前記デートラップ電圧より低い電圧を印加して、前記メモリセルのトンネル絶縁膜にトラップされた電子を除去する段階と、を含むことを特徴とする半導体装置の動作方法。
【選択図】図3
【解決手段】メモリセルのコントロールゲートにはプログラム電圧を印加し、半導体基板内に形成されたウェルにはデートラップ電圧を印加して前記メモリセルをプログラムする段階と、前記メモリセルを検証する前に、前記デートラップ電圧が前記ウェルに印加される間に前記コントロールゲートに前記デートラップ電圧より低い電圧を印加して、前記メモリセルのトンネル絶縁膜にトラップされた電子を除去する段階と、を含むことを特徴とする半導体装置の動作方法。
【選択図】図3
Description
本発明は、半導体装置及びその動作方法に関し、特にプログラム動作におけるデートラップ(detrap)方法に関する。
半導体装置は、データが格納されている複数のメモリセルを含んでいる。メモリセルにデータを格納するためには、プログラム動作を実行するが、プログラム動作の際に一部の電子が特定の膜にトラップされ、メモリセルの電気的特性が劣化することがありえる。図面を参照して具体的に説明すると、次のとおりである。
図1は、従来技術によるプログラム動作の問題を説明するためのメモリセルの断面図である。図1を参照すると、メモリセルは、半導体基板11上に順次積層されたトンネル絶縁膜13、電荷格納層14、誘電体膜15とコントロールゲート16を基本構成としてなる。メモリセルの両端に接する半導体基板11には、接合領域12が形成される。接合領域12は、半導体基板11に形成されたウェル内に形成され、トンネル絶縁膜13の一部とウェルの一部が互いに接している。
電荷格納層14をフローティングゲートと称することもある。コントロールゲート16は、ワードラインWLに連結される。トンネル絶縁膜13は、酸化膜で形成され、電荷格納層14およびコントロールゲート16は導電膜(例えば、ポリシリコン膜)で形成され、誘電体膜15は、高誘電体膜や酸化膜、窒化膜および酸化膜が積層された構造で形成される。
メモリセルに対するプログラムの動作は、ウェルおよび選択されたビットラインにプログラム許容電圧(例えば、0V)を印加した状態で、選択されたワードラインWLにプログラム電圧を印加して遂行する。選択されたワードラインWLに高電圧のプログラム電圧が印加されると、FNトンネリング現象によりウェルにあった電子の一部がトンネル絶縁膜13を通過して電荷格納層14に移動する。
プログラムされるメモリセルは、電荷格納層14に流入された電子の量に応じてしきい値電圧が異なるが、しきい値電圧が目標レベルに到達するとプログラム終了されたセルとなり、しきい値電圧が目標レベルより低ければ、プログラムされていないセル(または、消去セル)となる。
メモリセルに対するリード動作は、選択されたメモリセルに連結されたワードラインWLにリード電圧を印加する。選択されたメモリセルのしきい値電圧がリード電圧より高いか低いかによって選択されたメモリセルの状態を判断することができる。このように、メモリセルのデータは、メモリセルのしきい値電圧によって決定され、しきい値電圧は電荷格納層14内に流入した電子(プログラムされた電子)の数に応じて決定される。
しかし、プログラム動作の時、一部の電子が電荷格納層14に移動することができず、トンネル絶縁膜13内にトラップされうるが、トンネル絶縁膜13にトラップされた電子によってメモリセルのしきい値電圧が変わることがありえる。特に、トンネル絶縁膜13は、プログラム消去およびリード動作を繰り返しすればするほど電気的特性が徐々に劣化し、これによりトンネル絶縁膜13にトラップされる電子の数は、半導体装置の動作回数が増加するほど増加することができる。
以上、前述したように本発明が解決しようとする課題は、プログラム動作の時に選択されたワードラインにプログラム電圧を印加し、ウェルにデートラップ電圧(Detrap Voltage)を同時に印加するが、プログラム電圧よりデートラップ電圧をより長く印加することで、プログラム動作の時にトンネル絶縁膜にトラップされた電子を短時間で容易に除去することにある。
上記課題を解決するために本発明の一実施例による半導体装置の動作方法は、メモリセルのコントロールゲートにはプログラム電圧を印加し、半導体基板内に形成されたウェルにはデートラップ電圧を印加して前記メモリセルをプログラムする段階と、前記メモリセルを検証する前に、前記デートラップ電圧が前記ウェルに印加される間に前記コントロールゲートに前記デートラップ電圧より低い電圧を印加して前記メモリセルのトンネル絶縁膜にトラップされた電子を除去する段階と、を含む。
また、本発明の他の実施例による半導体装置の動作方法は、選択されたワードラインにはプログラム電圧を印加し、非選択されたワードラインには前記プログラム電圧より低いパス電圧を印加し、ウェルには、前記パス電圧より低いデートラップ電圧を印加してメモリセルをプログラムする段階、及び前記メモリセルを検証する前に、前記デートラップ電圧が前記ウェルに印加される間に、前記選択されたワードラインおよび前記非選択されたワードラインに前記デートラップ電圧より低い電圧を印加する段階を含む。
さらに、本発明の一実施例による半導体装置は、複数のメモリ・ブロックが含まれているメモリセルアレイと、選択されたワードラインにはプログラム電圧を印加し、非選択されたワードラインには前記プログラム電圧より低いパス電圧を印加し、ウェルには前記パス電圧より低いデートラップ電圧を供給するための電圧供給回路、およびプログラム動作時に前記選択されたワードラインには前記プログラム電圧を、前記非選択されたワードラインには前記パス電圧を、前記ウェルには前記デートラップ電圧を供給し、プログラム検証動作を実行する前に前記ウェルに前記デートラップ電圧が印加される間に、前記選択されたワードラインおとび前記非選択されたワードラインに前記デートラップ電圧より低い電圧を供給するように前記電圧供給回路を制御するための制御回路を含む。
以上のように本発明によれば、プログラム動作時選択されたワードラインにプログラム電圧を印加し、これと同時にウェルにはデートラップ電圧を印加するが、プログラム電圧よりデートラップ電圧をわずかに長い時間印加することにより、トンネル絶縁膜にトラップされた電子を早い時間内に容易に除去することができる。また、トンネル絶縁膜にトラップされた電子を除去することにより、プログラム、リード、および消去動作の信頼性を向上させることができる。
以下、添付された図面を参照して本発明の好ましい実施例を説明する。ただし、本発明は以下開示される実施例に限定されるものではなく、互いに異なる様々な形で具現することができ、単に本実施例は本発明の開示が完全になるように、通常の知識を有する者に発明の範疇を完全に知らせるために提供されてのある。
図2は、本発明によるプログラム方法を説明するための半導体装置のブロック図である。図2を参照すると、半導体装置はメモリセルアレイ110、メモリセルアレイ110に含まれているメモリセルのプログラム動作、リード動作または消去動作を実行するように構成された回路グループ(130、140、150、160 、170、180)、および入力されたデータに基づいて選択されたメモリセルのしきい値電圧レベルを設定するために回路グループ(130、140、150、160、170、180)を制御するように構成された制御回路120を含む。
NANDフラッシュメモリ装置の場合、回路のグループは電圧生成回路130、ローデコーダ140、ページバッファグループ150、カラム選択回路160、入出力回路170、およびパス/フェイル判断回路180を含む。
メモリセルアレイ110は複数のメモリブロックを含むが、図2にはそのうちいずれか一つのメモリブロックが図示されている。それぞれのメモリブロックは、ウェルに共通に連結された複数のストリングSTを含む。ストリングSTのうち一部はノーマルストリングに指定され、一部はフラグ(Flag)ストリングに指定される。それぞれのストリングSTは、互いに同一に構成され、共通ソースラインCSLに連結されるソースセレクトトランジスタSST、複数のメモリセル(F0ないしFn)、そしてビットラインBL1に連結されるドレインセレクトトランジスタDSTで構成される。フラグストリングに含まれるセルをフラグセルと呼ぶが、構造はメモリセルと同じである。ソースセレクトトランジスタSSTのゲートはソースセレクトラインSSLに連結され、メモリセル(F0ないしFn)のゲートはワードライン(WL0ないしWLn)にそれぞれ連結され、ドレインセレクトトランジスタDSTのゲートはドレインセレクトラインDSLに連結される。ストリングSTは、ストリングSTそれぞれに対応するビットライン(BLeおよびBLo)とそれぞれ連結され共通ソースラインCSLと共通に連結される。
制御回路120は、命令信号CMDに応答して内部的にプログラム動作信号PGM、リード動作信号READ、または消去動作信号ERASEを出力し、動作の種類に応じてページバッファグループ150に含まれているページバッファを制御するためのページバッファ信号(PB SIGNALS)を出力する。特に、制御回路120は、プログラム動作時、選択されたワードラインにプログラム電圧を印加すると同時に、ウェルはデートラップ電圧を印加し、デートラップ電圧はプログラム電圧より長い時間印加する。
この際、デートラップ電圧はメモリセルのトンネル絶縁膜にトラップされた電子を半導体基板に容易に取り出すためにウェルに印加される電圧である。また、制御回路120は、アドレス信号ADDに応答して内部的にローアドレス信号RADDとカラムアドレス信号CADDを出力する。また、制御回路120は、プログラムまたは消去検証動作時パス/フェイルの判断回路180から出力されるチェック信号CSに応じて選択されたメモリセルのしきい値電圧が目標レベルにまで上昇したか、あるいは下降したかを確認し、検証結果に基づいてプログラムまたは消去動作の再実施、完了またはフェイルの可否を決定する。
電圧供給回路130、140は、制御回路120の信号(PGM、ERASE、READ、RADD)に応じて、メモリセルのプログラム動作、リード動作または消去動作に必要な電圧を選択されたメモリブロックのドレインセレクトラインDSL、ワードライン(WL0ないしWLn)、ソースセレクトラインSSLおよびウェルに供給する。このような電圧供給回路は、電圧生成回路130およびローデコーダ140を含む。
電圧生成回路130は、制御回路120の内部命令信号である動作信号(PGM、READ、ERASE)に応答してメモリセルをプログラム、リード、または消去するための動作電圧をグローバルラインに出力し、メモリセルをプログラムする場合、プログラムのための動作電圧(例えば、Vpgm、Vpass、VreadまたはVdet)をグローバルラインに出力する。
Vpgmは、プログラム電圧、Vpassはパス電圧、Vreadはリード電圧、Vdetはデートラップ電圧である。
ローデコーダ140は、制御回路120のローアドレス信号のRADDに応答して、電圧生成回路130から発生された動作電圧を選択されたメモリブロックのローカルライン(DSL、SSL、WL [n:0])およびウェルに伝達する。
ページバッファグループ150は、メモリセルのプログラム状態または消去状態を検出する。ページバッファグループ150は、ビットライン(BLeおよびBLo)にそれぞれ連結されたページバッファを含み、制御回路120から出力されたページバッファの信号(PB SIGNALS)に応答してメモリセル(F0ないしFn)にデータを格納するために必要な電圧をビットライン(BLeおよびBLo)にそれぞれ印加する。具体的に、ページバッファグループ150は、メモリセル(F0ないしFn)のプログラム動作、消去動作またはリード動作時ビットライン(BLeおよびBLo)をプリチャージするか、ビットライン(BLeおよびBLo)の電圧変化に応じて検出されたメモリセル(F0ないしFn)のしきい値電圧レベルに対応するデータをラッチする。
つまり、ページバッファグループ150は、プログラム動作時にはラッチに入力されたデータに基づいてビットライン(BLeまたはBLo)にプログラムの許容電圧(例えば、接地電圧)またはプログラム禁止電圧(例えば、Vcc)を印加し、リード動作時にはメモリセル(F0ないしFn)に格納されたデータに基づいてビットライン(BLeないしBLo)の電圧を調節してメモリセル(F0ないしFn)に格納されたデータを検出する。また、ページバッファグループ150は、消去動作の初期には、ビットライン(BLeおよびBLo)に消去許容電圧(例えば、Vcc)を印加し、消去動作中には消去検証結果に基づいて実行されるプログラム動作時消去されたストリングSTに連結されたビットラインにプログラム許容電圧(例えば、接地電圧)を印加する。
カラム選択回路160は、制御回路120から出力されたカラムアドレス信号CADDに応答して、ページバッファグループ150に含まれているページバッファを選択する。カラム選択回路160によって選択されたページバッファのラッチされたデータが出力される。また、ページバッファグループ150から出力されたデータをカラムラインCLを介して伝達され、それをパス/フェイルの判断回路180に伝達したりする。
入出力回路170は、プログラム動作時に外部から入力されたデータDATAをページバッファグループ150のページバッファにそれぞれ入力するために、制御回路120の制御に応じてデータDATAをカラム選択回路160に伝達する。伝達されたデータをカラム選択回路160がページバッファグループ150のページバッファに順に伝達すると、ページバッファは入力されたデータを内部ラッチに格納する。また、リード動作時の入出力回路170は、ページバッファグループ150のページバッファからカラム選択回路160を介して伝達されたデータを外部に出力する。
パス/フェイル判断回路180は、プログラムまたは消去した後実施される検証動作においてエラーセルが発生するかどうかをチェックし、その結果をチェック信号PFCに出力する。また、パス/フェイル判断回路180は、エラーセル発生時に発生されたエラーセルの数をカウントし、カウント結果をカウント信号CSに出力する機能をも遂行する。
制御回路120は、メモリセルのプログラム動作時に選択されたワードラインに印加されるプログラム電圧のレベルを調節し、プログラム検証動作時に選択されたワードラインに印加される検証電圧が選択的に印加されるように電圧生成回路130を制御する。この時、パス/フェイル判断回路180のチェック信号CSに基づいて制御回路120が電圧生成回路130を制御することもできる。
上述した半導体装置を用いたメモリセルのプログラム方法を説明すると、次のとおりである。
図3は、本発明によるプログラム方法を説明するためのタイミング図である。図3及び図2を参照してプログラム方法を説明すると、次のとおりである。
1)プログラム区間
プログラム区間が始まると、選択されたビットラインにはプログラム許容電圧(例えば、接地電圧)が印加され、非選択されたビットラインにはプログラム禁止電圧(例えば、Vcc)が印加された状態で、選択されたワードライン(Sel_WL;WL0〜WLnのいずれか一つ)にはプログラム電圧Vpgmを印加し、非選択されたワードライン(Unsel_WL;選択されたワードラインを除いた残りのワードライン)にはパス電圧Vpassを印加し、ウェルにはデートラップ電圧Vdetを同時に印加する。この時、プログラム電圧Vpgmは選択されたメモリセルをプログラムするための電圧であり、パス電圧Vpassは、ストリングSTにチャネルを形成するための電圧であり、デートラップ電圧Vdetはメモリセルの電荷格納層(例えば、フローティングゲート)以外の領域にトラップされた電子を除去するための電圧である。ただし、プログラム区間では、デートラップ電圧Vdetはトラップされた電子を除去するためではなく、その後の実行すべきデートラップ区間でトラップされた電子を容易に除去するためにプログラム電圧Vpgmが選択されたワードラインSel_WLに印加されると同時に、ウェルに印加されるのである。
プログラム区間が始まると、選択されたビットラインにはプログラム許容電圧(例えば、接地電圧)が印加され、非選択されたビットラインにはプログラム禁止電圧(例えば、Vcc)が印加された状態で、選択されたワードライン(Sel_WL;WL0〜WLnのいずれか一つ)にはプログラム電圧Vpgmを印加し、非選択されたワードライン(Unsel_WL;選択されたワードラインを除いた残りのワードライン)にはパス電圧Vpassを印加し、ウェルにはデートラップ電圧Vdetを同時に印加する。この時、プログラム電圧Vpgmは選択されたメモリセルをプログラムするための電圧であり、パス電圧Vpassは、ストリングSTにチャネルを形成するための電圧であり、デートラップ電圧Vdetはメモリセルの電荷格納層(例えば、フローティングゲート)以外の領域にトラップされた電子を除去するための電圧である。ただし、プログラム区間では、デートラップ電圧Vdetはトラップされた電子を除去するためではなく、その後の実行すべきデートラップ区間でトラップされた電子を容易に除去するためにプログラム電圧Vpgmが選択されたワードラインSel_WLに印加されると同時に、ウェルに印加されるのである。
したがって、プログラムの区間で、ウェルに印加されるデートラップ電圧Vdetによって、プログラムの効率が低下することを防止するために、プログラム電圧Vpgmおよびパス電圧Vpassを既存の設定電圧よりデートラップ電圧Vdetだけ上昇させることが好ましい。特に、デートラップ電圧Vdetは、プログラム動作によってメモリセルの電荷格納層に流入された電子はそのまま維持させ、電荷格納層以外の領域、すなわち、トンネル絶縁膜に流入された電子のみを選択的に除去するために、パス電圧より低い陽電圧(Positive Voltage)を使用する。
例えば、デートラップ電圧Vdetは、0.1Vないし0.5Vの電圧を使用することができる。この時、プログラム電圧Vpgmおよびパス電圧Vpassは、デートラップ電圧Vdetを使用しないときよりそれぞれ0.1Vないし0.5Vずつ上昇させる。これにより、プログラムの区間ではメモリセルはプログラム効率の低下なしにプログラムされる。つまり、メモリセルの電荷格納層(図4Aの104)に電子が流入されてメモリセルがプログラムされる。この時、メモリセルのトンネル絶縁膜(図4Aの103)にも電子の一部がトラップされることもある。
また、図3に示されたようにプログラム区間では、ウェルにデートラップ電圧Vdetを印加するとき、選択されたワードラインSel_WLおよび非選択されたワードラインUnsel_WLにプログラム電圧Vpgmまたはパス電圧Vpassを同時に印加したが、プログラム方法によってウェルにデートラップ電圧Vdetを印加した状態で選択されたワードラインSel_WLおよび非選択されたワードラインUnsel_WLにプログラム電圧Vpgmまたはパス電圧Vpassを印加する方法は多様に変えることができる。例えば、ウェルにデートラップ電圧Vdetを印加するとき、選択されたワードラインSel_WLおよび非選択されたワードラインUnsel_WL両方にパス電圧Vpassを同時に印加した後、選択されたワードラインSel_WLの電位をプログラム電圧Vpgmレベルまで上昇させることもできる。
2)デートラップ区間
プログラム区間が終了してデートラップ区間が始まると、すべてのワードライン(Sel_WLおよびUnsel_WL)の電位をデートラップ電圧Vdetより低くなるようにするが、ウェルに印加されるデートラップ電圧Vdetは引き続き維持する。つまり、すべてのワードライン(Sel_WLおよびUnsel_WL)の電位が接地電圧まで低下した状態でウェルにデートラップ電圧Vdetが印加されていれば、メモリセルのトンネル絶縁膜(図4Bの103)にトラップされた電子がウェル、すなわち半導体基板に抜けて行く。したがって、メモリセルに流入した電子のうち、トンネル絶縁膜にトラップされた電子だけが選択的に除去することができる。この時、デートラップ電圧Vdetは、0.1Vないし0.5Vの低電位を持つため、メモリセルの電荷格納層(図4Bの104)に流入した電子はそのまま維持することができる。
プログラム区間が終了してデートラップ区間が始まると、すべてのワードライン(Sel_WLおよびUnsel_WL)の電位をデートラップ電圧Vdetより低くなるようにするが、ウェルに印加されるデートラップ電圧Vdetは引き続き維持する。つまり、すべてのワードライン(Sel_WLおよびUnsel_WL)の電位が接地電圧まで低下した状態でウェルにデートラップ電圧Vdetが印加されていれば、メモリセルのトンネル絶縁膜(図4Bの103)にトラップされた電子がウェル、すなわち半導体基板に抜けて行く。したがって、メモリセルに流入した電子のうち、トンネル絶縁膜にトラップされた電子だけが選択的に除去することができる。この時、デートラップ電圧Vdetは、0.1Vないし0.5Vの低電位を持つため、メモリセルの電荷格納層(図4Bの104)に流入した電子はそのまま維持することができる。
デートラップ区間が終了すると、ウェルの電位を再度接地電圧に下げた後、選択されたメモリセルの検証動作を実行する(検証区間)。
また、上述したプログラム方法とは異なるように、プログラム電圧Vpgmを印加する間にウェルにデートラップ電圧Vdetを印加せず、プログラム電圧Vpgmの供給を中断した後にデートラップ電圧Vdetを印加することもできるが、このような場合には、プログラム動作時間が長くなる。したがって、図3のように、プログラム電圧Vpgmを供給するとき、デートラップ電圧Vdetを同時に印加するが、プログラム電圧Vpgmを印加する時間よりデートラップ電圧Vdetを印加する時間を長くすると、早い時間内にデートラップ動作を行うことができる。
図4Aおよび4Bは、本発明のプログラム方法による効果を説明するためのメモリセルの断面図である。図4Aおよび図3を参照すると、NANDメモリセルの基本構造が図示されている。NANDメモリセルは、ウェルが形成された半導体基板101上に順次積層されたトンネル絶縁膜103、電荷格納層104、誘電体膜105およびコントロールゲート106からなる。
メモリセルの両端に接する半導体基板101には、ソースおよびドレインの接合領域102が形成される。トンネル絶縁膜103は酸化膜で形成され、電荷格納層104およびコントロールゲート106は導電膜(例えば、ポリシリコン膜)で形成され、誘電体膜105は、高誘電体膜で形成されるか、酸化膜、窒化膜および酸化膜が積層された構造で形成することができる。この時、電荷格納層104はフローティングゲートと呼ぶこともある。
コントロールゲート106は、ワードラインWLと連結され、トンネル絶縁膜103の一部は、ウェルと接する。図3のプログラム区間で、選択されたワードライン(図3のSel_WL)にプログラム電圧Vpgmが印加されると、ウェルに含まれている電子の一部がFNトンネリングによりトンネル絶縁膜103をトンネリングして電荷格納層104に流入される。この時、電子の一部がトンネル絶縁膜103から電荷格納層104に移動できず、トンネル絶縁膜103にトラップされうる。
図4Bおよび図3を参照すると、デートラップ区間ではすべてのワードライン(Sel_WLおよびUnsel_WL)の電位がデートラップ電圧Vdetより低く、ウェルにはデートラップ電圧Vdetが印加されているので、トンネル絶縁膜103にトラップされた電子のみ半導体基板101に選択的に取り出すことができる。つまり、デートラップ区間ではフローティングゲート104に流入された電子は維持させ、トンネル絶縁膜103にトラップされた電子のみ選択的に除去することができる。
上述した半導体メモリ素子は、NANDメモリセルについて説明されたが、SONOS構造の半導体メモリ素子においても上述したようにデートラップ電圧Vdetを印加するプログラム動作を行うことができる。これにより、プログラム動作の後で実行するプログラム検証動作またはリード動作の際、電荷格納層104に流入された電子の量だけで、選択されたメモリセルのプログラム可否を判断することができるので、半導体装置の信頼性を向上させることができる。
以上説明したように、本発明の最も好ましい実施形態について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能なのはもちろんであり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
101、11 半導体基板、
102、12 接合領域、
103、13 トンネル絶縁膜、
104、14 電荷格納層、
105、15 誘電体膜、
106、16 コントロールゲート、
110 メモリセルアレイ、
120 制御回路、
130 電圧生成回路、
140 ローデコーダ、
150 ページバッファグループ、
160 カラム選択回路、
170 入出力回路、
180 パス/フェイル判断回路
102、12 接合領域、
103、13 トンネル絶縁膜、
104、14 電荷格納層、
105、15 誘電体膜、
106、16 コントロールゲート、
110 メモリセルアレイ、
120 制御回路、
130 電圧生成回路、
140 ローデコーダ、
150 ページバッファグループ、
160 カラム選択回路、
170 入出力回路、
180 パス/フェイル判断回路
Claims (17)
- メモリセルのコントロールゲートにはプログラム電圧を印加し、半導体基板内に形成されたウェルにはデートラップ電圧を印加して前記メモリセルをプログラムする段階と、
前記メモリセルを検証する前に、前記デートラップ電圧が前記ウェルに印加される間に前記コントロールゲートに前記デートラップ電圧より低い電圧を印加して、前記メモリセルのトンネル絶縁膜にトラップされた電子を除去する段階と、
を含むことを特徴とする半導体装置の動作方法。 - 前記デートラップ電圧は、前記プログラム電圧より低い陽電圧を使用することを特徴とする請求項1に記載の半導体装置の動作方法。
- 前記デートラップ電圧は、0.1Vないし0.5Vの電圧であることを特徴とする請求項2に記載の半導体装置の動作方法。
- 前記プログラム電圧は、前記デートラップ電圧によって上昇されることを特徴とする請求項1に記載の半導体装置の動作方法。
- 前記コントロールゲートに前記デートラップ電圧より低い電圧を印加する段階は、
前記ウェルに前記デートラップ電圧が印加されている状態で、前記コントロールゲートに接地電圧を印加して行うことを特徴とする請求項1に記載の半導体装置の動作方法。 - 前記トンネル絶縁膜にトラップされた電子を除去した後、前記ウェルの電位を下げて前記メモリセルを検証する段階を含むことを特徴とする請求項1に記載の半導体装置の動作方法。
- 前記ウェルの電位を下げる段階は、前記ウェルに接地電圧を印加して実行する段階を含むことを特徴とする請求項6に記載の半導体装置の動作方法。
- 選択されたワードラインにはプログラム電圧を印加し、非選択されたワードラインには前記プログラム電圧より低いパス電圧を印加し、ウェルには、前記パス電圧より低いデートラップ電圧を印加してメモリセルをプログラムする段階と、
前記メモリセルを検証する前に、前記デートラップ電圧が前記ウェルに印加される間に、前記選択されたワードラインおよび前記非選択されたワードラインに前記デートラップ電圧より低い電圧を印加する段階と、
を含むことを特徴とする半導体装置の動作方法。 - 前記デートラップ電圧は、前記パス電圧よりも低い陽電圧であることを特徴とする請求項8に記載の半導体装置の動作方法。
- 前記デートラップ電圧は、0.1Vないし0.5Vのレベルに設定されたことを特徴とする請求項8に記載の半導体装置の動作方法。
- 前記プログラム電圧およびパス電圧は、前記デートラップ電圧によって上昇されることを特徴とする請求項8に記載の半導体装置の動作方法。
- 前記ウェルに前記デートラップ電圧が印加されている状態で、前記選択されたワードラインおよび前記非選択されたワードラインに一定時間の間、前記デートラップ電圧より低い電圧を印加した後、前記ウェルに接地電圧を印加して検証動作を実行する段階をさらに含むことを特徴とする請求項8に記載の半導体装置の動作方法。
- 前記選択されたメモリセルに連結された選択されたビットラインに前記メモリセルのプログラム動作のためのプログラム許容電圧を印加する段階と、
残りの非選択されたビットラインには、前記メモリセルのプログラム動作を禁止するためのプログラムを禁止電圧を印加する段階と、
を含むことを特徴とする請求項8に記載の半導体装置の動作方法。 - 前記プログラム許容電圧は、接地電圧であり、前記プログラムを禁止電圧は電源電圧Vccであることを特徴とする請求項13に記載の半導体装置の動作方法。
- 複数のメモリブロックが含まれているメモリセルアレイと、
選択されたワードラインには、プログラム電圧を印加し、非選択されたワードラインには前記プログラム電圧より低いパス電圧を印加し、ウェルには前記パス電圧より低いデートラップ電圧を供給するための電圧供給回路と、
プログラム動作時、前記選択されたワードラインには前記プログラム電圧を、前記選択されたワードラインには前記パス電圧を、前記ウェルには前記デートラップ電圧を供給し、プログラム検証動作を実行する前に前記ウェルに前記デートラップ電圧が印加される間に、前記選択されたワードラインおよび前記非選択されたワードラインに前記デートラップ電圧より低い電圧を供給するように前記電圧供給回路を制御するための制御回路と、
を含むことを特徴とする半導体装置。 - 前記電圧供給回路は、
前記制御回路から出力される制御信号に応じて、前記プログラム電圧、前記パス電圧および前記デートラップ電圧を生成する電圧生成回路と、
前記電圧生成回路から生成された電圧を前記選択されたワードライン、前記残りのワードラインおよび前記ウェルに供給するローデコーダと、
を含むことを特徴とする請求項15に記載の半導体装置。 - 複数のページバッファを含み、前記制御回路の制御に応じて前記メモリブロックに連結されたビットラインに選択されたメモリセルのプログラム動作のためのプログラム許容電圧または非選択されたメモリセルのプログラム動作を禁止するためのプログラム禁止電圧を供給するページバッファグループと、
前記ページバッファを選択するためのカラム選択回路と、
前記カラム選択回路にデータを伝達するための入出力回路と、
を含むことを特徴とする請求項16に記載の半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2011-0038987 | 2011-04-26 | ||
KR1020110038987A KR20120121170A (ko) | 2011-04-26 | 2011-04-26 | 반도체 장치 및 이의 동작 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012230753A true JP2012230753A (ja) | 2012-11-22 |
Family
ID=47054917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012097679A Pending JP2012230753A (ja) | 2011-04-26 | 2012-04-23 | 半導体装置及びその動作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8917555B2 (ja) |
JP (1) | JP2012230753A (ja) |
KR (1) | KR20120121170A (ja) |
CN (1) | CN102760490B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9355714B2 (en) | 2014-09-10 | 2016-05-31 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of controlling the same |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9543021B2 (en) * | 2014-03-12 | 2017-01-10 | SK Hynix Inc. | Semiconductor device and programming method thereof |
US9218874B1 (en) | 2014-08-11 | 2015-12-22 | Sandisk Technologies Inc. | Multi-pulse programming cycle of non-volatile memory for enhanced de-trapping |
US9830219B2 (en) * | 2014-09-15 | 2017-11-28 | Western Digital Technologies, Inc. | Encoding scheme for 3D vertical flash memory |
US9627087B2 (en) | 2015-09-11 | 2017-04-18 | Kabushiki Kaisha Toshiba | Memory device |
JP2018055736A (ja) * | 2016-09-26 | 2018-04-05 | 東芝メモリ株式会社 | 半導体記憶装置 |
KR102683413B1 (ko) | 2017-02-02 | 2024-07-10 | 삼성전자주식회사 | 비휘발성 메모리 장치, 비휘발성 메모리 장치의 소프트 이레이즈 방법 및 프로그램 방법 |
US10373697B1 (en) | 2018-02-15 | 2019-08-06 | Sandisk Technologies Llc | Programming dummy memory cells in erase operation to reduce threshold voltage downshift for select gate transistors |
CN110945590B (zh) | 2019-10-23 | 2021-04-23 | 长江存储科技有限责任公司 | 用于读取三维闪存的方法 |
KR20210112915A (ko) * | 2020-03-06 | 2021-09-15 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
CN112201291B (zh) * | 2020-09-11 | 2021-08-17 | 中天弘宇集成电路有限责任公司 | Nor闪存电路及数据写入方法 |
KR20220094706A (ko) | 2020-12-29 | 2022-07-06 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
US11887670B2 (en) * | 2021-08-19 | 2024-01-30 | Sandisk Technologies Llc | Controlling bit line pre-charge voltage separately for multi-level memory cells and single-level memory cells to reduce peak current consumption |
KR20230120934A (ko) * | 2022-02-10 | 2023-08-17 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그 동작 방법 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4002712B2 (ja) * | 2000-05-15 | 2007-11-07 | スパンション エルエルシー | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 |
KR20010108656A (ko) * | 2000-05-30 | 2001-12-08 | 윤종용 | 플래쉬 메모리의 프로그래밍 방법 |
JP3980874B2 (ja) * | 2001-11-30 | 2007-09-26 | スパンション エルエルシー | 半導体記憶装置及びその駆動方法 |
US6744675B1 (en) * | 2002-11-26 | 2004-06-01 | Advanced Micro Devices, Inc. | Program algorithm including soft erase for SONOS memory device |
US20040130942A1 (en) * | 2003-01-02 | 2004-07-08 | Macronix International Co., Ltd. | Data retention for a localized trapping non-volatile memory |
US7133313B2 (en) * | 2004-04-26 | 2006-11-07 | Macronix International Co., Ltd. | Operation scheme with charge balancing for charge trapping non-volatile memory |
JP2007035214A (ja) * | 2005-07-29 | 2007-02-08 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2007193862A (ja) * | 2006-01-17 | 2007-08-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR100885782B1 (ko) * | 2007-03-14 | 2009-02-26 | 주식회사 하이닉스반도체 | 차지 트랩형 불휘발성 메모리 장치 및 그 프로그램 방법 |
KR101348173B1 (ko) * | 2007-05-25 | 2014-01-08 | 삼성전자주식회사 | 플래시 메모리 장치, 그것의 소거 및 프로그램 방법들,그리고 그것을 포함한 메모리 시스템 |
KR101401558B1 (ko) * | 2007-08-20 | 2014-06-09 | 삼성전자주식회사 | 플래시 메모리 장치, 그것의 프로그램 및 소거 방법들,그리고 그것을 포함하는 메모리 시스템 및 컴퓨터 시스템 |
JP2009266356A (ja) * | 2008-04-30 | 2009-11-12 | Toshiba Corp | Nand型フラッシュメモリ |
US8027200B2 (en) * | 2008-08-21 | 2011-09-27 | Micron Technology, Inc. | Reduction of quick charge loss effect in a memory device |
KR20100056747A (ko) | 2008-11-20 | 2010-05-28 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 프로그램 방법 |
-
2011
- 2011-04-26 KR KR1020110038987A patent/KR20120121170A/ko active IP Right Grant
-
2012
- 2012-04-23 JP JP2012097679A patent/JP2012230753A/ja active Pending
- 2012-04-25 CN CN201210125262.1A patent/CN102760490B/zh not_active Expired - Fee Related
- 2012-04-25 US US13/455,439 patent/US8917555B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9355714B2 (en) | 2014-09-10 | 2016-05-31 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of controlling the same |
Also Published As
Publication number | Publication date |
---|---|
CN102760490A (zh) | 2012-10-31 |
US20120275223A1 (en) | 2012-11-01 |
KR20120121170A (ko) | 2012-11-05 |
CN102760490B (zh) | 2017-03-15 |
US8917555B2 (en) | 2014-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6400547B2 (ja) | メモリデバイス | |
JP2012230753A (ja) | 半導体装置及びその動作方法 | |
JP5268882B2 (ja) | 不揮発性半導体記憶装置 | |
KR101184814B1 (ko) | 불휘발성 메모리 장치 및 이의 프로그램 방법 | |
KR101264019B1 (ko) | 반도체 장치의 동작 방법 | |
JP2010009733A (ja) | 不揮発性半導体記憶装置 | |
US7646639B2 (en) | Circuit and method generating program voltage for non-volatile memory device | |
JP2009193631A (ja) | 不揮発性半導体記憶装置 | |
KR20140020628A (ko) | 반도체 메모리 장치 | |
TWI633550B (zh) | 半導體裝置 | |
JP2009266356A (ja) | Nand型フラッシュメモリ | |
US20130163345A1 (en) | Semiconductor memory device and method of operating the same | |
JP5341965B2 (ja) | 不揮発性半導体記憶装置 | |
JP2013200932A (ja) | 不揮発性半導体記憶装置 | |
KR100908562B1 (ko) | 불휘발성 메모리 소자의 소거 방법 | |
JP2010287283A (ja) | 不揮発性半導体メモリ | |
US20140369131A1 (en) | Method of operating semiconductor device | |
JP2008091011A (ja) | フラッシュメモリ素子とそのプログラム方法 | |
JP2007305204A (ja) | 不揮発性半導体記憶装置 | |
JP2009301607A (ja) | 不揮発性半導体記憶装置およびその制御方法 | |
JP2009301599A (ja) | 不揮発性半導体記憶装置 | |
US9786380B2 (en) | Semiconductor memory device | |
US8804426B2 (en) | Methods of operating semiconductor device | |
KR20130101858A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
JP2013161512A (ja) | 不揮発性半導体記憶装置 |