JP2012195424A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2012195424A JP2012195424A JP2011057937A JP2011057937A JP2012195424A JP 2012195424 A JP2012195424 A JP 2012195424A JP 2011057937 A JP2011057937 A JP 2011057937A JP 2011057937 A JP2011057937 A JP 2011057937A JP 2012195424 A JP2012195424 A JP 2012195424A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- channel body
- film
- insulating film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 32
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims 3
- 239000010408 film Substances 0.000 description 150
- 238000005530 etching Methods 0.000 description 13
- 238000000137 annealing Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 12
- 238000003860 storage Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/42—Bombardment with radiation
- H01L21/423—Bombardment with radiation with high-energy radiation
- H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】実施形態によれば、半導体装置は、基板と、第1の積層体と、メモリ膜と、第1のチャネルボディと、第2の積層体と、ゲート絶縁膜と、第2のチャネルボディとを備えている。前記選択ゲートの側面と前記第2の絶縁層との間に段差部が形成されている。前記段差部を被覆する部分の前記第2のチャネルボディの膜厚は、前記第2の絶縁層間に設けられた部分の膜厚よりも厚い。
【選択図】図7
Description
前記第1の積層体は、前記基板上にそれぞれ交互に積層された複数の電極層と複数の第1の絶縁層とを有する。
前記メモリ膜は、前記第1の積層体を積層方向に貫通して形成された第1のホールの側壁に設けられている。
前記第1のチャネルボディは、前記第1のホール内における前記メモリ膜の内側に設けられている。
前記第2の積層体は、前記第1の積層体上に設けられ、選択ゲートとその上に設けられた第2の絶縁層とを有する。
前記ゲート絶縁膜は、前記第1のホールと連通し、前記第2の積層体を積層方向に貫通して形成された第2のホールの側壁に設けられている。
前記第2のチャネルボディは、前記第2のホール内における前記ゲート絶縁膜の内側に設けられ、前記第1のチャネルボディとつながっている。
前記選択ゲートの側面と前記第2の絶縁層との間に段差部が形成されている。前記段差部を被覆する部分の前記第2のチャネルボディの膜厚は、前記第2の絶縁層間に設けられた部分の膜厚よりも厚い。
図2は、図1におけるメモリセルが設けられた部分の拡大断面図である。
Claims (7)
- 基板と、
前記基板上にそれぞれ交互に積層された複数の電極層と複数の第1の絶縁層とを有する第1の積層体と、
前記第1の積層体を積層方向に貫通して形成された第1のホールの側壁に設けられたメモリ膜と、
前記第1のホール内における前記メモリ膜の内側に設けられた第1のチャネルボディと、
前記第1の積層体上に設けられた第2の積層体であって、選択ゲートとその上に設けられた第2の絶縁層とを有する第2の積層体と、
前記第1のホールと連通し、前記第2の積層体を積層方向に貫通して形成された第2のホールの側壁に設けられたゲート絶縁膜と、
前記第2のホール内における前記ゲート絶縁膜の内側に設けられ、前記第1のチャネルボディとつながった第2のチャネルボディと、
を備え、
前記選択ゲートの側面と前記第2の絶縁層との間に段差部が形成され、
前記段差部を被覆する部分の前記第2のチャネルボディの膜厚は、前記第2の絶縁層間に設けられた部分の膜厚よりも厚いことを特徴とする半導体装置。 - 前記第2の絶縁層間の前記第2のホールの孔径は、前記選択ゲート間の前記第2のホールの孔径よりも大きいことを特徴とする請求項1記載の半導体装置。
- 前記段差部を被覆する部分の前記第2のチャネルボディは、前記第2のホールを閉塞していることを特徴とする請求項1記載の半導体装置。
- 前記段差部を被覆する前記第2のチャネルボディの内側に設けられ、前記第2のホールを閉塞する絶縁膜をさらに備えたことを特徴とする請求項1記載の半導体装置。
- 前記絶縁膜が前記第2のホールを閉塞する部分より下の前記選択ゲート間の前記第2のチャネルボディの内側に空洞が形成されていることを特徴とする請求項4記載の半導体装置。
- 前記段差部を被覆する前記第2のチャネルボディは他の部分よりも高濃度に不純物を含むことを特徴とする請求項1〜5のいずれか1つに記載の半導体装置。
- 基板上に、それぞれ交互に積層された複数の電極層と複数の第1の絶縁層とを有する第1の積層体を形成する工程と、
前記第1の積層体上に、選択ゲート、第2の絶縁層の順に形成し第2の積層体を形成する工程と、
前記第1の積層体を積層方向に貫通する第1のホール及び前記第2の積層体を積層方向に貫通し、前記第1のホールと連通する第2のホールを形成する工程と、
前記第2の絶縁層間の前記第2のホールの孔径を、前記選択ゲート間の前記第2のホールの孔径よりも大きくし、前記選択ゲートの側面と前記第2の絶縁層との間に段差部を形成する工程と、
前記第1のホールの側壁にメモリ膜を形成する工程と、
前記第2のホールの側壁にゲート絶縁膜を形成する工程と、
前記メモリ膜の内側に第1のチャネルボディを形成する工程と、
前記ゲート絶縁膜の内側に、前記第1のチャネルボディとつながった第2のチャネルボディを形成する工程と、
前記段差部を被覆する前記第2のチャネルボディに、イオン注入法により不純物を注入する工程と、
前記不純物が注入された前記段差部を被覆する前記第2のチャネルボディを熱処理により体積膨張させる工程と、
前記第2のチャネルボディが体積膨張した部分よりも上の前記第2のチャネルボディの内側に、不純物を含む半導体を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011057937A JP5398766B2 (ja) | 2011-03-16 | 2011-03-16 | 半導体装置及びその製造方法 |
KR1020110086493A KR20120106525A (ko) | 2011-03-16 | 2011-08-29 | 반도체 장치 및 그 제조 방법 |
US13/236,723 US8581329B2 (en) | 2011-03-16 | 2011-09-20 | Semiconductor device and method for manufacturing same |
US14/048,495 US8748300B2 (en) | 2011-03-16 | 2013-10-08 | Semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011057937A JP5398766B2 (ja) | 2011-03-16 | 2011-03-16 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012195424A true JP2012195424A (ja) | 2012-10-11 |
JP5398766B2 JP5398766B2 (ja) | 2014-01-29 |
Family
ID=46827793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011057937A Expired - Fee Related JP5398766B2 (ja) | 2011-03-16 | 2011-03-16 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8581329B2 (ja) |
JP (1) | JP5398766B2 (ja) |
KR (1) | KR20120106525A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014183304A (ja) * | 2013-03-19 | 2014-09-29 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2015056444A (ja) * | 2013-09-10 | 2015-03-23 | 株式会社東芝 | 不揮発性記憶装置およびその製造方法 |
JP2016510952A (ja) * | 2013-03-15 | 2016-04-11 | インテル・コーポレーション | 縦型nandの性能向上および垂直方向のスケーリングのための局所的な埋め込み型チャネル誘電体 |
US9379165B2 (en) | 2013-12-23 | 2016-06-28 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9627400B2 (en) | 2014-03-20 | 2017-04-18 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for manufacturing same |
WO2019244373A1 (ja) * | 2018-06-19 | 2019-12-26 | キオクシア株式会社 | メモリデバイス |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5559120B2 (ja) * | 2011-09-22 | 2014-07-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2013098391A (ja) * | 2011-11-01 | 2013-05-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2014011389A (ja) * | 2012-07-02 | 2014-01-20 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
JP2014187191A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体記憶装置の製造方法及び半導体記憶装置 |
KR102101841B1 (ko) | 2013-10-28 | 2020-04-17 | 삼성전자 주식회사 | 수직형 비휘발성 메모리 소자 |
KR20160013765A (ko) * | 2014-07-28 | 2016-02-05 | 삼성전자주식회사 | 반도체 장치 |
US9917096B2 (en) * | 2014-09-10 | 2018-03-13 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing same |
KR20160087479A (ko) | 2015-01-13 | 2016-07-22 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
KR20170027571A (ko) * | 2015-09-02 | 2017-03-10 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
KR102424370B1 (ko) | 2015-10-08 | 2022-07-22 | 삼성전자주식회사 | 수직형 반도체 소자 및 이의 제조 방법 |
CN109473441B (zh) * | 2017-08-31 | 2021-08-31 | 长江存储科技有限责任公司 | 一种3d nand存储器存储单元结构 |
KR102681258B1 (ko) * | 2018-12-27 | 2024-07-03 | 에스케이하이닉스 주식회사 | 복수의 채널층을 구비하는 비휘발성 메모리 장치 |
JP2020155450A (ja) * | 2019-03-18 | 2020-09-24 | キオクシア株式会社 | 半導体記憶装置 |
KR20200131050A (ko) | 2019-05-13 | 2020-11-23 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
CN112820733B (zh) * | 2021-01-06 | 2022-04-29 | 长江存储科技有限责任公司 | 一种半导体器件及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135324A (ja) * | 2007-11-30 | 2009-06-18 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
JP2010114204A (ja) * | 2008-11-05 | 2010-05-20 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2010192531A (ja) * | 2009-02-16 | 2010-09-02 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2010225946A (ja) * | 2009-03-24 | 2010-10-07 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2011035228A (ja) * | 2009-08-04 | 2011-02-17 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5016832B2 (ja) | 2006-03-27 | 2012-09-05 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP5193551B2 (ja) * | 2007-10-05 | 2013-05-08 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
JP5142692B2 (ja) | 2007-12-11 | 2013-02-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7732891B2 (en) | 2008-06-03 | 2010-06-08 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2010027870A (ja) * | 2008-07-18 | 2010-02-04 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP5395460B2 (ja) * | 2009-02-25 | 2014-01-22 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
-
2011
- 2011-03-16 JP JP2011057937A patent/JP5398766B2/ja not_active Expired - Fee Related
- 2011-08-29 KR KR1020110086493A patent/KR20120106525A/ko not_active Application Discontinuation
- 2011-09-20 US US13/236,723 patent/US8581329B2/en active Active
-
2013
- 2013-10-08 US US14/048,495 patent/US8748300B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135324A (ja) * | 2007-11-30 | 2009-06-18 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
JP2010114204A (ja) * | 2008-11-05 | 2010-05-20 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2010192531A (ja) * | 2009-02-16 | 2010-09-02 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2010225946A (ja) * | 2009-03-24 | 2010-10-07 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2011035228A (ja) * | 2009-08-04 | 2011-02-17 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016510952A (ja) * | 2013-03-15 | 2016-04-11 | インテル・コーポレーション | 縦型nandの性能向上および垂直方向のスケーリングのための局所的な埋め込み型チャネル誘電体 |
US9722074B2 (en) | 2013-03-15 | 2017-08-01 | Intel Corporation | Local buried channel dielectric for vertical NAND performance enhancement and vertical scaling |
JP2014183304A (ja) * | 2013-03-19 | 2014-09-29 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2015056444A (ja) * | 2013-09-10 | 2015-03-23 | 株式会社東芝 | 不揮発性記憶装置およびその製造方法 |
US9583504B2 (en) | 2013-09-10 | 2017-02-28 | Kabushiki Kaisha Toshiba | Non-volatile storage device and method of manufacturing the same |
US9929176B2 (en) | 2013-09-10 | 2018-03-27 | Toshiba Memory Corporation | Non-volatile storage device and method of manufacturing the same |
US10985173B2 (en) | 2013-09-10 | 2021-04-20 | Toshiba Memory Corporation | Non-volatile storage device and method of manufacturing the same |
US12010843B2 (en) | 2013-09-10 | 2024-06-11 | Kioxia Corporation | Non-volatile storage device |
US9379165B2 (en) | 2013-12-23 | 2016-06-28 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9627400B2 (en) | 2014-03-20 | 2017-04-18 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for manufacturing same |
WO2019244373A1 (ja) * | 2018-06-19 | 2019-12-26 | キオクシア株式会社 | メモリデバイス |
US11950414B2 (en) | 2018-06-19 | 2024-04-02 | Kioxia Corporation | Memory device |
Also Published As
Publication number | Publication date |
---|---|
US8748300B2 (en) | 2014-06-10 |
US20140038396A1 (en) | 2014-02-06 |
JP5398766B2 (ja) | 2014-01-29 |
KR20120106525A (ko) | 2012-09-26 |
US8581329B2 (en) | 2013-11-12 |
US20120235221A1 (en) | 2012-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5398766B2 (ja) | 半導体装置及びその製造方法 | |
US9054132B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
US9431419B2 (en) | Semiconductor memory device and method for manufacturing same | |
JP6095908B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
JP4897009B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
US8507973B2 (en) | Non-volatile memory device and method for fabricating the same | |
JP2013055204A (ja) | 半導体記憶装置 | |
JP2013105979A (ja) | 半導体装置及びその製造方法 | |
US8669608B2 (en) | Method for manufacturing nonvolatile semiconductor storage device and nonvolatile semiconductor storage device | |
US8912594B2 (en) | Nonvolatile semiconductor memory device including silicon germanium semiconductor layer | |
US20100276743A1 (en) | Semiconductor memory device and method for manufacturing same | |
JP2018142654A (ja) | 半導体装置及びその製造方法 | |
JP5514172B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP5559120B2 (ja) | 不揮発性半導体記憶装置 | |
US8692311B2 (en) | Method for manufacturing semiconductor device | |
WO2011091707A1 (zh) | 电荷俘获非挥发半导体存储器及其制造方法 | |
JP2011009447A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP7480000B2 (ja) | 半導体装置およびその製造方法 | |
CN101388410A (zh) | 闪存器件及其制造方法 | |
TW201707150A (zh) | 半導體裝置的製造方法 | |
KR20130072910A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
KR101086496B1 (ko) | 비휘발성 메모리 소자의 플로팅 게이트 형성방법 | |
JP2011049580A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131022 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5398766 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |