KR101086496B1 - 비휘발성 메모리 소자의 플로팅 게이트 형성방법 - Google Patents
비휘발성 메모리 소자의 플로팅 게이트 형성방법 Download PDFInfo
- Publication number
- KR101086496B1 KR101086496B1 KR1020060134276A KR20060134276A KR101086496B1 KR 101086496 B1 KR101086496 B1 KR 101086496B1 KR 1020060134276 A KR1020060134276 A KR 1020060134276A KR 20060134276 A KR20060134276 A KR 20060134276A KR 101086496 B1 KR101086496 B1 KR 101086496B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- polysilicon film
- floating gate
- memory device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 150000002500 ions Chemical class 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 소자의 신뢰성을 향상시킬 수 있는 비휘발성 메모리 소자의 플로팅 게이트 형성방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 불순물이 도핑되지 않은 제1 폴리실리콘막을 형성하는 단계와, 상기 제1 폴리실리콘막 상에 패드 질화막을 형성하는 단계와, 상기 패드 질화막, 상기 제1 폴리실리콘막, 상기 게이트 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 상기 트렌치가 매립되는 소자 분리막을 형성하는 단계와, 상기 패드 질화막을 제거하는 단계와, 상기 제1 폴리실리콘막 상에 N형 불순물이 도핑된 제2 폴리실리콘막을 형성하는 단계와, 상기 제2 폴리실리콘막에 P형 불순물 이온을 주입시키는 단계와, 상기 제2 폴리실리콘막에 주입된 상기 P형 불순물 이온을 상기 제1 폴리실리콘막으로 확산시키는 단계를 포함하는 비휘발성 메모리 소자의 플로팅 게이트 형성방법을 제공한다.
비휘발성 메모리 소자, P형 플로팅 게이트, 불순물 이온주입
Description
도 1 내지 도 7은 본 발명의 실시예에 따른 비휘발성 메모리 소자의 플로팅 게이트 형성방법을 도시한 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 11 : 게이트 절연막
12 : 플로팅 게이트용 제1 도전막 13 : 패드 질화막
14 : 트렌치 15 : 소자분리막
16 : 플로팅 게이트용 제2 도전막 17, 17A : 플로팅 게이트
18 : P형 불순물 이온주입공정 19 : 열공정
20 : 유전체막 21 : 콘트롤 게이트
본 발명은 반도체 제조기술에 관한 것으로, 특히 데이터(data)를 저장하는 비휘발성 메모리 소자의 플로팅 게이트 형성방법에 관한 것이다.
최근에는, 전기적으로 프로그램(program)과 소거(erase)가 가능하며, 일정 주기로 데이터(data)를 재작성하는 리프레시(refresh) 기능이 필요 없는 비휘발성 메모리 소자의 수요가 증가하고 있다. 그리고, 많은 데이터를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 메모리 소자의 고집적화 기술에 대한 연구가 활발히 진행되고 있다. 여기서, '프로그램'이란 데이터를 메모리 셀에 기입(write)하는 동작을 의미하며, '소거'란 메모리 셀에 기입된 데이터를 제거하는 동작을 의미한다.
이러한 결과로, 비휘발성 메모리 소자의 고집적화를 위해 복수 개의 메모리 셀(memory cell)들이 직렬로 접속-즉, 인접한 셀 끼리 드레인(drain) 또는 소스(source)를 서로 공유하는 구조-되어 한 개의 스트링(string)을 이루는 낸드 플래시 메모리 소자가 제안되었다. 낸드 플래시 메모리 소자는 노어 플래시 메모리 소자(NOR type flash memory device)와 달리 순차적으로 정보를 독출(read)하는 메모리 소자로서, 파울러-노드하임(Fowler-Nordheim; FN) 터널링(tunneling) 방식을 이용하여 플로팅 게이트(floating gate)에 전자를 주입하거나 방출하면서 메모리 셀의 문턱전압(threshold voltage)을 제어하는 방식으로 프로그램 및 소거 동작을 수행한다.
이와 같이, 낸드 플래시 메모리 소자에서 실질적으로 데이터를 저장하는 저장소로 기능하는 플로팅 게이트는 통상 n형 폴리실리콘막으로 형성하고 있다. 그러 나, 이와 같이 n형 폴리실리콘막으로 플로팅 게이트를 형성하게 되면 소자구동시 핫 캐리어(hot carrier)에 의한 열적 손상을 입기가 쉬어 소자의 신뢰성이 저하되는 문제가 발생된다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로서, 소자의 신뢰성을 향상시킬 수 있는 비휘발성 메모리 소자의 플로팅 게이트 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 불순물이 도핑되지 않은 제1 폴리실리콘막을 형성하는 단계와, 상기 제1 폴리실리콘막 상에 패드 질화막을 형성하는 단계와, 상기 패드 질화막, 상기 제1 폴리실리콘막, 상기 게이트 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 상기 트렌치가 매립되는 소자 분리막을 형성하는 단계와, 상기 패드 질화막을 제거하는 단계와, 상기 제1 폴리실리콘막 상에 N형 불순물이 도핑된 제2 폴리실리콘막을 형성하는 단계와, 상기 제2 폴리실리콘막에 P형 불순물 이온을 주입시키는 단계와, 상기 제2 폴리실리콘막에 주입된 상기 P형 불순물 이온을 상기 제1 폴리실리콘막으로 확산시키는 단계를 포함하는 비휘발성 메모리 소자의 플로팅 게이트 형성방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 도면번호(참조번호)로 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예
도 1 내지 도 7은 본 발명의 실시예에 따른 비휘발성 메모리 소자의 플로팅 게이트 형성방법을 설명하기 위해 도시한 공정 단면도이다. 여기서는, 설명의 편의를 위해 SA-STI(Self Aligned-Shallow Trench Isolation) 공정에 대해 설명하기로 한다.
먼저, 도 1에 도시된 바와 같이, 기판(10) 상에 스크린(screen) 산화막(미도시)을 형성한다. 통상, 상기 스크린 산화막은 후속 웰(well) 영역을 형성하기 위한 확산(Diffusion)공정(또는, 이온주입공정)시 노출된 기판(10)의 상부 표면이 손상되는 것을 방지하기 위해 형성한다. 이때, 상기 스크린 산화막은 습식 또는 건식산화공정을 이용하여 산화 실리콘막(SiO2)으로 형성한다. 예컨대, 상기 스크린 산화막은 750~800℃의 온도 범위에서 열산화 공정을 실시하여 30~120Å의 두께로 형성한 다.
이어서, 스크린 산화막을 버퍼층(buffer layer)으로 하여 웰 이온주입공정을 실시한다.
이어서, DHF(Dilute HF) 용액 및 SC(Standard Cleaning)-1 용액을 함께 이용한 습식식각공정을 실시하여 상기 스크린 산화막을 제거한다.
이어서, 기판(10) 상에 게이트 절연막(11), 폴리실리콘막(12)(이하, 제1 폴리실리콘막이라 함) 및 패드 질화막(13)을 차례로 형성한다. 여기서, 게이트 절연막(11)은 산화막 계열의 물질로 형성하거나, 산화막 내에 질화막이 개재된 구조로 형성할 수도 있다. 또한, 제1 폴리실리콘막(12)은 불순물 이온으로 도핑되지 않은 비정질 실리콘막으로 형성한다.
이어서, 패드 질화막(13), 제1 폴리실리콘막(12), 게이트 절연막(11) 및 기판(10)의 일부를 식각하여 일정 깊이의 트렌치(14, trench)를 형성한다.
이어서, 도면에 도시하진 않았지만, 트렌치(14) 형성을 위한 식각공정시 트렌치(14) 측벽의 식각 손상을 보상하기 위하여 건식산화공정을 실시할 수 있다. 이로써, 트렌치(14)의 내부면을 따라 트렌치(14) 상부 모서리 부분을 라운딩(rounding)화하는 월산화막(미도시)이 형성된다.
이어서, 도 2에 도시된 바와 같이, 트렌치(14)가 매립되도록 소자분리막(15)을 증착한다. 예컨대, 소자분리막(15)은 매립(gap-fill) 특성이 우수한 산화막 물질, 예컨대 HDP(High Density Plasma) CVD(Chemical Vapor Deposition) 방식으로 증착되는 HDP 산화막을 이용하여 증착하는 것이 바람직하다.
이어서, 화학적기계적연마(Chemical Mechanical Polishing, 이하 CMP라 함) 공정을 실시하여 패드 질화막(13) 상의 산화막 물질을 모두 제거한다. 즉, 패드 질화막(13)을 연마 정지막으로 하는 CMP 공정을 실시하여 패드 질화막(13) 상으로 노출된 소자분리막(15)을 제거한다.
이어서, 도 3에 도시된 바와 같이, 인산용액(H3PO4)을 이용한 습식식각공정을 실시하여 패드 질화막(13, 도 2 참조)을 제거한다.
이어서, 도 4에 도시된 바와 같이, 제1 도전막(12) 및 소자분리막(15) 상부에 폴리실리콘막(16)(이하, 제2 폴리실리콘막이라 함)을 증착한다. 여기서, 제2 폴리실리콘막(16)은 n형 불순물 이온으로 도핑된 도프트(doped) 폴리실리콘막으로 형성한다.
이어서, 소자분리막(15)의 일부가 노출되도록 제2 폴리실리콘막(16)을 식각하여 소자분리막(15)에 의해 이웃하는 것끼리 서로 분리된 복수의 플로팅 게이트(17)를 형성한다.
이어서, 도 5에 도시된 바와 같이, P형 불순물 이온주입공정(18)을 실시하여 플로팅 게이트(17, 도 4 참조) 내에 p형 불순물 이온을 주입한다. 이로써, N형으로 도핑되어 있던 제2 도전막(16)의 극성이 P형으로 변환되고, 어떠한 불순물 이온도 도핑되어 있지 않던 제1 도전막(12)의 극성 또한 P형으로 변환된다.
결국, 동도면에서와 같이 플로팅 게이트(17)에 P형 불순물 이온을 주입하여 플로팅 게이트(17)의 극성을 P형으로 변환시킴으로써, 소자의 신뢰성을 향상시킬 수 있다. 참고로, P형 플로팅 게이트(17A)는 N형 플로팅 게이트에 비해 소자구동시 핫 캐리어에 의한 열적 손상을 거의 입지 않게 된다.
여기서, P형 불순물 이온주입공정(18)시에는 10~40KeV의 에너지로 BF2 불순물 이온을 주입하는 것이 바람직하다. 이때, BF2 불순물 이온의 농도는 1E16 atoms/cc~1E20atoms/cc인 것이 바람직하다.
이어서, 도 6에 도시된 바와 같이, 열공정(19)을 실시하여 P형 불순물 이온을 확산시킨다. 이를 통해, P형 불순물 이온의 농도를 증가시킬 수 있다. 예컨대, 열공정(19)을 실시하여 BF2 불순물 이온의 농도를 1E16atoms/cc에서 1E20atoms/cc로 증가시킨다.
이어서, 도 7에 도시된 바와 같이, P형 플로팅 게이트(17A) 및 소자분리막(15) 상부면 단차를 따라 유전체막(20)을 증착한다. 예컨대, 유전체막(20)은 산화막/질화막/산화막(oxide/nitride/oxide) 구조로 형성한다.
이어서, 유전체막(20) 상에 콘트롤 게이트(21)를 형성한다. 이때, 콘트롤 게이트(21)는 금속 질화막과 텅스텐막의 적층 구조로 형성하는 것이 바람직하다. 여기서, 금속 질화막은 20~200Å의 두께로 형성한다.
도 7에 도시된 바와 같이, 본 발명의 실시예에 따른 비휘발성 메모리 소자는 P형 플로팅 게이트(17A)를 구비하여 이루어진다. 이를 통해, 비휘발성 메모리 소자의 신뢰성을 향상시켜 소자의 동작 속도를 개선시킬 수 있다.
상기에서 본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었 으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 플로팅 게이트의 극성을 P형으로 변환시키기 위한 P형 불순물 이온주입공정을 통해 P형 플로팅 게이트를 형성함으로써, 소자의 신뢰성을 향상시킬 수 있다.
Claims (3)
- 기판 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 불순물이 도핑되지 않은 제1 폴리실리콘막을 형성하는 단계;상기 제1 폴리실리콘막 상에 패드 질화막을 형성하는 단계;상기 패드 질화막, 상기 제1 폴리실리콘막, 상기 게이트 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계;상기 트렌치가 매립되는 소자 분리막을 형성하는 단계;상기 패드 질화막을 제거하는 단계;상기 제1 폴리실리콘막 상에 N형 불순물이 도핑된 제2 폴리실리콘막을 형성하는 단계;상기 제2 폴리실리콘막에 P형 불순물 이온을 주입시키는 단계: 및상기 제2 폴리실리콘막에 주입된 상기 P형 불순물 이온을 상기 제1 폴리실리콘막으로 확산시키는 단계를 포함하는 비휘발성 메모리 소자의 플로팅 게이트 형성방법.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 P형 불순물 이온을 상기 제1 폴리실리콘막으로 확산시키는 단계는 상기 제2 폴리실리콘막과 상기 제1 폴리실리콘막 내의 P형 불순물 농도가 1E16atoms/cc에서 1E20atoms/cc가 되도록 열처리 공정으로 실시하는 비휘발성 메모리 소자의 플로팅 게이트 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060134276A KR101086496B1 (ko) | 2006-12-27 | 2006-12-27 | 비휘발성 메모리 소자의 플로팅 게이트 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060134276A KR101086496B1 (ko) | 2006-12-27 | 2006-12-27 | 비휘발성 메모리 소자의 플로팅 게이트 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080060326A KR20080060326A (ko) | 2008-07-02 |
| KR101086496B1 true KR101086496B1 (ko) | 2011-11-25 |
Family
ID=39812860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060134276A KR101086496B1 (ko) | 2006-12-27 | 2006-12-27 | 비휘발성 메모리 소자의 플로팅 게이트 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101086496B1 (ko) |
-
2006
- 2006-12-27 KR KR1020060134276A patent/KR101086496B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080060326A (ko) | 2008-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100642898B1 (ko) | 반도체 장치의 트랜지스터 및 그 제조방법 | |
| KR101024336B1 (ko) | 비휘발성 메모리 셀 및 그의 제조방법 | |
| US20080308855A1 (en) | Memory devices with isolation structures and methods of forming and programming the same | |
| KR100766233B1 (ko) | 플래쉬 메모리 소자 및 그의 제조 방법 | |
| KR100426487B1 (ko) | 플래쉬 메모리 소자의 플로팅 게이트 형성 방법 | |
| JP2008053651A (ja) | 不揮発性半導体記憶装置 | |
| KR100806787B1 (ko) | 플래쉬 반도체 소자의 제조방법 | |
| KR100761373B1 (ko) | 플래시 메모리 소자 제조방법 | |
| KR100812080B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US20080042191A1 (en) | Non-volatile memory device and method of fabricating the same | |
| KR100732629B1 (ko) | 비휘발성 메모리 장치 및 그 형성 방법 | |
| KR101086496B1 (ko) | 비휘발성 메모리 소자의 플로팅 게이트 형성방법 | |
| KR101166810B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR100622030B1 (ko) | 비휘발성 메모리 소자의 제조방법 | |
| KR100877002B1 (ko) | 소노스 구조의 비휘발성 메모리 소자 및 그 제조방법 | |
| KR20080037229A (ko) | 세 가지 상태를 갖는 비휘발성 메모리 및 그 제조방법 | |
| JP2001267435A (ja) | 半導体集積回路装置 | |
| KR100798767B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20080103703A (ko) | 비휘발성 메모리 소자의 제조방법 | |
| KR100695430B1 (ko) | 비휘발성 메모리 소자의 플로팅 게이트 형성방법 | |
| JPH1167940A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR20080039113A (ko) | 플래시 메모리 소자의 저항 형성방법 | |
| KR20080060347A (ko) | 비휘발성 메모리 소자 제조방법 | |
| CN115249713A (zh) | 半导体结构及其形成方法、以及存储器 | |
| KR20060034484A (ko) | 플래시 메모리의 셀 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |